KR20050077781A - 멱급수형 디지털 프리디스토터 - Google Patents

멱급수형 디지털 프리디스토터 Download PDF

Info

Publication number
KR20050077781A
KR20050077781A KR1020050007887A KR20050007887A KR20050077781A KR 20050077781 A KR20050077781 A KR 20050077781A KR 1020050007887 A KR1020050007887 A KR 1020050007887A KR 20050007887 A KR20050007887 A KR 20050007887A KR 20050077781 A KR20050077781 A KR 20050077781A
Authority
KR
South Korea
Prior art keywords
signal
digital
distortion
multiplier
digital predistorter
Prior art date
Application number
KR1020050007887A
Other languages
English (en)
Other versions
KR100659592B1 (ko
Inventor
야수노리 스즈키
신지 미즈타
야수시 야마오
Original Assignee
가부시키가이샤 엔티티 도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔티티 도코모 filed Critical 가부시키가이샤 엔티티 도코모
Publication of KR20050077781A publication Critical patent/KR20050077781A/ko
Application granted granted Critical
Publication of KR100659592B1 publication Critical patent/KR100659592B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/30—Arrangement or mounting of heat-exchangers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F12/00—Use of energy recovery systems in air conditioning, ventilation or screening
    • F24F12/001—Use of energy recovery systems in air conditioning, ventilation or screening with heat-exchange between supplied and exhausted air
    • F24F12/006—Use of energy recovery systems in air conditioning, ventilation or screening with heat-exchange between supplied and exhausted air using an air-to-air heat exchanger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 전력 증폭기에 대한 비선형 일그러짐(nonlinear distortion) 보상을 고정밀도로 할 수 있는 멱급수형 디지털 프리디스토터(Pre-distortor)를 제공하는 것을 목적으로 한다.
본 발명은 입력된 디지털 신호에 소정의 차수의 비선형 일그러짐 신호를 도입하는 일그러짐 도입 수단을 갖고, 전력 증폭수단의 비선형 일그러짐을 보상하는 멱급수형 디지털 프리디스토터를 제공한다. 상기 일그러짐 도입 수단은 상기 차수에 맞추어서 신호를 누승하는 승산수단과, 상기 승산수단에 직렬로 접속된 유한 임펄스 응답 필터수단을 구비한다. 또한 프리디스토터는 참조신호를 수신하여, 상기 참조신호가 소망의 값에 근접하도록, 상기 유한 임펄스 응답 필터수단의 탭 계수를 적응 제어하는 적응 제어수단을 구비한다. 상기 유한 임펄스 응답 필터수단의 탭 계수가 적응 제어되기 때문에, 일그러짐 보상 정밀도를 향상시킬 수 있게 된다.

Description

멱급수형 디지털 프리디스토터{DIGITAL PREDISTORTER USING POWER SERIES MODEL}
본 발명은 증폭기의 비선형 일그러짐을 저감하기 위한 장치에 관한 것으로, 특히 멱급수형의 디지털 프리디스토터에 관한 것이다.
선형변조 방식으로 진폭이 변화하는 신호를 적절하게 무선 송신하기 위해서는 전력 증폭기에서 발생하는 비선형 일그러짐을 충분하게 보상할 필요가 있다. 이러한 목적으로 사용되는 프리디스토션(pre-distortion)법은 전력 증폭기의 입력 신호에, 전력 증폭기에서 도입되는 일그러짐 성분을 없애는 반대의 일그러짐 성분을 부가하여, 전력 증폭기에서 발생하는 일그러짐을 상쇄하도록 한다. 양호한 상쇄 효과를 얻기 위해서는 입력 신호에 도입되는 일그러짐 성분의 진폭 및 위상이 고정밀도로 설정될 필요가 있다.
프리디스토션을 실현하는 하나의 수법은 입력 신호에 대하여 적절한 일그러짐 성분을 룩업 테이블(look-up table)로부터 찾아내는 룩업 테이블형의 프리디스토터를 이용하는 것이다(예를 들면, 비특허문헌 1 참조.). 보다 고정밀도의 일그러짐 보상을 하는 관점에서는 전력 증폭기의 비선형 특성을 멱급수로 모델화하는 멱급수형의 프리디스토터가 알려져 있다(예를 들면, 비특허문헌 2 참조.). 특허문헌 1은 멱급수형의 프리디스토터를 자동 제어하기 위해서, 전력 증폭기의 출력 신호와 디지털 프리디스토터에서 생성한 각 차수의 일그러짐 신호를 고속 푸리에 변환(FFT)하여 각각 주파수 변환함으로써, 각 차수의 계수를 산출하는 것을 개시한다. 마찬가지로, 비특허문헌 3은 디지털 프리디스토터에서 생성한 신호의 공분산 행렬을 계산하여, 전력 증폭기의 출력 신호와 디지털 프리디스토터에서 생성한 신호의 차를 오차신호로 하고, 디지털 프리디스토터의 각 차수의 계수를 제어하는 것을 개시한다. 비특허문헌 4는 어떤 반송파의 파일럿 신호를 사용하여 멱급수형의 프리디스토터를 자동 제어하고, 전력 증폭기의 온도 변화나 경년 변화에 추종하는 것을 개시하고 있다. 이러한 기술은 자동차 전화 부스터용 송신 증폭기에 실용화되어 있다.
{특허문헌 1}미국특허 제 5,164,678호 명세서
{비특허문헌 1} H. Girard, and K. Feher, "A new baseband linearizer for more efficient utilization of earth station amplifiers used for QPSK transmission", IEEE J. Select Areas Commun., Vol. SAC-1, No.1, 1983
{비특허문헌 2}오카모토(岡本), 노지마(野島), 오오야마(大山), 「IF대 프리디스토션에 의한 진행파관 증폭기의 비선형 일그러짐 보상법의 한 검토」, 전자정보 통신학회 기술연구보고, MW76-112, 1976
{비특허문헌 3} G. Lazzarin, S. Pupolin, and A. Sarti, "Nonlinearity Compensation in Digital Radio Systems", IEEE Trans. Commun., Vol.42, No.2/3/4, Feb/March/April 1994
{비특허문헌 4}T. Nojima, and T. Konno, "Cuber Predistortion Linearizer for Relay Equipment in 800MHz Band Land Mobile Telephone System", IEEE Trans. Vech. Tech., Vol.VT-34, No.4, Nov. 1985
{비특허문헌 5} H. Ku, D. McKinley, and J. S: Kenny, "Quantifying Memory Effects in RF Power Amplifiers", IEEE Transactions on Microwave Theory and Techniques, Vol. 50, No. 12, pp.2843-2849, Decc. 2002
종래의 멱급수형의 프리디스토터에서는 전력 증폭기의 출력 백 오프(도 1a)가 충분히 확보되어 있는 경우나, 협대역 변조파가 사용되는 등의 경우에 양호한 일그러짐 보상 효과가 얻어진다. 그러나, 보다 고효율로 전력 증폭기를 동작시키기 위해서는 출력 백 오프를 더욱 압축시키는 것이 필요하다. 이 사실은 큰 입력 전력이라도 선형의 동작이 행해지도록, 일그러짐 보상 능력이 프리디스토터에 더욱 요구되는 것을 의미한다.
도 2는 전력 증폭기의 출력전력과, 3차 일그러짐 성분의 위상의 상대적인 크기의 관계를 조사한 실험 결과이다. 실험에서는 중심 주파수(fo)의 도 1b에 도시되는 바와 같은 소정의 진폭 및 주파수를 갖는 2개의 기본파 또는 반송파(CW2파; 102, 104)를, 여러 가지의 입력 전력으로 전력 증폭기에 입력하고, 그 출력 신호를 조사하고 있다. 전력 증폭기의 출력 신호에는 증폭된 기본파(102, 104)에 더하여, 비선형 일그러짐 성분인 3차 일그러짐 성분(106, 108)도 발생한다. 일반적으로는 3차보다 고차의 일그러짐 성분이 생길 수 있지만, 간단하게 하기 위해 도 1b에는 3차 일그러짐 성분만이 도시되는 점에 유의해야 한다. 도 2의 2개의 그래프(202, 204)는 도 1b에 도시되는 하측에 발생한 3차 일그러짐 성분(106) 및 상측에 발생한 3차 일그러짐 성분(108)에 각각 대응한다. 이상적으로는 이들 2개의 그래프는 모든 출력 전력에 걸쳐 일치하는 것이 바람직하다. 양자가 일치하고 있으면, 한쪽의 3차 일그러짐 성분을 보상하는 것은 즉시 다른쪽의 3차 일그러짐 성분을 보상하는 것이 되기 때문이다. 그러나, 양자가 일치하지 않고, 한쪽의 3차 일그러짐 성분을 보상하더라도, 다른쪽의 3차 일그러짐 성분은 보상되지 않고, 여전히 신호 중에 잔류하여 버린다. 도 2에 도시되는 바와 같이, 대체로 비교적 낮은 전력(예를 들면, 20dBm보다 낮은 영역)에서는 양자는 거의 일치하고 있다. 이것은 출력 백 오프가 충분히 확보되어 있는 경우에는 양호한 일그러짐 보상 효과가 얻어지는 것에 부합한다. 그러나, 출력 전력이 큰 경우는 2개의 그래프(202, 204)는 겹치지 않고, 따로 따로의 값을 취하고 있다. 즉, 출력 백 오프가 충분히 확보되어 있지 않은 영역에서는 일그러짐 보상이 곤란해진다. 이와 같이, 3차(또는 그 이상 고차의) 일그러짐 성분은 주파수의 고저에 의존하여 다른 값을 갖고, 이러한 현상은 「메모리 효과(memory effect)」로서 알려져 있다. 메모리 효과를, 시변(時變) 필터의 모델을 사용하여 취급하는 수법에 대해서는 예를 들면 비특허문헌 5에 기재되어 있다.
그런데, 프리디스토터로의 입력 신호에는 어느 정도의 불규칙성(random)이 있다. 따라서, 시간과 함께 변화하는 입력 신호에 따라서, 메모리 효과의 모양도 다를 수 있다. 즉, 비선형 일그러짐 성분의 주파수 의존성도 시간과 함께 변화할 수 있다. 그러나, 종래의 프리디스토터는 그러한 변화에 충분히 추종하도록 설계되어 있지 않고, 고정밀도로 일그러짐 보상을 하는 것은 반드시 충분히 이루어져 있지 않다. 파일럿 신호를 사용하여 일그러짐 성분의 시간 변화에 추종시키는 것도 생각된다. 그러나, 파일럿 신호는 항상 얻어지는 것은 아니며, 신호의 송신과는 별도로(예를 들면, 트레이닝 시퀀스의 기간 내에) 파일럿 신호에 의한 일그러짐 보상 동작을 할 필요가 있고, 파일럿 신호를 사용하여 간이하고 또한 고정밀도로 일그러짐 보상을 하는 것은 곤란하다. 그 일그러짐 보상 동작에는 예를 들면, 프리디스토터에 소정의 파일럿 신호를 입력하는 것과, 프리디스토터의 출력을 전력 증폭기에 입력하는 것과, 전주파수 범위를 스캔함으로써 비선형 일그러짐 성분을 발견하는 것과, 발견된 일그러짐 성분을 억제하도록 각종 파라미터를 조정하는 것 등을 포함하여, 이러한 순서 및 구성은 비교적 복잡해질 수 있다.
또한, 앞으로 실용화되는 무선 통신 시스템에서는 광대역 변조신호의 사용이 제안되어 있다. 시스템에 따라서는 수 10MHz 이상의 광대역에 걸친 신호에 대하여, 고정밀도로 일그러짐 보상을 하는 것이 요구된다. 사용되는 주파수 범위가 넓어지면, 주파수에 의존하여 변화하는 비선형 일그러짐 성분의 변동량도 커질 수 있기 때문에, 위에서 기술한 문제는 점점 심각해질 우려가 있다.
본 발명은 상기 문제점의 적어도 하나에 대처하기 위해서 이루어진 것으로, 그 과제는 전력 증폭기에 대한 비선형 일그러짐 보상을 고정밀도로 할 수 있는 멱급수형 디지털 프리디스토터를 제공하는 것이다.
본 발명의 일 형태에 따르면,
입력된 디지털 신호에 소정의 차수의 비선형 일그러짐 신호를 도입하는 일그러짐 도입 수단을 갖고, 전력 증폭수단의 비선형 일그러짐을 보상하는 멱급수형 디지털 프리디스토터로서,
상기 일그러짐 도입 수단은 상기 차수에 맞추어서 신호를 누승하는 승산수단과, 상기 승산수단에 직렬로 접속된 유한 임펄스 응답 필터수단을 구비하고,
참조신호를 수신하여, 상기 참조신호가 소망의 값에 근접하도록, 상기 유한 임펄스 응답 필터수단의 탭 계수를 적응 제어하는 적응 제어수단을 구비하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터가 얻어진다.
상기 유한 임펄스 응답 필터수단의 탭 계수가 적응 제어되기 때문에, 일그러짐 보상 정밀도를 향상시키는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 참조신호는 상기 디지털 신호로부터 도출되는 피드포워드 신호이다. 증폭되기 전의 신호에 기초하여 적응 제어가 행해지기 때문에, 제어의 고속화를 도모하는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 참조신호는 상기 전력 증폭수단의 출력으로부터 도출되는 피드백 신호이다. 실제로 증폭된 신호에 기초하여 적응 제어가 행해지기 때문에, 제어의 고정밀도화를 더욱 도모하는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 피드백 신호는 상기 전력 증폭수단의 출력으로부터 도출되는 디지털형식의 신호로부터, 입력된 디지털 신호에 비례하는 신호 및/또는 입력된 디지털 신호의 누승에 비례하는 신호를 제거함으로써 형성된다. 신호성분 중에서 지배적인 기본파 성분(선형 성분)을 제거함으로써, 억제되어야 할 비선형 성분을 추출하는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 참조신호는 상기 디지털 신호로부터 도출되는 피드포워드 신호 및 상기 전력 증폭수단의 출력으로부터 도출되는 피드백 신호로 형성된다. 피드포워드 및 피드백 경로를 구비함으로써, 제어의 고속화 및 고정밀도화를 도모하는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 일그러짐 도입 수단이 입력된 디지털 신호에, 어떤 차수의 비선형 일그러짐 신호를 도입하는 제 1 일그러짐 도입 수단과, 다른 차수의 비선형 일그러짐 신호를 도입하는 제 2 일그러짐 도입 수단을 구비한다. 차수가 다른 비선형 일그러짐을 적절하게 보상하는 것이 가능해진다.
본 발명의 일 형태에 따르면, 상기 승산수단의 입력측 및/또는 출력측에, 상기 유한 임펄스 응답수단이 접속된다. 유한 임펄스 응답 필터수단을 설치하는 장소를 적절하게 선택함으로써, 일그러짐의 억제 또는 일그러짐 보상 정밀도를 향상시키는 것이 가능해진다.
발명을 실시하기 위한 최량의 형태
이하, 본 발명에 따라 교시되는 여러 실시예가, 각 도면을 참조하면서 설명된다. 도면 중, 동일한 요소에는 동일한 참조번호가 붙어 있다. 대체로, 제 1 실시예에서는 피드백 제어가 이용되고, 제 2 실시예는 피드포워드 제어가 이용되며, 제 3 실시예는 피드백 제어 및 피드포워드 제어 쌍방이 이용된다.
실시예 1
도 3은 본 발명의 제 1 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도를 도시한다. 이 송신기의 송신경로에는 디지털 프리디스토터(302)와, 디지털 아날로그 변환기(DAC; 304)와, 직교 변조기(306)와, 주파수 변환기(308)와, 전력 증폭기(310)가 구비되어 있다. 이 송신기의 피드백 경로에는 방향성 결합기(312)와, 주파수 변환기(314)와, 직교 복조기(316)와, 아날로그 디지털 변환기(ADC; 318)가 구비되어 있다. 또한, 디지털 프리디스토터(302)는 계수 승산기(320)와, 가산기(322)와, 일그러짐 도입부(324)와, 적응 제어기(326)를 갖는다.
디지털 프리디스토터(302)는 도면 중 좌측에 도시되는 디지털 송신 신호를 수신한다. 디지털 송신 신호는 동상성분(I) 및 직교성분(Q) 따로따로 디지털 프리디스토터에 입력된다. 디지털 송신 신호는 본 실시예와 같이 베이스 밴드 대역의 신호인 것이 일반적이지만, 용도에 따라서는 중간주파수 대역의 신호라도 좋다. 이들 신호는 계수 승산기(320)에 주어지고, 「a1」로서 나타나는 바와 같은 적절한 정수(일반적으로는 복소수)에 상당하는 양만큼 신호의 진폭 및/또는 위상이 조정된다. 조정 후의 신호의 각각은 가산기(322)의 한쪽의 입력에 각각 주어진다. 한편, 일그러짐 도입부(324)도, 디지털 송신 신호를 수신하여, 동상성분 및 직교성분 각각에 대하여 비선형 일그러짐 신호를 작성하고, 그 가산기(322)의 다른쪽의 입력에 준다. 적응 제어기(326)는 일그러짐 도입부(324)의 동작을 제어한다. 디지털 프리디스토터(302)에서 행해지는 상세한 동작에 대해서는 뒤에서 기술한다.
디지털 아날로그 변환기(304)는 동상성분(I) 및 직교성분(Q)마다, 디지털 프리디스토터(302)에서 생성된 디지털 신호(비선형 일그러짐이 도입된 신호)를, 아날로그 신호로 변환한다.
직교 변조기(306)는 동상성분(I) 및 직교성분(Q)마다 얻어진 신호를 1개의 변조신호에 합성한다. 이 변조신호{y(t)}는 예를 들면,
y(t)=yi(m)cos(2πft)-yq(m)sin(2πft)
과 같이 하여 합성할 수 있다. 단, yi(m), yq(m)는 디지털 송신 신호의 m 번째의 심벌의 동상성분 및 직교성분이다.
주파수 변환기(308)는 베이스 밴드나 중간주파수대의 변조신호를 무선주파수(RF)대의 고주파 신호로 변환한다(업 컨버트한다).
전력 증폭기(310)는 입력된 고주파신호의 전력 레벨을 무선송신에 적절한 레벨로 증폭한다. 전력 증폭기(310)의 출력 신호(증폭된 신호)는 입력된 신호가 선형으로 증폭되어 있는 신호성분에 더하여, 비선형으로 증폭된 것에 의해 발생하는 일그러짐 성분을 포함한다. 이 비선형 일그러짐의 영향은 디지털 프리디스토터(302)가 디지털 송신 신호에 증폭 전에 주는 일그러짐에 의해서, 상쇄된다. 전력 증폭기(310)의 출력 신호는 이후 송신기의 출력으로서 안테나(도시하지 않음)로부터 무선송신된다.
한편, 피드백 경로의 방향성 결합기(312)는 송신되는 신호의 일부를 추출한다. 주파수 변환기(314)는 그 추출된 신호의 주파수 대역을 베이스 밴드 또는 중간주파수 대역으로 주파수 변환(다운 컨버트)한다. 직교 복조기(316)는 다운 컨버트된 신호를 동상성분(I) 및 직교성분(Q)으로 분리한다. 아날로그 디지털 변환기(318)는 동상성분 및 직교성분마다 아날로그 신호를 디지털 신호로 변환하고, 그것들을 디지털 프리디스토터(302)의 적응 제어기(326)에 준다.
도 4는 디지털 프리디스토터(302)의 상세한 블록도를 도시한다. 동상성분 및 직교성분에 관한 신호처리의 원리는 동일하기 때문에, 간단하게 하기 위해서, 한쪽의 성분(예를 들면, 동상성분)의 처리에 관한 요소가 도시되어 있는 것에 유의해야 한다. 일그러짐 도입부(324)의 3차 일그러짐 성분에 관한 경로에는 3차 승산기(402)와, 계수 승산기(404)와, 3차 일그러짐에 관한 유한 임펄스 응답필터(FIR3; 406)와, 가산기(408)가 구비되어 있다. 일그러짐 도입부(324)의 5차 일그러짐 성분에 관한 경로에는 5차 승산기(412)와, 계수 승산기(414)와, 5차 일그러짐에 관한 유한 임펄스 응답필터(FIR5; 416)와, 가산기(418)가 구비되어 있다. 이하 동일하게, 도시하지 않는 고차의 일그러짐 성분에 관한 경로가 설치될 수 있다.
계수 승산기(320, 404, 414)는 입력된 신호에 「a1」, 「a3」, 「a5」등으로 나타나는 바와 같은 소정의 정수(일반적으로는 복소수)를 승산한다. 3차 승산기(402)는 입력된 신호를 3승하여 출력하고, 5차 승산기(412)는 입력된 신호를 5승하여 출력한다. FIR3, FIR5는 입력된 신호를, 과거에 입력된 신호와 함께 가중 평균화하여 출력한다. 그 무게는 웨이트 또는 탭 계수라고도 불린다. 이들 디지털 필터(FIR)는 일반적으로는 직렬로 접속된 복수의 지연소자의 각 출력에 각자의 무게(웨이트)가 승산되고, 가중된 각 출력을 합성함으로써, 출력 신호를 형성한다. 또는 동일한 출력 신호를 얻기 위해서, 예를 들면, 푸리에 변환 및 역 푸리에 변환을 이용하여, 주파수 영역에서 주요한 연산처리를 하는 FIR 필터를 구성하는 것도 가능하다. 이들 디지털 신호처리는 마이크로프로세서, DSP, FPGA 그 밖의 기존의 요소를 이용하여 행할 수 있다.
제 1 실시예에 따른 프리디스토터(302)의 동작 원리를 설명한다. 디지털 프리디스토터(302)에 입력되는 디지털 송신 신호를 u(m)로 한다. 여기서, m은 샘플링수를 지정하는 파라미터이다. 샘플링 간격을 T로 하면, 샘플링이 행해지는 시간(t)은
t= mT ··· (1)
로서 나타낼 수 있다. 우선, 계수 승산기(320)의 출력(x1)은
x1=a1·u(m) ··· (2)
로서 나타낼 수 있다. 다음으로, 필터(FIR3)의 출력(x3)은
x3= a3·w3B H·U3(m) . . . (3)
로서 나타낼 수 있다. 여기서, w3B는 필터(FIR3)의 N+1개의 탭 계수로 이루어지는 N+1차원 벡터이고,
w3B H=(w0(m), w1(m), ···, wN(m)) ··· (4)
로서 나타낼 수 있고, H는 복소공액전치(Hermitian transpose)를 하는 것을 나타낸다. U3(m)은 필터(FIR3)에 입력되는 현재 및 과거의 신호로 이루어지는 N+1차원 벡터이고,
U3(m)H=(u(m)3, u(m-1)3, ···, u(m-N)3) ··· (5)
로서 나타낼 수 있다. 마찬가지로, 필터(FIR5)의 출력(x5)도,
x5=a5·W5B H·U5(m)
로서 나타낼 수 있다. 여기서, w5B는 필터(FIR5)의 N+1개의 탭 계수로 이루어지는 N+1차원 벡터이고, U5(m)는 필터(FIR5)에 입력된다, 현재 및 과거의 신호로 이루어지는 N+1차원 벡터이다. 이하 동일하게 하여, 필요에 따라서 더욱 고차의 신호성분(x7, x9,···)을 구할 수 있다.
승산기(320)의 출력(x1)은 디지털 송신 신호를 선형으로 증폭한 신호에 상당한다. 필터(FIR3)의 출력(x3)은 비선형으로 증폭된 신호에 상당하고, 3차 일그러짐 성분에 상당한다. 필터(FIR5)의 출력(x5)도, 비선형으로 증폭된 신호에 상당하지만, 이것은 5차 일그러짐 성분에 상당한다. 이하 동일하게 고차의 일그러짐 성분이 얻어진다. 이들의 비선형으로 증폭된 신호(x3, x5, ···)는 디지털 프리디스토터(302)에서 디지털 송신 신호에 더해지는 일그러짐 성분을 나타낸다. 따라서, 디지털 프리디스토터(302)의 출력{y(m)}은
··· (6)
으로서 나타낼 수 있다. 상기 기술분야에서 주지하는 바와 같이, 비선형 일그러짐 성분은 홀수차의 항으로서 표현된다. 상술한 바와 같이, 이 출력 신호{y(m)}는 동상성분 또는 직교성분의 한쪽을 나타낸다. 따라서, 디지털 프리디스토터(302)의 출력은 보다 정확하게는 동상성분인 yi(m)과, 직교성분인 yq(m)를 포함한다. 이후 이들 각 성분은
y(t)=yi(m)cos(2πft)-yq(m)sin(2πft)··· (7)
로서 변조신호{y(t)}로 변환된다.
그런데, 전력 증폭기(310)의 입력 신호를 y(t)로 하면, 그 출력 신호{z(t)}는
··· (8)
와 같이, 입력 신호의 멱급수로서 나타낼 수 있다. i차 일그러짐 성분은 멱급수 전개된 식 8의 i차항으로 표현되고, 그 계수(bi)는 i차 일그러짐 성분의 기여도에 상당한다. 또한, 디지털 프리디스토터(302)의 출력과 전력 증폭기(310)의 입력과의 사이에는 상술한 바와 같은 소자(304, 306, 308) 등이 존재한다. 그러나, 그들의 소자에 의한 신호형식의 변화는 본 발명에 따른 신호처리에는 본질적이지 않기 때문에 생략되어 있고, 디지털 프리디스토터(302)의 출력도 전력 증폭기(310)의 입력도 모두 y(t)로서 의론하고 있는 점에 유의해야 한다.
방향성 결합기(312)로부터 추출된 신호는 주파수 변환기(314)에서 다운 컨버트되고, 직교 복조기(316)에 의해 동상성분 및 직교성분으로 나누어진다. 이들의 신호는 아날로그 디지털변환기(318)에 의해 변환됨으로써, 디지털 프리디스토터(302)에 주어지는 피드백 신호가 각 성분마다 형성된다. 이들의 피드백 신호는 디지털 프리디스토터(302)에서 감시되는 신호이고, 각 성분마다 Zmon (I)(m), Z mon (Q)(m)으로서 도시되어 있다. 간단하게 하기 위해, 그 중의 한쪽을 피드백 신호{Zmon(m)}이라고 부르기로 한다. 식 8에 따르면, 피드백 신호{Zmon(m)}는
Zmon(m)= b1y(m)+b3y(m)3+b5y(m)5+ ··· (11)
로 나타낼 수 있다. 또한, y(m)의 표현에 관한 식 6을 사용하면,
Zmon(m)= b1(x1+ x3+x5+···)+ b3 (x1+x3+x5+ ···)3+b5(x1+ x 3+ x5+···)5+ ··· (12)
로 나타낼 수 있다.
다음에, 계수 승산기(320)의 출력 신호{x1; 일그러짐 도입부(324)에 의한 일그러짐이 도입되기 전의 신호}에 착안한다. 이 신호(x1)만이 전력 증폭기(310)에 입력된 경우에 얻어지는 출력 신호(z1)는 신호(x1)가 선형으로 증폭됨으로써 발생하는 선형 성분과, 신호(x1)가 비선형으로 증폭됨으로써 발생하는 비선형 성분을 포함한다. 출력 신호(z1)는
z1(m)=c1x1(m)+c3x1(m)3+c5 x1(m)5+ ··· (13)
로 나타낼 수 있다. 여기서, ci는 전력 증폭기(310)의 추정된 i차의 멱급수 계수이다. 멱급수 계수(ci)는 전력 증폭기의 입출력 특성으로부터 구할 수 있다.
식 12로부터 식 13을 감산하면,
Zmon(m)-z1(m)
=(b1-c1)x1(m)+(b3-c3)x1 3 +(b5-c5)x1 5+···
+b1(x3(m)+x5(m)+··· )
+b3(x3(m)3+x5(m)3+ ···)
+b5(x3(m)5+x5(m)5+ ···)
+ ··· (14)
로 나타낼 수 있다. 여기서, 전력 증폭기의 추정된 멱급수계수(ci)와, 실제 멱급수계수(bi)가 동일하게 (bi=ci), 고차의 항을 생략하면, 식 14는
··· (15)
로 나타낼 수 있다. 또한, 제품 용도에도 의존하지만, x7(m), x9(m), ···과 같은 5차보다 고차의 항을 생략하는 것도 가능하다. 상기한 바와 같이, Zmon(m) -z1(m)은 디지털 프리디스토터(302)의 일그러짐 도입부(324)에서 작성되는 일그러짐 신호 성분{x3(m), x5(m), ···}만이 전력 증폭기(310)에서 선형으로 증폭된 경우에 얻어지는 출력 신호로서 표현된다. 식 15에 있어서의 각 항은 3차, 5차, ··· 의 각 차수에 관한 오차신호(e2i+1)에 상당하고, 이들이 작아지도록, 각 필터(FIR3, FIR5) 등의 탭 계수를 적응적으로 조정한다. 이로써, 일그러짐 성분의 주파수 의존성이나 시간 변동에 맞추어서 탭 계수를 적응적으로 조정할 수 있게 되어, 매우 유효한 프리디스토션을 할 수 있게 된다.
또한, 일그러짐 도입부(324)에서 생성되는 3차 일그러짐 성분(x3)에 착안한다. 상기 Zmon(m)-z1(m)로부터, 추정된 5차보다 고차의 항으로부터의 기여를 감산함으로써, 3차 일그러짐 성분에 관한 오차신호{e3(m)}가 얻어진다.
··· (16)
여기서, 전력 증폭기의 추정된 멱급수계수(ci)와, 실제의 멱수계수(bi)가 같은 (bi=ci)로 하면, 오차신호{e3(m)}는
e3(m)=b1x3(m) ··· (17)
와 같이 간단하게 표현된다. 오차신호{e3(m)}를 작게 하도록, 필터(FIR3)의 탭 계수를 적응 제어함으로써, 전력 증폭기(310)에서 도입되는 3차 일그러짐 성분을 유효하게 보상하는 일그러짐 성분(x3)을, 일그러짐 도입부(324)에서 생성하는 것이 가능해진다. 마찬가지로, 5차의 일그러짐 성분에 관한 오차신호{e5(m)}도,
e5(m)=b1x5(m) ···(18)
와 같이 간단하게 표현된다. 오차신호{e5(m)}를 작게 하도록, 필터(FIR5)의 탭 계수를 적응 제어함으로써, 전력 증폭기(310)에서 도입되는 5차 일그러짐 성분을 유효하게 상쇄시킬 수 있는 일그러짐 성분(x5)을, 일그러짐 도입부(324)에서 생성하는 것이 가능해진다. 이렇게 하여, 더욱 고차의 일그러짐을 유효하게 상쇄시킬 수 있는 일그러짐 성분(x2i+1)을 생성하는 것이 가능해진다.
상기 오차신호는 적응 제어에 있어서 가능한 한 작게 해야 할 평가함수이다. 오차신호에 관한 식 17, 식 18 등에 따르면, 그것들이 열 잡음이나 불규칙성 오차를 포함하지 않는 것을 알 수 있다. 따라서, 탭 계수의 적응 제어에서는 열 잡음 등에 의하지 않고 오차신호를 대단히 작게 하는 것이 가능해진다. 적응 제어 자체에 대해서는 기존의 여러 가지 알고리즘을 사용할 수 있다. 구체예로서는 최급강하법(Steepest descent method), LMS법, RLS법 등을 사용하거나, 칼만 필터(Kalman filter)를 사용하는 것 등도 가능하다.
도 5는 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 3차의 일그러짐 성분만을 고려하여, 5차 이상의 일그러짐 성분을 무시하고 있다. 본 실시예에 있어서의 적응 제어기(326)에는 계수 승산기(502)와, 감산기(504)와, 적응 알고리즘부(506)가 구비되어 있다. 피드백 신호(Zmon)는
Zmon(m)=b1(x1+x3)+b3(x1+x3 )3+··· (19)
로 나타난다. 계수 승산기(502)의 출력은 c1x1이고, 이것은 상기 z1에 상당한다. 따라서, 감산기(504)의 출력은
Zmon(m)-z1(m)≒(b1-c1)x1+b1x 3=b1x3=e3
으로 표현되는 오차신호를 나타낸다. 단, b1=c1인 것을 이용하였다. 적응 알고리즘부(506)는 이 오차신호(e3)를 수신하여, 이것이 작아지도록, 필터(FIR3; 406)의 탭 계수를 조정한다. 이 조정은 상술한 바와 같은 적응 알고리즘을 실행함으로써 행해진다.
도 6은 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서도, 3차의 일그러짐 성분만을 고려하여, 5차 이상의 일그러짐 성분을 무시하고 있다. 본 실시예에 있어서의 적응 제어기(326)에는 계수 승산기(502)와, 감산기(504)와, 적응 알고리즘부(507)에 더하여, 3차 승산기(602)와, 계수 승산기(604)와, 감산부(606)가 구비되어 있다. 피드백 신호(Zmon)는
Zmon(m)=b1(x1+x3)+b3(x1+x3 )3+··· (20)
으로 나타난다. 계수 승산기(502)의 출력은 c1x1이고, 계수 승산기(604)의 출력은 c3x1 3이고, 그것들의 합은 상기의 z1에 상당한다. 따라서, 감산기(606)의 출력은
Zmon(m)-z1(m)≒(b1-c1)x1+(b3-c 3)x3+b1x3=b1x3=e3
으로 표현되는 오차신호를 나타낸다. 단, b1=c1, b3=c3인 것을 이용하였다. 적응 알고리즘부(507)는 이 오차신호(e3)를 수신하여, 이것이 작아지도록, 필터(FIR3; 406)의 탭 계수를 적응적으로 조정한다. 본 실시예에서는 도 5에 도시되는 예와는 달리, 상기 식 14의 (b3-c3)x1 3의 항도 고려하는 점에서, 도 5에 도시되는 예보다도 고정밀도로 오차신호(e3)를 구할 수 있다.
도 7은 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 3차 일그러짐뿐만 아니라, 5차 일그러짐도 고려된다. 본 실시예에 있어서의 적응 제어기(326)에는 계수 승산기(502)와, 감산기(504)와, 3차 승산기(602)와, 계수 승산기(604)와, 감산부(606)와, FIR3용의 적응 알고리즘부(716)에 더하여, 5차 승산기(702)와, 계수 승산기(704)와, 감산기(706)와, 계수 승산기(708)와, 감산기(710)와, 계수 승산기(712)와, 감산기(714)와, FIR5용의 적응 알고리즘부(718)가 구비되어 있다. 피드백 신호(Zmon)는
Zmon(m)=b1(x1+x3+x5)+b3(x1 +x3+x5)3+b5(x1+x3+x5 )5+ ···(21)
로 나타난다. 감산기(706)의 출력은
Zmon-(c1x1+c3x1 3+c5x 1 5)
=(b1-c1)x1+(b3-c3)x1 3+(b 5-c5)x1 5+b1x3+b1x 5 ··· (22)
이고, 이것은 상기 식 14에 상당한다. 계수 승산기(708)의 출력은 c1x5이므로, 감산기(710)의 출력은
(b1-c1)x1+(b3-c3)x1 3+(b 5-c5)x1 3+b1x3+(b1-c 1)x5=b1x3=e3
으로 되고, 3차 일그러짐 성분에 관한 오차신호가 된다. 단, b1=c1, b3 =c3, b5=c5인 것을 이용하였다. 적응 알고리즘부(716)는 이 오차신호(e3)를 수신하여, 이것이 작아지도록, 필터(FIR3; 406)의 탭 계수를 적응적으로 조정한다.
한편, 계수 승산기(712)의 출력은 c1x3이므로, 감산기(714)의 출력은
(b1-c1)x1+(b3-c3)x1 3+(b 5-c5)x1 3+(b1-c1)x3+b 1x5=b1x5=e5
가 되고, 5차 일그러짐 성분에 관한 오차신호가 된다. 단, b1=c1, b3=c 3, b5=c5인 것을 이용하였다. 적응 알고리즘부(718)는 이 오차신호(e5)를 수신하고, 이것이 작아지도록, 필터(FIR5; 416)의 탭 적응적으로 조정한다.
상기 동작을 스펙트럼도를 사용하여 설명한다. 베이스 밴드의 피드백 신호 (Zmon)에는 FFT를 사용하여 도 8a에 모식적으로 도시하는 바와 같이, 선형으로 증폭된 기본파 성분(802)과, 비선형으로 증폭된 3차 일그러짐 성분(803) 및 5차 일그러짐 성분(805)이 포함된다. 기본파에 관한 신호(x1)를 3승 또는 5승하여 적절한 계수를 곱하여, 그 (z1)을 피드백 신호(Zmon)로부터 감산하면, 도 8b에 도시되는 바와 같이, 기본파(802)와, 비선형 일그러짐 성분의 일부가 제거된다. 남아 있는 5차 일그러짐 성분은 계수 승산기(708)의 출력으로서 얻어지기 때문에, 감산기(710)에서 그것을 또한 감산하면, 도 8c에 도시되는 바와 같이 3차 일그러짐 성분(e3)만이 얻어진다. 또한, 3차 일그러짐 성분은 계수 승산기(712)의 출력으로서 얻어지기 때문에, 감산기(714)에서 그것을 감산하면, 5차 일그러짐 성분(e5)을 추출할 수 있다.
도 9는 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도를 도시한다. 본 실시예는 도 3, 도 4에 대하여 설명한 것과 대략 동일하지만, 유한 임펄스 응답필터(FIR3, FIR5)의 출력이 승산기(402, 412)의 입력에 접속되어 있는 점에서, 그 필터의 입력이 승산기의 출력측에 접속되어 있는 도 4의 예와 다르다. 승산기(402, 404) 등은 전력 증폭기(310)의 일부로서 관련지을 수 있다. 예를 들면, 전력 증폭기(310)의 출력측(예를 들면, MOSFET의 드레인측)의 구성이나 동작이 입력측(예를 들면, 게이트측)보다도 비선형 일그러짐에 크게 영향을 미치는 경우가 있다. 이 경우에, FIR 필터를 승산기의 앞에 또는 뒤에 설치함으로써, 전력 증폭기(310)의 비선형 일그러짐의 생성 방법이 다를 수 있거나, 또는 일그러짐 도입부에서 생성되는 일그러짐 성분의 정밀도가 다를 수 있다. 도 9에서는 승산기(402, 412)의 입력측에 FIR 필터를 설치함으로써, 비선형 일그러짐의 억제 또는 일그러짐 성분의 정밀도의 향상을 도모한다. 또한, 도 10에 도시되는 예에서는 승산기(402, 412)의 입력측 및 출력측 쌍방에 필터(FIRF3;406, FIRB3;407, FIR F5;416, FIRB5;417)를 설치함으로써, 비선형 일그러짐의 억제 또는 일그러짐 성분의 정밀도의 향상을 도모한다.
도 11은 도 10에 도시되는 FIR 필터의 탭 계수를 조정하기 위한 개략적인 플로차트를 도시한다. 스텝1102로부터 제어가 개시된다. 스텝1104에서는 i차 일그러짐 성분(i는 3 이상의 홀수)에 관한 승산기의 입력측에 설치된 필터(FIRF)가 선택되고, 그 필터의 탭 계수가 제어대상으로서 결정된다. 예를 들면, 3차 일그러짐에 관한 FIRF3(406)이 선택된다. 스텝1106에서는 오차신호(ei)가 최소가 되도록 적응 제어를 함으로써, 탭 계수를 적응적으로 결정한다. 스텝1108에서는 승산기의 입력측에 설치된 모든 필터(FIRF)에 관한 탭 계수가 조정되었는지의 여부가 판정된다. 미(未)조정의 필터가 존재하였다면, 차수(i)를 늘려 스텝1104로 되돌아가, 같은 순서를 반복한다. 스텝1108에서, 미조정의 필터(FIRF)가 없으면, 스텝1110으로 진행한다.
스텝1110에서는 i차 일그러짐 성분에 관한 승산기의 출력측에 설치된 필터(FIRB)가 선택되고, 그 필터의 탭 계수가 제어 대상으로서 결정된다. 예를 들면, 3차 일그러짐에 관한 FIRFB(407)가 선택된다. 스텝1112에서는 오차신호(ei)가 최소가 되도록 적응 제어를 함으로써, 탭 계수를 적응적으로 결정한다. 스텝1114에서는 승산기의 입력측에 설치된 모든 필터(FIRF)에 관한 탭 계수가 조정되었는지의 여부가 판정된다. 미조정의 필터가 존재하였다면, 차수(I)를 늘려 스텝1110으로 되돌아가, 같은 순서를 반복한다. 스텝1114에서, 미조정의 필터(FIRB)가 없으면, 스텝1116으로 진행하여, 플로는 종료한다.
본 실시예에서는 먼저, 승산기의 입력측의 필터의 탭 계수를 조정하고, 그 후에 출력측의 필터의 탭 계수를 조정하고 있지만, 순서를 반대로 하여도 좋다. 입력측 및 출력측을 동시에 조정하는 순서는 채용해서는 안 된다. 동시에 조정하고자 하면, 조정 중에 변동시키는 파라미터수가 증가하여, 적절한 해(解)에 수속하기까지의 시간 및 연산 부담이 늘어날 우려가 있기 때문이다.
실시예 2
도 12는 본 발명의 제 2 실시예에 관한 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에 따른 디지털 프리디스토터(1202)는 도 3에 도시되는 바와 같은 디지털 프리디스토터(302) 대신에 사용할 수 있다. 디지털 프리디스토터(1202)는 기본파에 관한 경로에, 계수 승산기(1204)와, 가산기(1206)를 구비하고, 피드포워드 경로에 적응 제어기(1226)를 구비한다. 디지털 프리디스토터(1202)는 3차 일그러짐에 관한 경로에, 승산기(1208)와, 계수 승산기(1210)와, 유한 임펄스 응답필터(FIR3; 1212)와, 가산기(1214)를 갖고, 5차 일그러짐에 관한 경로에, 승산기(1218)와, 계수 승산기(1220)와, 유한 임펄스 응답필터(FIR5; 1222)와, 가산기(1224)를 구비한다. 이하 동일하게, 도시하지 않는 고차의 일그러짐 성분에 관한 경로가 설치될 수 있다.
계수 승산기(1204, 1210, 1220) 등은 입력된 신호에 「a1」, 「a3」,「a5」로서 나타나는 바와 같은 소정의 정수(일반적으로는 복소수)를 승산한다. 3차 승산기(1208)는 입력된 신호를 3승하여 출력하고, 5차 승산기(1218)는 입력된 신호를 5승하여 출력한다. FIR3, FIR5는 입력된 신호를, 과거에 입력된 신호와 함께 가중하여 평균화하여 출력한다.
제 2 실시예에 따른 프리디스토터(1202)의 동작 원리를 설명한다. 디지털 프리디스토터(1202)에 입력되는 디지털 송신 신호를 u(m)로 한다. 여기서, m은 샘플링수를 지정하는 파라미터이다. 샘플링 간격을 T로 하면, 샘플링이 행해지는 시간(t)은
t=mT ··· (23)
으로서 표현할 수 있다. 계수 승산기(1204)의 출력(x1)은
x1= a1·u(m) ··· (24)
로서 나타낼 수 있다. 필터(FIR3)의 출력(x3)은
x3= a3·w3B H·U3 (m) . . . (25)
로서 나타낼 수 있다. 여기서, w3B는 필터(FIR3)의 N+1개의 탭 계수로 이루어지는 N+1차원 벡터이고,
w3B H=(w0(m), w1(m), ···wN(m)) ···(26)
로서 나타낼 수 있다. H는 복소공액전치를 하는 것을 나타낸다. U3(m)은 필터(FIR3)에 입력되는 현재 및 과거의 신호로 이루어지는 N+1차원 스펙트럼이고,
U3(m)H=(u(m)3, u(m-1)3, ···, u(m-N)3)···(27)
로서 나타낼 수 있다. 마찬가지로, 필터(FIR5)의 출력(x5)도,
x5=a5·w5B H·U5(m)
로서 나타낼 수 있다. 여기서, w5B는 필터(FIR5)의 N+1개의 탭 계수로 이루어지는 N+1차원 벡터이고, U5(m)는 필터(FIR5)에 입력되는 현재 및 과거의 신호로 이루어지는 N+1차원 벡터이다. 이하 동일하게 하고, 필요에 따라서 더욱 고차의 신호성분(x7, x9, ···)을 구할 수 있다.
본 실시예에 따른 적응 제어기(1226)는 디지털 프리디스토터(1202)에 입력되는 디지털 송신 신호{u(m)}를 수신하고, 수신한 디지털 송신 신호{u(m)} 및 과거의 웨이트에 기초하여, 새로운 웨이트를 생성한다. 예를 들면, 3차 일그러짐에 관한 웨이트(w3B)는
w3B(m)= w3B(m-1)+F3B(u(m)) ··· (28)
와 같은 점화식(漸化式)에 기초하여 결정된다. 여기서, F3B는 디지털 송신 신호{u(m)}에 의존하는 N+1차원의 갱신 벡터이고, 사용되는 적응 알고리즘에 의존하여 다르다. 예를 들면, 위너-호프(Wiener-Hopf)법 등을 이용하여, 디지털 송신 신호{u(m)}로부터 행렬 요소를 산출함으로써 공분산 행렬(R)을 구하고, 이 공분산 행렬(R)을, 현재 및 과거의 디지털 송신 신호{U(m)H=(u(m), u(m-1), ··· , u(m-N)}에 승산함으로써, 다음의 웨이트{w3B(m)}를 구할 수 있다. 웨이트의 초기치에 대해서는 예를 들면, 사전에 전력 증폭기(310)의 일그러짐 성분의 주파수 의존성을 측정해 두고, 적응 알고리즘에 사전에 설정해두는 것이 가능하다. 또한, 초기치를 0으로서 두고, 적응 알고리즘을 움직이면서 학습시키는 것도 가능하다.
본 실시예에 따르면, 피드백 경로를 요하지 않기 때문에, 빠른 탭 계수의 조정이 가능해진다. 또한, 피드백 경로에 필요한 신호 처리 요소도 필요로 하지 않은 점에서, 간이한 구성으로 적응 제어를 하는 것이 가능해진다. 단, 고정밀도화의 관점에서는 피드백 제어에 의한 제 1 실시예를 채용하는 것이 바람직하다.
실시예 3
도 13은 본 발명의 제 3 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에 따른 디지털 프리디스토터(1302)는 도 3에 도시되는 바와 같은 디지털 프리디스토터(302) 대신에 사용하는 것이 가능하다. 디지털 프리디스토터(1302)는 도 12에 도시되는 것과 동일한 요소를 갖는 것에 더하여, 적응 제어기(1326)가 피드백 신호도 수신한다. 바꿔 말하면, 제 3 실시예에서는 피드백 제어에 관한 경로와, 피드포워드 제어에 관한 경로가 구비되어 있다.
적응 제어기(1326)는 피드포워드 경로로부터 디지털 송신 신호{u(m); 피드포워드 신호)를 수신하는 한편, 피드백 경로로부터, 실제로 전력 증폭기(310)를 통과한 신호로부터 도출되는 피드백 신호{u(m)'}를 수신한다. 그리고, 피드포워드 신호{u(m)}와 피드백 신호{u(m)'}와의 차분{e(m)}을 최소화하도록, 필터의 탭 계수의 적응 제어가 행해진다.
e(m)=u(m)-u(m)' ··· (29)
이렇게 하여 구해지는 오차신호도, 열 잡음이나 불규칙성의 오차를 포함하지 않기 때문에, 대단히 고정밀도로 적응 제어를 하는 것이 가능해진다. 탭 계수 또는 웨이트에 대해서는 예를 들면,
w3B(m)=w3B(m-1)+F3B(e(m)) ··· (30)
와 같은 점화식에 기초하여 결정된다. 여기서, F3B는 디지털 오차신호{e(m)}에 의존하는 N+1차원의 갱신 벡터이고, 사용되는 적응 알고리즘에 의존하여 다르다. 3차 일그러짐 이외에 관한 웨이트도 동일하게 산출될 수 있다.
도 14는 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 도 5에 도시되는 실시예와 마찬가지로, 3차의 일그러짐 성분만을 고려하여, 5차 이상의 일그러짐 성분을 무시하고 있다. 본 실시예에 있어서의 적응 제어기(1326)에는 감산기(1404)와, 적응 알고리즘부(1406)가 구비되어 있다. 본 실시예에 따른 피드백 신호의 전력 레벨은 아날로그 영역 또는 디지털 영역에서, 적절한 레벨로 조정된다. 어떠한 영역에서 전력 레벨을 조정하여도 좋지만, 예를 들면, 아날로그 디지털 변환기(ADC; 318)의 수신 가능한 전력범위(동작 레인지)가 충분히 넓지 않는 경우는 디지털 영역에서 전력 레벨을 조정하는 것이 바람직하다. ADC의 동작 레인지가 좁은 경우에, ADC의 입력 신호의 전력 레벨을 조정하여 작은 값으로 되어 버리면, ADC의 출력 신호의 정밀도가 열화될 우려가 있기 때문이다. 또한, 전력 증폭기(310)의 게인은 이미 알고 있기 때문에, 피드백 신호를 어느 정도의 전력 레벨로 해야할지는 정확하게 알 수 있다.
감산기(1404)는 피드포워드 신호{u(m)}와, 적절하게 레벨이 조정된 피드백 신호{u(m)'}와의 차분{e(m)}을, 적응 알고리즘부(1406)에 준다. 적응 알고리즘부(506)는 이 오차신호{e(m)}를 수신하여, 이것이 작아지도록, 필터(FIR3; 406)의 탭 계수를 조정한다. 이 조정은 상술한 바와 같은 기존의 적응 알고리즘을 실행함으로써 행해진다.
도 15는 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 도 5에 도시되는 실시예와 마찬가지로, 3차의 일그러짐 성분만을 고려하여, 5차 이상의 일그러짐 성분을 무시하고 있다. 본 실시예에 있어서의 적응 제어기(1326)에는 계수 승산기(1502)와, 감산기(1504)와, 적응 알고리즘부(1406)와, 감산부(1404)가 구비되어 있다. 감산부(1404)의 출력이 오차신호{e(m)}를 생성하여, 적응 알고리즘부(1406)에 준다. 적응 알고리즘부(1406)는 이 오차신호{e (m)(=(b1-c1-1/a1)x1+b1x3=b1 x3)}를 수신하고, 이것이 작아지도록, 예를 들면 상기 식 30에 따라서, 필터(FIR3; 1212)의 탭 계수가 조정된다.
도 16은 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 도 6에 도시되는 실시예와 마찬가지로, 3차의 일그러짐 성분만을 고려하여, 5차 이상의 일그러짐 성분을 무시하고 있다. 본 실시예에 있어서의 적응 제어기(1326)에는 계수 승산기(1502)와, 감산기(1504)와, 적응 알고리즘부(1407)에 더하여, 3차 승산기(1602)와, 계수 승산기(1604)와, 감산부(1606, 1608)가 구비되어 있다. 감산부(1608)의 출력이 오차신호{e(m)(=(b1-c1-1/a1)x 1+(b3-c3)x1 3+b1x3=b1x3)}를 생성하여, 적응 알고리즘부(1407)에 준다. 적응 알고리즘부(1407)는 이 오차신호{e(m)}를 수신하여, 이것이 작아지도록, 예를 들면 상기 식 30에 따라서, 필터(FIR3; 1212)의 탭 계수가 조정된다.
도 17은 일 실시예에 따른 디지털 프리디스토터의 블록도를 도시한다. 본 실시예에서는 도 7에 도시되는 예와 같이, 3차 일그러짐뿐만 아니라, 5차 일그러짐도 고려된다. 본 실시예에 있어서의 적응 제어기(1326)에는 계수 승산기(1502)와, 감산기(1504)와, 3차 승산기(1602)와, 계수 승산기(1604)와, 감산부(1606)와, FIR3용의 적응 알고리즘부(1716)에 더하여, 5차 승산기(1702)와, 계수 승산기(1704)와, 감산기(1706)와, 계수 승산기(1708)와, 감산기(1710)와, 계수 승산기(1712)와, 감산기(1714)와, FIR5용의 적응 알고리즘부(1718)와, 감산기(1720, 1722)가 구비되어 있다. 감산부(1720)의 출력이 3차 일그러짐에 관한 오차신호{e3(m)}를 생성하여, 적응 알고리즘부(1716)에 준다. 적응 알고리즘부(1716)는 이 오차신호{e3(m)}를 수신하고, 이것이 작아지도록, 필터(FIR3; 1212)의 탭 계수가 조정된다. 또한, 감산부(1722)의 출력이 5차 일그러짐에 관한 오차신호{e5(m)}를 생성하고, 적응 알고리즘부(1718)에 준다. 적응 알고리즘부(1718)는 이 오차신호{e5(m)}를 수신하고, 이것이 작아지도록, 필터(FIR3; 1222)의 탭 계수가 조정된다. 7차 이후에 대해서도 동일하게 구성되고, 오차신호를 사용하여 탭 계수가 조정된다.
도 18은 제 3 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도를 도시한다. 도시되는 바와 같이, 동상성분(I) 및 직교성분(Q)의 각각에 대하여 적응 제어가 행해진다.
도 19는 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도를 도시한다. 본 실시예는 도 13 등에 관하여 설명한 것과 대략 동일하지만, 유한 임펄스 응답필터(FIR3, FIR5)의 출력이, 승산기(1210, 1220)의 입력에 접속되어 있는 점에서, 그 필터의 입력이 승산기의 출력측에 접속되어 있는 도 13 등의 예와 다르다. 도 9에 도시되는 예와 같이, 본 실시예는 승산기(1210, 1220)의 입력측에 FIR 필터를 설치함으로써, 비선형 일그러짐의 억제 또는 일그러짐 성분의 정밀도의 향상을 도모한다. 또한, 도 20에 도시되는 예에서는 승산기(1210, 1220)의 입력측 및 출력측 쌍방에 필터(FIRF3; 1213, FIRB3; 1212, FIRF5; 1223, FIRB5; 1222)를 설치함으로써, 비선형 일그러짐의 억제 또는 일그러짐 성분의 정밀도의 향상을 도모한다.
본 발명에 따른 멱급수형 디지털 프리디스토터에 의하면, 전력 증폭기에 대한 비선형 일그러짐 보상을 고정밀도로 하는 것이 가능해진다.
도 1은 전력 증폭기의 개략적인 입출력 특성 및 신호 스펙트럼을 도시하는 도면.
도 2는 전력 증폭기의 출력 전압에 대한 3차 일그러짐 성분의 위상의 크기와의 실험 결과를 도시하는 도면.
도 3은 본 발명의 제 1 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
도 4는 디지털 프리디스토터의 상세한 블록도.
도 5는 일 실시예에 따른 디지털 프리디스토터의 블록도.
도 6은 일 실시예에 따른 디지털 프리디스토터의 블록도.
도 7은 일 실시예에 따른 디지털 프리디스토터의 블록도.
도 8은 선형으로 및 비선형으로 증폭된 신호 성분의 모식적인 스펙트럼도.
도 9는 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
도 10은 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
도 11은 도 10에 도시되는 FIR 필터의 탭 계수를 조정하기 위한 개략적인 플로차트.
도 12는 본 발명의 제 2 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 13은 본 발명의 제 3 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 14는 일 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 15는 일 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 16은 일 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 17은 일 실시예에 따른 디지털 프리디스토터를 도시하는 블록도.
도 18은 제 3 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
도 19는 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
도 20은 일 실시예에 따른 디지털 프리디스토터를 사용하는 송신기의 부분 개략도.
*도면의 주요 부분에 대한 부호의 설명*
302: 디지털 프리디스토터 304: DAC
306: 직교 변조기 308: 주파수 변환기
310: 전력 증폭기 312: 방향성 결합기
314: 주파수 변환기 316: 직교 복조기
318: ADC 320: 계수 승산기
322: 가산기 324 일그러짐 도입부
326: 적응 제어기 402, 412: 승산기
404, 414: 계수 승산기 406, 407, 416: 유한 임펄스
응답필터
408, 417, 418: 가산기 502: 계수 승산기
504: 감산기 506: 적응 알고리즘부
602: 승산기 604: 계수 승산기
606: 감산기 507: 적응 알고리즘부
702: 승산기 704: 계수 승산기
706: 감산기 708, 712: 계수 승산기
710, 714: 감산기 716, 718: 적응 알고리즘부
802: 기본파 성분 803: 3차 일그러짐 성분
805: 5차 일그러짐 성분 1202: 디지털 프리디스토터
1204, 1210, 1220: 계수 승산기 1208, 1218: 승산기
1212, 1222, 1213, 1223: 유한 1214, 1224: 가산기
임펄스 응답필터
1226: 적응 제어기 1326: 적응 제어기
1404: 감산기 1406, 1407 적응 알고리즘부
1502: 계수 승산기 1504: 감산기
1602: 승산기 1604: 계수 승산기
1606, 1608: 감산기 1702: 승산기
1704: 계수 승산기 1706: 감산기
1708, 1712: 계수 승산기 1710, 1714, 1720, 1722: 감산기
1716, 1718: 적응 알고리즘부

Claims (11)

  1. 멱급수 모델을 사용하여 전력 증폭기의 비선형 일그러짐을 보상하는 디지털 프리디스토터로서,
    상기 디지털 프리디스토터로 공급되는 디지털 입력 신호에 소정의 차수의 비선형 일그러짐 성분을 도입하도록 구성된 일그러짐 발생부로서, 상기 비선형 일그러짐 성분의 소정의 차수에 맞추어서 상기 디지털 입력 신호를 누승하도록 구성된 승산기와 이 승산기에 직렬로 접속된 유한 임펄스 응답 필터를 구비하는, 상기 일그러짐 발생부; 및
    참조신호를 수신하고, 상기 참조신호가 소망의 레벨에 이르도록, 상기 유한 임펄스 응답 필터의 탭 계수(tap coefficient)를 적응적으로 조절하도록 구성된 적응 제어기; 를 구비하는 디지털 프리디스토터.
  2. 제 1 항에 있어서, 상기 적응 제어기는, 상기 디지털 프리디스토터에 입력되는 현재 및 과거의 디지털 신호들에 기초하여 상기 탭 계수를 결정하는 것인 디지털 프리디스토터.
  3. 제 1 항에 있어서, 상기 참조 신호는, 상기 전력 증폭기의 출력으로부터 도출되는 제 2 신호로부터, 상기 디지털 입력 신호에 비례하거나 또는 상기 디지털 입력 신호의 누승에 비례하는 제 1 신호를 감산하여 얻어지는 피드백 신호인 것인 디지털 프리디스토터.
  4. 제 1 항에 있어서, 상기 참조신호는, 상기 디지털 입력 신호로부터 도출되는 피드포워드(feed-forward) 신호 및 상기 전력 증폭기의 출력으로부터 도출되는 피드백 신호 중 적어도 하나의 신호인 것인 디지털 프리디스토터.
  5. 제 4 항에 있어서, 상기 적응 제어기는, 상기 피드포워드 신호 및 상기 피드백 신호를 상기 참조신호들로서 수신하고, 상기 피드포워드 신호와 상기 피드백 신호의 차를 작게 하도록 상기 유한 임펄스 필터의 탭 계수를 조절하는 것인 디지털 프리디스토터.
  6. 제 1 항에 있어서, 상기 일그러짐 발생부는, 상기 디지털 입력 신호에, 복수의 다른 차수들의 비선형 일그러짐 성분들을 도입하도록 구성된 것인 디지털 프리디스토터.
  7. 제 6 항에 있어서, 상기 일그러짐 발생부는, 상기 승산기 및 상기 직렬로 연결된 유한 임펄스 필터 세트를 복수 구비하며, 각각의 세트는 상기 비선형 일그러짐 성분의 다른 차수들에 대응되는 경로들 중의 하나에 마련되는 것인 디지털 프리디스토터.
  8. 제 1 항에 있어서, 상기 승산기의 출력은, 상기 유한 임펄스 응답 필터의 입력에 접속되는 것인 디지털 프리디스토터.
  9. 제 1 항에 있어서, 상기 유한 임펄스 응답 필터의 출력은, 상기 승산기의 입력에 접속되는 것인 디지털 프리디스토터.
  10. 제 1 항에 있어서,
    상기 일그러짐 발생부는 상기 승산기와 직렬로 접속되는 제 2 유한 임펄스 응답 필터를 더 포함하며,
    상기 유한 임펄스 응답 필터들 중의 하나는 상기 승산기의 앞에 위치되고, 나머지 하나는 상기 승산기의 뒤에 위치되는 것인 디지털 프리디스토터.
  11. 송신기에 있어서,
    디지털 송신 신호를 증폭하도록 구성된 전력 증폭기; 및
    상기 전력 증폭기에 접속되고, 멱급수 모델을 사용하여 상기 전력 증폭기의 비선형 일그러짐을 보상하도록 구성된 디지털 프리디스토터;를 포함하며,
    상기 디지털 프리디스토터는,
    상기 전력 증폭기에 입력되기 전에 상기 디지털 프리디스토터로 공급되는 디지털 송신 신호에, 소정의 차수의 비선형 일그러짐 성분을 도입하도록 구성된 일그러짐 발생부로서, 상기 비선형 일그러짐 성분의 상기 소정의 차수에 맞추어서 상기 디지털 송신 신호를 누승하도록 구성된 승산기와 이 승산기와 직렬로 접속된 유한 임펄스 응답 필터를 구비하는, 상기 일그러짐 발생부; 및
    참조신호를 수신하고, 상기 참조신호가 소망의 레벨에 이르도록, 상기 유한 임펄스 응답 필터의 탭 계수(tap coefficient)를 적응적으로 조절하도록 구성된 적응 제어기; 를 구비하는 것인 송신기.
KR1020050007887A 2004-01-29 2005-01-28 멱급수형 디지털 프리디스토터 KR100659592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00021031 2004-01-29
JP2004021031A JP4255849B2 (ja) 2004-01-29 2004-01-29 べき級数型ディジタルプリディストータ

Publications (2)

Publication Number Publication Date
KR20050077781A true KR20050077781A (ko) 2005-08-03
KR100659592B1 KR100659592B1 (ko) 2006-12-20

Family

ID=34650810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007887A KR100659592B1 (ko) 2004-01-29 2005-01-28 멱급수형 디지털 프리디스토터

Country Status (7)

Country Link
US (1) US7418056B2 (ko)
EP (1) EP1560329B1 (ko)
JP (1) JP4255849B2 (ko)
KR (1) KR100659592B1 (ko)
CN (1) CN100426663C (ko)
DE (1) DE602005026740D1 (ko)
ES (1) ES2361998T3 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8380143B2 (en) 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
JP4255849B2 (ja) 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US7590190B2 (en) * 2004-11-10 2009-09-15 Powerwave Technologies, Inc. System and method for forward path gain control in a digital predistortion linearized transmitter
DE602006000525T2 (de) * 2005-06-03 2009-02-05 Ntt Docomo Inc. Mehrbandvorverzerrer mit Korrekturwertetabellen
DE602006000622T2 (de) * 2005-06-06 2009-03-26 Ntt Docomo Inc. Potenzreihenvorverzerrer mehrerer Frequenzbänder
US7653147B2 (en) * 2005-08-17 2010-01-26 Intel Corporation Transmitter control
JP4720468B2 (ja) * 2005-12-07 2011-07-13 日本電気株式会社 非線形歪み補償回路及びその方法並びにそれを用いた無線送信システム
CA2576778C (en) * 2006-02-07 2014-09-02 Xinping Huang Self-calibrating multi-port circuit and method
US8995502B1 (en) * 2006-04-04 2015-03-31 Apple Inc. Transceiver with spectral analysis
CN101416382B (zh) * 2006-04-10 2011-05-25 艾利森电话股份有限公司 用于减少rf功率放大器中的频率记忆效应的方法和设备
US7778352B2 (en) * 2006-12-21 2010-08-17 Broadcom Corporation Digital compensation for nonlinearities in a polar transmitter
CN102017553B (zh) 2006-12-26 2014-10-15 大力***有限公司 用于多信道宽带通信***中的基带预失真线性化的方法和***
ATE510355T1 (de) * 2006-12-27 2011-06-15 Ericsson Telefon Ab L M Bestimmung einer leistungsverringerungsstufe für einen sender
DE102007028695A1 (de) 2007-06-21 2009-01-02 Kathrein-Austria Ges.M.B.H. Verfahren und Vorrichtung zur Erzeugung eines amplituden-modulierten Signals
US7688138B2 (en) * 2008-03-24 2010-03-30 Harris Corporation Electronic device having a predistortion filter and related methods
JP5228723B2 (ja) * 2008-09-10 2013-07-03 富士通株式会社 歪補償装置及び方法
JP5071370B2 (ja) * 2008-12-26 2012-11-14 富士通株式会社 歪補償装置及び方法
EP2204910B1 (en) * 2008-12-30 2013-07-03 ST-Ericsson SA Digital to analogue converter
US8462881B2 (en) * 2008-12-31 2013-06-11 Ubidyne, Inc. Method for digitally predistorting a payload signal and radio station incorporating the method
JP5338378B2 (ja) 2009-03-02 2013-11-13 富士通株式会社 歪補償装置及び方法
US20100323641A1 (en) * 2009-06-22 2010-12-23 Qualcomm Incorporated Method and apparatus for using pre-distortion and feedback to mitigate nonlinearity of circuits
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
JP5339083B2 (ja) * 2009-10-06 2013-11-13 日本電気株式会社 ディジタル歪補償方法及び回路
US20110143697A1 (en) * 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
US8880010B2 (en) * 2009-12-30 2014-11-04 Qualcomm Incorporated Dual-loop transmit noise cancellation
JP4951074B2 (ja) * 2010-02-26 2012-06-13 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータとその歪補償制御方法
US20110235734A1 (en) * 2010-03-26 2011-09-29 Peter Kenington Active antenna array having a single dpd lineariser and a method for predistortion of radio signals
US20110235748A1 (en) * 2010-03-26 2011-09-29 Peter Kenington Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals
US20110235749A1 (en) * 2010-03-26 2011-09-29 Peter Kenington Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals
CN105208083B (zh) 2010-09-14 2018-09-21 大力***有限公司 用于发送信号的***和分布式天线***
US8542769B2 (en) 2011-06-09 2013-09-24 St-Ericsson Sa High output power digital TX
FR2976426B1 (fr) * 2011-06-10 2013-05-31 Thales Sa Systeme d'amplification de signaux generes par une unite de generation de signaux d'un satellite.
JP6096198B2 (ja) 2011-09-15 2017-03-15 インテル コーポレイション 予歪線形化通信システム、予歪線形化方法、コンピュータプログラム及び記憶装置
US8880012B2 (en) * 2012-01-19 2014-11-04 Motorola Mobility Llc Method and apparatus for resource block based transmitter optimization in wireless communication devices
WO2012126431A2 (zh) * 2012-05-24 2012-09-27 华为技术有限公司 预失真校正方法、预失真校正装置、发射机及基站
US8666336B1 (en) * 2012-08-16 2014-03-04 Xilinx, Inc. Digital pre-distortion with model-based order estimation
US8824980B2 (en) * 2012-09-05 2014-09-02 Analog Devices, Inc. System and method to implement a radio transmitter with digital predistortion having reduced noise
CN103780523B (zh) * 2012-10-24 2017-11-24 中兴通讯股份有限公司 数字预失真数据的处理的方法及装置
US8995571B2 (en) * 2013-03-14 2015-03-31 Analog Devices Global Baseband digital pre-distortion architecture
US20150244413A1 (en) * 2014-02-25 2015-08-27 Broadcom Corporation Method and Device for Cancelling Interference
US9324364B2 (en) 2014-07-17 2016-04-26 International Business Machines Corporation Constraining FIR filter taps in an adaptive architecture
US9236084B1 (en) 2014-07-17 2016-01-12 International Business Machines Corporation Dynamic gain control for use with adaptive equalizers
CN105445682B (zh) * 2014-07-25 2018-08-21 通用电气公司 磁共振成像装置、射频放大***及方法
US9590668B1 (en) * 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
US10033413B2 (en) 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
US10224970B2 (en) 2016-05-19 2019-03-05 Analog Devices Global Wideband digital predistortion
WO2018067969A1 (en) 2016-10-07 2018-04-12 Nanosemi, Inc. Beam steering digital predistortion
US11057004B2 (en) 2017-02-25 2021-07-06 Nanosemi, Inc. Multiband digital predistorter
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10097141B1 (en) 2017-06-06 2018-10-09 Intel Corporation Digital predistortion tailored to specified frequencies in the power amplifier (PA) output spectrum
US10931318B2 (en) 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
JP2021523629A (ja) * 2018-05-11 2021-09-02 ナノセミ， インク．Ｎａｎｏｓｅｍｉ， Ｉｎｃ． 非線形システム用デジタル補償器
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
EP3804127A1 (en) 2018-05-25 2021-04-14 NanoSemi, Inc. Digital predistortion in varying operating conditions
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
CN113196653B (zh) * 2018-10-19 2024-04-05 纳诺塞米有限公司 用于非线性***的多带数字补偿器
JP2021145218A (ja) 2020-03-11 2021-09-24 富士通株式会社 無線通信装置及び係数更新方法
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion
US11563409B2 (en) 2020-10-26 2023-01-24 Analog Devices International Unlimited Company Configurable non-linear filter for digital pre-distortion
CN112859611B (zh) * 2021-01-19 2023-05-16 重庆邮电大学 一种自适应预失真***及方法
CN117546411A (zh) * 2021-06-24 2024-02-09 亚德诺半导体国际无限责任公司 功率放大器的电荷捕获效应补偿发射信号的***和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465709A1 (de) * 1990-07-12 1992-01-15 Thomcast Ag Verfahren zur Kompensation von Nichtlinearitäten einer Verstärkerschaltung
US6075411A (en) * 1997-12-22 2000-06-13 Telefonaktiebolaget Lm Ericsson Method and apparatus for wideband predistortion linearization
JP3772031B2 (ja) * 1998-09-02 2006-05-10 富士通株式会社 増幅器のプリディストータと増幅装置
WO2000048308A1 (en) * 1999-02-12 2000-08-17 Wireless Systems International Limited Signal processing apparatus
GB2348755B (en) * 1999-04-01 2001-03-07 Wireless Systems Int Ltd Signal processing
CN1249913C (zh) * 1999-05-28 2006-04-05 富士通株式会社 预失真类型的失真补偿放大设备
US6356146B1 (en) * 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
US6472934B1 (en) * 2000-12-29 2002-10-29 Ericsson Inc. Triple class E Doherty amplifier topology for high efficiency signal transmitters
JP4091047B2 (ja) * 2002-10-31 2008-05-28 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
KR100480278B1 (ko) * 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
US7330517B2 (en) * 2003-11-24 2008-02-12 P-Wave Ltd. Amplifier linearization using non-linear predistortion
JP4255849B2 (ja) 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ

Also Published As

Publication number Publication date
US7418056B2 (en) 2008-08-26
EP1560329A1 (en) 2005-08-03
JP4255849B2 (ja) 2009-04-15
CN100426663C (zh) 2008-10-15
KR100659592B1 (ko) 2006-12-20
DE602005026740D1 (de) 2011-04-21
ES2361998T3 (es) 2011-06-27
CN1649260A (zh) 2005-08-03
JP2005217714A (ja) 2005-08-11
US20050180527A1 (en) 2005-08-18
EP1560329B1 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
KR100659592B1 (ko) 멱급수형 디지털 프리디스토터
US11129076B2 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
KR101126401B1 (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP4843716B2 (ja) 適応サブバンド先行歪み器を使ったｒｆ電力増幅器の線形化
US8334723B2 (en) Distortion compensation amplification device
JP4394409B2 (ja) プリディストーション方式歪補償機能付き増幅器
US7944295B2 (en) Predistorter
JP4280787B2 (ja) プリディストータ
US7170342B2 (en) Linear power amplification method and linear power amplifier
KR100724934B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US8686791B2 (en) Amplifying apparatus and distortion compensation method
KR101058733B1 (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
EP2383886B1 (en) Memory effect canceller, transmitter, and memory effect cancelling method
JP2005217690A (ja) プリディストータ
KR20040071556A (ko) 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
JP2008294518A (ja) 送信装置
JP4918572B2 (ja) プリディストーション方式歪補償機能付き増幅器
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
JP2006191673A (ja) 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法
KR20160096283A (ko) 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법
JP2006203930A (ja) 線形電力増幅器及びそのディジタルプリディストータ設定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee