JP5157479B2 - 歪補償装置及びこれを備えた電力増幅装置 - Google Patents

歪補償装置及びこれを備えた電力増幅装置 Download PDF

Info

Publication number
JP5157479B2
JP5157479B2 JP2008015897A JP2008015897A JP5157479B2 JP 5157479 B2 JP5157479 B2 JP 5157479B2 JP 2008015897 A JP2008015897 A JP 2008015897A JP 2008015897 A JP2008015897 A JP 2008015897A JP 5157479 B2 JP5157479 B2 JP 5157479B2
Authority
JP
Japan
Prior art keywords
filter
signal
error
input signal
nonlinear distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008015897A
Other languages
English (en)
Other versions
JP2009177668A (ja
Inventor
裕一 宇都宮
広吉 石川
伸和 札場
一 濱田
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008015897A priority Critical patent/JP5157479B2/ja
Priority to DE602008002992T priority patent/DE602008002992D1/de
Priority to EP08171103A priority patent/EP2083516B1/en
Priority to US12/333,576 priority patent/US7860185B2/en
Priority to KR1020090000256A priority patent/KR101085289B1/ko
Priority to CN2009100026585A priority patent/CN101499781B/zh
Publication of JP2009177668A publication Critical patent/JP2009177668A/ja
Application granted granted Critical
Publication of JP5157479B2 publication Critical patent/JP5157479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/165A filter circuit coupled to the input of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

本発明は、歪補償装置及びこれを備えた電力増幅装置に関し、更に詳しくは、周波数特性の異なるイコライザフィルタ係数の効果的な設定を可能とする歪補償装置及びこれを備えた電力増幅装置に関する。
無線通信システムにおける送信装置では、従来から電力増幅器において信号を増幅する際に生じる非線形歪の補償を行ない、飽和領域で使用することで電力増幅器の利用効率を高めている。
図1は、電力増幅器200を含む非線形回路特性をフィードバックループで補償する適応プリディストータ型歪補償装置100を示している。この適応型歪補償装置100は、適応型歪補償アルゴリズム処理部110と乗算器120で構成されている。
図2Aは、図1の電力増幅器200の入出力電力特性を示している。入力電力と出力電力が比例特性を示す線形領域A1と、出力電力が飽和状態に近づく非線形領域(実線で示した部分)A2を有する。
適応型歪補償アルゴリズム処理部110は、参照信号となる送信信号300と電力増幅器200の無線周波(RF)出力信号340の一部をフィードバック信号350として入力し、それらの誤差が最小となるように、適応アルゴリズムを動作させて歪補償係数320を計算する。乗算器120は、送信信号300に歪補償係数320を乗算した信号330を電力増幅器200の入力端子に与える。
すなわち、歪補償装置100は、歪補償係数320を予め送信信号300に掛け合わせてから電力増幅器200に与えることで電力増幅器200の非線形歪を補償し、その結果、電力増幅器200を図2Aの“A2”の領域で使用することで利用効率を高めている。
図2Bは、歪補償の効果を示しており、横軸は周波数を示し、縦軸は振幅(輻射電力又は電圧)を示している。歪補償前の輻射電力の周波数特性は実線で示されており、入力信号の帯域C2の外の帯域C1,C3にも輻射電力B1,B2が発生している。歪補償後の帯域C1,C3の輻射電力(破線)は、輻射電力B1A,B2Aに減少している。
このような従来の歪補償装置においては、歪補償による効果を損なわないようにするためには、非線形歪以外のアナログ回路の持つ周波数特性による影響を少なくする必要があり、電力増幅器200を含めたアナログ回路の周波数特性の逆特性を持つようなフィルタにより等化することで、ある程度解決することができる。
しかしながら、アナログ回路は温度変化や経年変化によりその特性が大幅に変動するため適応的な等化器(イコライザ)が必要となる。かかる点に鑑みて、本願出願人は、先に非線形歪を有する回路の非線形特性を適応的に補償する歪補償装置を提案している(特許文献1)
図3は、かかる特許文献1に示された歪補償装置100の基本構成を示すブロック図である。
図3において、歪補償装置100は、送信信号300である参照信号と非線形歪を有する電力増幅器200からフィードバックされる信号350との誤差が小さくなるように適応アルゴリズムで電力増幅器200の入力信号を制御して非線形歪みを補償する適応型歪補償部100Aを有する。
さらに、適応型歪補償部100Aと電力増幅器200との間又は適応型歪補償部100Aの前段側に接続された適応型等化器(適応型イコライザ)100Bを有している。
適応型等化器100Bは、ディジタルフィルタ130と、ディジタルフィルタ130に設定するフィルタ係数群を予め保持するメモリ150と、このフィルタ係数群の中からフィードバック信号の帯域外輻射電力が小さくなるようなフィルタ係数を適応的に選択して前記ディジタルフィルタ130に設定する適応型等化処理部140を有する。
かかる特許文献1に記載された発明では、電力増幅器200のRF出力信号340の一部をフィードバックしたフィードバック信号350として入力し、適応型等化処理部140で、平均帯域外輻射電力を測定し、測定された測定値をアドレスとして、予めフィルタ係数群保持用メモリ(以下単に、メモリという)150に保持される係数値を選択し読み出し、ディジタルフィルタ130に係数値を設定する。
特開2003−298362号公報
ここで、上記の先願発明における帯域外輻射電力測定によるイコライザフィルタ選定即ち、ディジタルフィルタ130に対する係数選定方法では、適応型等化処理部140で帯域外輻射電力測定を行うためにフーリエ変換による解析を行う。
このために、演算回数が多くなり、フィルタ係数選定に要する時間が長くなるという問題点が存在する。また、送信信号300の電力変動が生じた場合の追従性に乏しいこと、帯域変動が生じた場合の帯域外輻射電力測定ポイントの変更を行う必要があるという未解決の問題があった。
したがって、本装置の目的は、歪補償装置におけるフィルタ係数選定に要する時間を短縮し、送信信号の電力変動への耐性の向上を図った歪補償装置及びこれを備えた電力増幅装置を提供することにある。
上記の課題を達成する本歪補償装置は、送信信号とフィードバック信号により誤差を求め、この誤差が最小となるフィルタ係数を選択するように制御することに特徴を有する。
さらに、送信信号とフィードバック信号により求めた誤差を送信信号で正規化する。この正規化した誤差に基づき誤差が最小となるフィルタ係数を選択する。
従って、演算回数の顕著な削減及び、フィルタ係数選定時間の短縮化が可能となる。また、制御に用いる誤差信号を送信信号で正規化するために、送信信号の電力変動に耐性のある調整動作を行うことができる。
さらに、送信信号とフィードバック信号を直接比較する構成であるため、信号の種類による構成の変更が無く、汎用的構成が得られるという特徴を有する。
以下に本実施の形態例を図面に従い説明する。なお、以下に説明する実施例構成は、本発明の理解を容易とするためのものであり、本発明の保護の範囲はこれらに限定されるものではない。
[実施例1]
図4に第1の実施例構成のブロック図を示す。図4において、歪補償装置100は、適応型歪補償部100Aと、適応型等化器(イコライザ)100Bを有する構成であり、かかる点においては、先に説明した特許文献1に記載の歪補償装置100の構成と同様である。
本実施の形態に従う構成の特徴は、適応型等化器(イコライザ)100Bの構成にある。したがって、適応型歪補償部100Aの機能は、先に説明したとおりであるので、かかる適応型歪補償部100Aの更なる説明は省略し、適応型等化器100Bについて、以下に説明する。
すなわち、図4において、適応型等化器(イコライザ)100Bは、ディジタルフィルタ130と、ディジタルフィルタ130に設定するフィルタ係数群を予め保持するメモリ150と、このフィルタ係数群の中から演算部170の出力に基づきフィルタ係数を適応的に選択してディジタルフィルタ130に設定するフィルタ制御部160を有している。
ここで、演算部170は、参照信号となる送信信号330とフィードバック信号350の誤差を演算する機能を有している。
フィルタ制御部160は、演算部170で演算される送信信号330とフィードバック信号350の誤差に基づいて、予めメモリ150に保持されているフィルタ係数群の中から演算部170で演算される誤差が誤差最小となるようなフィルタ係数を適応的に選択して複素フィルタであるディジタルフィルタ130の係数を設定する。
このようにフィルタ係数群を予めメモリ150に保持しておくことで、例えば、逆特性演算型の等化器等で問題となる演算処理量を少なくすることが可能となる。ディジタルフィルタ130の出力信号は図示しないD/A変換器によりデジタル/アナログ変換された後、変調器により無線周波数へアップコンバートされ、電力増幅器200を通して無線周波数(RF)出力信号340として送出される。
図5は、メモリ150が保持しているフィルタ係数群で設定されるディジタルフィルタ130の振幅特性例を示している。この例では、特に、1次振幅偏差を補正するための振幅特性を持つ3つのフィルタの振幅特性例が示されている。送信信号330の帯域D2の内において、1次傾斜が無い(すなわち、一次傾斜α0 を持つ)フィルタ、X1dBの1次傾斜α1 を持つフィルタ、及びX2dBの1次傾斜α2 を持つフィルタの振幅特性例が示されている。
これらのフィルタの帯域外(帯域D1,D3)の振幅特性は、例えば、レイズドコサイン等の緩やかなカーブに従うような振幅特性を持つ。これらのフィルタは、予め設計され、そのフィルタ係数はメモリ150に保持されている。
振幅の帯域内傾斜の範囲(X1dB〜X2dB)、及び傾斜の変化の幅を表す傾斜ステップサイズ(ΔdB)は、使用するメモリ容量や非線形歪回路(電力増幅器200)の周波数特性の変化量等に対応して決定する。
例えば、傾斜範囲が‐2〜+2dB、傾斜ステップサイズΔ=0.05dBのとき、メモリ150に保持されるフィルタ係数は81個(=(|X1|+|X2|)/Δ+1)となる。
電力増幅器340を含む非線形歪回路の周波数特性が、ディジタルフィルタ130によって等化されるとき、フィードバック信号350と送信信号330との誤差は最も小さくなる。従って、これらのフィルタ係数群の中から前記誤差を最小にするフィルタ係数を選択することにより、電力増幅器340を含む非線形歪回路の持つ振幅偏差を近似的に等化することができる。
図6A,図6Bは、図4に示した歪補償器100における適応型等化器(適応型イコライザ)100Bの処理シーケンスを示す図である。
演算部170で送信信号330とフィードバック信号350との誤差を求め、(ステップS1)カウンタ値iをi=1にセットする(ステップS2)。
フィルタ制御部160は、演算部170で求められた誤差に基づき、選択信号161をメモリ150に与え、基準となる例えば帯域内傾斜α0 の比較対象となるQ個の帯域内傾斜α1 〜αQ のフィルタ係数を決定し、それらの内から1(=i)番目のフィルタ係数162を選択、出力し、フィルタ130に設定する(ステップS3)。
ついで、演算部170は、i番目のフィルタ係数がフィルタ130に設定された状態における誤差Eiを算出する(ステップS4)。
カウンタ値が所定数Qまで達していなければ(ステップS5、No)、カウンタ値iを歩進して(i=i+1)、ステップS3に戻り、(i+1)番目の対象となる係数をセットする。同様に、カウンタ値が所定数Qに達するまで、更新された係数をディジタルフィルタ130に設定する。
カウンタ値が所定数Qに達すると(ステップS5、Yes)、所定数Qに対応する設定係数における、それぞれの誤差のうち、最小の誤差Esを判定する(ステップS7)。
図6Bは、かかるフィルタ係数と誤差との関係を示す図であり、横軸にフィルタ係数、縦軸にそのときに誤差を示している。フィルタ係数が変わると誤差が変化している。複数のフィルタ係数の設定において誤差最小Esとなる係数値が存在する。
したがって、ステップS7で誤差最小となる係数を判定し、ディジタルフィルタ130に基準値としてセットして、ステップS2に戻り(ステップS8)、運用中において上記の処理を繰り返す。
[実施例2]
図7は、第2の実施例構成のブロック図を示す。
実施例1では、適応型歪補償部100Aと電力増幅器200との間に適応型等化器100Bを配置したが、図7に示すように、適応型等化器100Bを適応型歪補償部100Aの前段側に配置することも可能である。
動作は、実施例1において説明したものと同様であるので、更なる同様の説明は省略する。
[実施例3]
図8は、第3の実施例構成を示すブロック図である。
この実施例の特徴は、図4の第1の実施例に対し、第1及び第2のディジタルフィルタ130,131を有している点にある。2つのディジタルフィルタ130,131を従続接続し、それぞれのディジタルフィルタにより振幅および位相の周波数偏差を補償するものである。
すなわち、第1のディジタルフィルタ130で振幅偏差を、第2のディジタルフィルタ131で位相偏差を補償する。もしくは、第1のディジタルフィルタ130で位相偏差を、第2のディジタルフィルタ131で振幅偏差を補償する。
したがって、フィルタ係数保持用メモリ150には、先に図5で説明した振幅特性の異なるフィルタ係数群に加え、位相特性の異なるフィルタ係数群をそれぞれ保持する。
ここで、かかる第3の実施例による利点を説明すると次のようである。
1つのディジタルフィルタにより、振幅特性の異なるフィルタ係数群及び位相特性の異なるフィルタ係数群の組み合わせにより最適値の係数を設定する場合は、メモリ150の容量が大きくなるという問題がある。したがって、図8の構成によりかかる点を回避することができる。
図9は、振幅特性の異なるフィルタ係数群及び位相特性の異なるフィルタ係数群の組み合わせにより最適値の係数を設定する場合のメモリ150の容量について、単一のディジタルフィルタを用いる場合と、図8の実施例に用いられる場合とを比較する図である。
図9Aは、M個の異なる振幅特性のフィルタ係数群と、N個の異なる位相特性のフィルタ係数群との組合せを2次元面に展開してメモリ150に保持する例である。かかる場合は、M×N個の異なる組み合わせ領域に対応するメモリ容量が必要である。M×N個の異なる組み合わせ領域のうちの組み合わせ位置P(n,m)にある係数データを読み出し、ディジタルフィルタ130の係数を設定する。
ここで、ディジタルフィルタ130は、複素フィルタであるので、それぞれのフィルタ係数は実部と虚部のデータを有し、更にディジタルフィルタ130のタップ数分、係数データを用意することが必要である。したがって、図9Aの構成では、メモリ150の容量は大きくならざるを得ない。
これに対し、図9Bに示す構成では、M個の異なる振幅特性のフィルタ係数群と、N個の異なる位相特性のフィルタ係数群のデータ即ち、M+N個のデータ領域のみでよく、メモリ容量を小さくできる。
すなわち、図8の第3の実施例に対応する図9Bの場合、フィルタ制御部160は、メモリ150に保持されるM個の異なる振幅特性のフィルタ係数群150Aからm番目の振幅特性のフィルタ係数を読み出し、第1のディジタルフィルタ130に設定する。同時にメモリ150に保持されるN個の異なる位相特性のフィルタ係数群150Bからn番目の位相特性のフィルタ係数を読み出し、第2のディジタルフィルタ131に設定する。これにより、(m,n)の組み合わせに対応する振幅特性及び位相特性を設定することができる。
ここで、上記した実施例において、演算部170で求められる誤差信号は、種々の態様が可能である。以下に実施例として、演算部170における誤差の求め方について説明する。
[実施例4]
図10は、実施例4として、図4、図7及び図8に示したそれぞれの実施例に適用可能の演算部170の実施例構成を示す図である。
演算部170は、参照信号となる複素信号の送信信号330を入力し、送信信号330の電力値Pref=I+Qを求める第1の電力変換器171と、複素信号であるフィードバック信号350を入力し、フィードバック信号の電力値Pfb=I+Qを求める第2の電力変換器172を有している。
さらに、演算部170は、送信信号330の電力値Prefとフィードバック信号350の電力値Pfbの誤差分を求める加算器173を有している。したがって、加算器173からフィルタ制御部160に対し、電力誤差分の大きさに対応する信号|Pref−Pfb|を送る。
フィルタ制御部160は、電力誤差分の大きさに対応する信号|Pref−Pfb|に基づき、先に説明したようにメモリ150に保持されているフィルタ係数群から、対応するフィルタ係数値を順次読み出し、ディジタルフィルタ130に設定する。
[実施例5]
図11は、上記実施例4を前提として、更に好ましい演算部170の実施例構成を示す図である。
図11において、演算部170の第1の電力変換部171で参照信号となる送信信号330を電力変換する。送信信号は複素信号であるので、電力変換値Prefは次式で表される。
ref=I+Q
同様に、フィードバック信号350を第2の電力変換部172で電力変換する。すなわち、フィードバック信号350も複素信号であるので、フィードバック信号350の電力変換値Pfbは次式で表される。
fb=I+Q
ついで送信信号330の電力変換値Prefとフィードバック信号350の電力変換値Pfbの絶対値誤差|Pref−Pfb|を誤差演算部173で求める。誤差演算部173で求められた絶対値誤差|Pref−Pfb|は、正規化回路176で送信信号330で正規化され、次式のように正規化した誤差信号(正規化後誤差信号)を生成する。
正規化後誤差信号=|Pref−Pfb|/|Pref
正規化後誤差信号は、フィルタ制御部160に送られ、先に説明したように、フィルタ制御部160で、フィルタ係数の設定に用いられる。
ここで、図11の実施例においては、誤差信号を送信信号330で正規化しているので、送信信号330のレベルに依存しないで誤差信号を生成することが可能である。
[実施例6]
図12は、実施例6として、図4、図7、図8に示した実施例に適用可能な演算部170の更なる実施例構成を示す図である。
この実施例では、送信信号330とフィードバック信号350のそれぞれの振幅を第1の振幅変換器171、第2の振幅変換器172で求め、その誤差分を出力するようにしている。
第1の振幅変換器171で送信信号330の振幅値Aref=√(I+Q)と、第2の振幅変換器172でフィードバック信号350の振幅値Afb=√(I+Q)を求める。
そして、図13に示すように、加算器173で、振幅値ArefとAfbの誤差をスカラー誤差|Aref−Afb|/Arefとして出力し、フィルタ制御部160に送られる。
[実施例7]
図14は、実施例7として、同様に図4、図7、図8に示した実施例に適用可能な演算部170の更なる実施例を説明する図である。
この実施例では、演算部170において、送信信号330とフィードバック信号350のそれぞれは複素信号であるので、ベクトル値としてそれらの誤差を求める実施例である。
送信信号330のベクトルは、Iref+jQref であり、フィードバック信号350のベクトルは、Ifb+jQfbである。
従って、これらの間のベクトル誤差は、次のようになる。
(Iref−Ifb)+j(Qref−Qfb)
このベクトル誤差に基づいて、フィルタ制御部160は、メモリ150からフィルタ係数を読み出し、ディジタルフィルタ130に設定する。
[実施例8]
図15は、実施例8として、演算部170の更なる実施例であり、図11に示した実施例5の演算部170の構成を前提としている。
即ち、図11において説明したように、送信信号330で正規化される誤差信号を正規化回路176で求める。ついで、正規化される誤差信号を一定数サンプリングし、その平均値もしくは累積値を求める機能部177を設けている。
したがって、誤差の平均値もしくは累積値によりフィルタ制御部160で係数値が設定されるので、より精度の高いフィルタの係数設定が可能である。
[実施例9]
図16は、実施例9として、演算部170の更なる実施例であり、図11に示した実施例5の演算部170の構成を前提としている。さらに、図15の実施例8との比較において、図15の実施例8における累積平均化機能部177に代えて、一定分サンプルした誤差の中央値を求める機能部178を設けている。
機能部178から得られる誤差の中央値に基づきフィルタ制御部160により、ディジタルフィルタ130の係数値が設定される。
[実施例10]
図17は、実施例10として、演算部170の更なる実施例であり、図15に示した実施例5の演算部170の構成を前提としている。
この実施例の特徴は、図15における正規化した後の平均/累積を行なう機能部177に代えて、正規化処理を行う前に、送信信号に対して平均/累積処理を行う機能部177Aと、誤差信号に対して平均/累積処理を行う機能部177Bを設けている構成に特徴を有する。
[実施例11]
図18は、実施例11として、演算部170の更なる実施例であり、図16に示した実施例5の演算部170の構成を前提としている。
この実施例の特徴は、図16における正規化した後の中央値を求める機能部178に代えて、正規化処理を行う前に、送信信号の中央値を求める機能部178Aと、誤差信号の中央値を求める機能部178Bを設けている構成に特徴を有する。
[実施例12]
図19は、先に図5により説明したフィルタ係数設定方法と異なる他の設定方法を説明する処理フローである。
図19において、カウンタ値Nを基準とするNにセットする(ステップS10)。
ついで、基準となる係数sをフィルタ制御部160によりディジタルフィルタ130にセットし、演算部170で、この係数設定の時の誤差Eを算出する(ステップS11)。
ついで、基準となるフィルタ係数sを中心とするように、係数sからNだけ離れたフィルタ係数(s−N)をセットし、誤差Eを算出する(ステップS12)。
さらに、中心とするフィルタ係数sから反対方向に、Nだけ離れたフィルタ係数(s+N)をセットし、誤差Eを算出する(ステップS13)。
そして、基準となるフィルタ係数sを中心として+N,−Nだけ離れた距離のフィルタ係数(s−N)、(s+N)を設定したときの、最小誤差Eを与えるs番目の係数を判定する(ステップS14)。
ついで、この判定されたs番目の係数を基準(Eo=Es)としてセットする(ステップS15)。
上記のステップS11からステップS15の処理を一巡として繰り返す。このとき、一巡ごとに、前記の基準となるフィルタ係数sから離れる数Nの割合を小さくする(即ち、離れ数Nを一巡の都度、1/M倍にする)(ステップS16)。
そして、基準となるフィルタ係数sから離れる数Nが1以下となるまで、前記の一巡を繰り返し、1以下となる場合は、N=1にリセットして制御動作を継続する(ステップS18)。かかる図19の処理に従う場合は、より迅速に誤差を最小とする係数を求めることができる。
ここで、更に実施例として、送信信号の周波数帯域が狭い場合の対応について説明する。図20は、かかる送信信号の周波数帯域が狭い場合に対応するときの例えば、図4、図10の実施例構成における演算部170を前提とする構成及び動作について説明する図である。
すなわち、図20に示す実施例は、フィードバック信号を調整する場合の構成であり、まず、送信信号330およびフィードバック信号350をそれぞれ変換回路171,172で電力変換する。ついで、フィードバック信号350に、信号の周波数情報180に基づき決定回路181で決定されたゲイン(Gain)を乗算器182で乗算した信号と送信信号330を用いて誤差演算部173で誤差を求める。求めた誤差をフィルタ制御部160へ入力する。
フィルタ係数群保持用メモリ150には、あらかじめ設計されたフィルタ係数が格納されている。例として、図20の広帯域信号Iをターゲットとした係数が格納されている場合(図20、I)を想定する。イコライザの補正によってフィルタ特性の傾斜が変化しても帯域内の平均電力は同じである。
しかし、信号が狭帯域へと変化した場合(図20、II:信号の中心周波数が変化した場合)、信号の中心周波数がずれることでフィードバック信号の平均電力が変化してしまう。これは、広帯域信号の中心周波数(図20のA点)を基準とした一次傾斜のフィルタ係数を用いているためである。
すなわち、イコライザは送信信号とフィードバック信号の誤差を用いており、変化したフィードバック信号の電力が誤差として見えるため誤動作してしまう。
これに対し、本実施例では、前記演算部170は、前記送信信号330もしくは前記非線形歪回路からのフィードバック信号350のいずれかの大きさを調整した上で誤差演算を行うことを特徴とする。
図20に示す例では、フィードバック信号350に乗算器182で、Gain乗算処理を行うことで送信信号330と同じ平均電力へ補正している。これにより、信号の中心周波数に依存しないで誤差信号を生成することができる。
(付記1)
参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号とに基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を、
有することを特徴とする歪補償装置。
(付記2)
付記1において、
さらに、前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を算出する演算部を有し、
前記制御部は、前記演算部で算出される前記入力信号と前記非線形歪回路からのフィードバック信号との誤差に応じて前記メモリから読み出し、前記ディジタルフィルタに設定するフィルタ係数群を制御する制御部を、
有することを特徴とする歪補償装置。
(付記3)
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの電力差を算出することを特徴とする歪補償装置。
(付記4)
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの振幅差を算出することを特徴とする歪補償装置。
(付記5)
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの複素ベクトル差を算出することを特徴とする歪補償装置。
(付記6)
付記2において、
前記演算部は、前記算出する誤差を前記入力信号で正規化することを特徴とする歪補償装置。
(付記7)
付記2において、
前記演算部は、前記入力信号もしくは前記非線形歪回路からのフィードバック信号のいずれかの大きさを調整した上で誤差演算を行うことを特徴とする歪補償装置。
(付記8)
付記2において、
前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定することを特徴とする歪補償装置。
(付記9)
付記8において、
前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させることを特徴とする歪補償装置。
(付記10)
付記6において、
前記演算部は、前記入力信号で正規化した誤差の平均値を前記制御部に出力することを特徴とする歪補償装置。
(付記11)
付記6において、
前記演算部は、前記入力信号で正規化した誤差の中央値を前記制御部に出力することを特徴とする歪補償装置。
(付記12)
付記6において、
前記演算部は、前記算出する誤差の平均値を求め、更に前記求められた誤差の平均値を前記入力信号で正規化することを特徴とする歪補償装置。
(付記13)
付記6において、
前記演算部は、前記算出する誤差の中央値を求め、更に前記求められた誤差の中央値を前記入力信号で正規化することを特徴とする歪補償装置。
(付記14)
電力増幅器と、
前記電力増幅器の入力側に接続された歪補償装置を有する電力増幅装置であって、
前記歪補償装置は、
送信信号と前記電力増幅器からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記電力増幅器の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記電力増幅器からのフィードバック信号とに基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を、
有することを特徴とする電力増幅装置。
(付記15)
付記14において、
さらに、前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を算出する演算部を有し、
前記制御部は、前記演算部で算出される前記入力信号と前記非線形歪回路からのフィードバック信号との誤差に応じて前記メモリから読み出し、前記ディジタルフィルタに設定するフィルタ係数群を制御する制御部を、
有することを特徴とする歪補償装置。
電力増幅器を含む非線形回路特性をフィードバックループで補償する適応プリディストータ型歪補償装置を示している。 図1の電力増幅器の入出力電力特性を示している。 歪補償の効果を示す図である。 特許文献1に示された歪補償装置の基本構成を示すブロック図である。 第1の実施例構成のブロック図を示す図である。 メモリが保持しているフィルタ係数群で設定されるディジタルフィルタの振幅特性例を示す図である。 図4に示した歪補償器における適応型等化器(適応型イコライザ)の処理シーケンスを示す図である。 フィルタ係数と誤差との関係を示す図である。 第2の実施例構成のブロック図を示す図である。 第3の実施例構成を示すブロック図を示す図である。 振幅特性の異なるフィルタ係数群及び位相特性の異なるフィルタ係数群の組み合わせにより最適値の係数を設定する場合のメモリ容量について説明する図である。 実施例4として、図4、図7及び図8に示したそれぞれの実施例に適用可能の演算部の実施例構成を示す図である。 実施例4を前提として、更に好ましい演算部の実施例構成を示す図である。 実施例6として、図4、図7、図8に示した実施例に適用可能な演算部170の更なる実施例構成を示す図である。 実施例6において、振幅値ArefとAfbの誤差をスカラー誤差|Aref−Afb|として出力する構成を説明する図である。 実施例7として、同様に図4、図7、図8に示した実施例に適用可能な演算部の更なる実施例を説明する図である。 実施例8として、演算部の更なる実施例であり、図11に示した実施例5の演算部の構成を前提として示す図である。 実施例9として、演算部の更なる実施例であり、図11に示した実施例5の演算部の構成を前提として示す図である。 実施例10として、演算部の更なる実施例であり、図11に示した実施例5の演算部の構成を前提として示す図である。 実施例11として、演算部の更なる実施例であり、図11に示した実施例5の演算部の構成を前提として示す図である。 図5により説明したフィルタ係数設定方法と異なる他の設定方法を説明する処理フローである。 送信信号の周波数帯域が狭い場合に対応するときのる演算部の構成及び動作について説明する図である。
符号の説明
100 歪補償装置
100A 適応型歪補償部
100B 適応型等化器(適応型イコライザ)
110 適応型歪補償アルゴリズム処理部
120 乗算器
130 ディジタルフィルタ
150 フィルタ係数群保持用メモリ
160 フィルタ制御部
170 演算部
200 電力増幅器
330 送信信号
340 RF出力信号
350 フィードバック信号

Claims (10)

  1. 参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さく
    なるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
    前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
    前記適応型等化器は、
    設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
    前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
    前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
    前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
    前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させる
    ことを特徴とする歪補償装置。
  2. 参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さく
    なるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
    前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
    前記適応型等化器は、
    設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
    前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
    前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
    前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
    前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定する
    ことを特徴とする歪補償装置。
  3. 請求項1または2において、
    前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの複素ベクトル差を算出
    することを特徴とする歪補償装置。
  4. 請求項1または2において、
    前記演算部は、前記入力信号で正規化した誤差の平均値を前記制御部に出力することを特徴とする歪補償装置。
  5. 請求項1または2において、
    前記演算部は、前記入力信号で正規化した誤差の中央値を前記制御部に出力することを特徴とする歪補償装置。
  6. 請求項1または2において、
    前記演算部は、前記算出する誤差の平均値を求め、更に前記求められた誤差の平均値を前記入力信号で正規化することを特徴とする歪補償装置。
  7. 請求項1または2において、
    前記演算部は、前記算出する誤差の中央値を求め、更に前記求められた誤差の中央値を前記入力信号で正規化することを特徴とする歪補償装置。
  8. 請求項1または2において、
    前記演算部は、前記入力信号もしくは前記非線形歪回路からのフィードバック信号のいずれかの大きさを調整した上で誤差演算を行うことを特徴とする歪補償装置。
  9. 電力増幅器と、
    参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
    前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
    前記適応型等化器は、
    設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
    前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
    前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
    前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
    前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させる
    ことを特徴とする電力増幅装置。
  10. 電力増幅器と、
    参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
    前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
    前記適応型等化器は、
    設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
    前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
    前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
    前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
    前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定する
    ことを特徴とする電力増幅装置。
JP2008015897A 2008-01-28 2008-01-28 歪補償装置及びこれを備えた電力増幅装置 Expired - Fee Related JP5157479B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008015897A JP5157479B2 (ja) 2008-01-28 2008-01-28 歪補償装置及びこれを備えた電力増幅装置
DE602008002992T DE602008002992D1 (de) 2008-01-28 2008-12-09 Verzerrungskompensationsvorrichtung und Leistungsverstärkervorrichtung
EP08171103A EP2083516B1 (en) 2008-01-28 2008-12-09 Distortion compensating apparatus and power amplifier apparatus
US12/333,576 US7860185B2 (en) 2008-01-28 2008-12-12 Distortion compensating apparatus and power amplifier apparatus
KR1020090000256A KR101085289B1 (ko) 2008-01-28 2009-01-05 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치
CN2009100026585A CN101499781B (zh) 2008-01-28 2009-01-14 失真补偿装置和功率放大器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015897A JP5157479B2 (ja) 2008-01-28 2008-01-28 歪補償装置及びこれを備えた電力増幅装置

Publications (2)

Publication Number Publication Date
JP2009177668A JP2009177668A (ja) 2009-08-06
JP5157479B2 true JP5157479B2 (ja) 2013-03-06

Family

ID=40317059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015897A Expired - Fee Related JP5157479B2 (ja) 2008-01-28 2008-01-28 歪補償装置及びこれを備えた電力増幅装置

Country Status (6)

Country Link
US (1) US7860185B2 (ja)
EP (1) EP2083516B1 (ja)
JP (1) JP5157479B2 (ja)
KR (1) KR101085289B1 (ja)
CN (1) CN101499781B (ja)
DE (1) DE602008002992D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534068A (en) * 2004-04-07 2005-10-16 Macronix Int Co Ltd Close loop control system and method thereof
US8073074B2 (en) * 2007-08-22 2011-12-06 Texas Instruments Incorporated System and method for power control in a wireless transmitter
KR101074454B1 (ko) * 2009-08-18 2011-10-18 연세대학교 산학협력단 적응형 등화 장치 및 등화 방법
US8018278B2 (en) 2009-09-17 2011-09-13 Electronics And Telecommunications Research Institute Pre-distortion apparatus of power amplifier and method thereof
WO2011069275A1 (en) * 2009-12-09 2011-06-16 Telefonaktiebolaget L M Ericsson (Publ) A method and device for compensating frequency response of a filter unit in remote radio unit in real time
JP5672728B2 (ja) 2010-03-12 2015-02-18 富士通株式会社 無線装置、歪補償装置及び歪補償方法
DE112010003170B4 (de) 2010-03-24 2014-12-18 Hewlett-Packard Development Company, L.P. Leistungsbegrenzungsrückkopplungsnormierung
US8831081B2 (en) * 2010-09-01 2014-09-09 Nec Corporation Digital filter device, digital filtering method and control program for the digital filter device
US8615054B2 (en) 2010-09-24 2013-12-24 Intel Corporation Close-loop power amplifier pre-distortion correction
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
CN102257857B (zh) * 2011-06-09 2013-09-11 华为技术有限公司 功率频率补偿方法及设备
US8995936B2 (en) * 2011-11-14 2015-03-31 Ethertronics, Inc. Communication system with band, mode, impedance and linearization self-adjustment
US9819318B2 (en) * 2011-12-21 2017-11-14 Telefonaktiebolaget L M Ericsson (Publ) Architecture of a low bandwidth predistortion system for non-linear RF components
TWI489770B (zh) 2012-06-18 2015-06-21 Via Tech Inc 去除差分信號雜訊的電路和方法以及接收差分信號的晶片
CN102868385B (zh) * 2012-09-25 2015-07-08 北京东方联星科技有限公司 一种可配置系数的数字滤波器和实现方法
CN104104633B (zh) 2013-04-15 2017-08-04 富士通株式会社 非线性补偿装置及其方法、发射机和通信***
JP6123497B2 (ja) * 2013-06-03 2017-05-10 住友電気工業株式会社 歪補償装置および無線通信装置
KR102372526B1 (ko) * 2017-12-22 2022-03-10 삼성전자주식회사 무선 신호를 송수신하기 위한 전자 장치 및 그 전자 장치를 제어하는 방법
JP2019201347A (ja) 2018-05-17 2019-11-21 富士通株式会社 歪み補償装置及び歪み補償方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299652A (ja) 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 送信装置
US20030058959A1 (en) 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
DE10155179B4 (de) 2001-11-12 2006-11-23 Andrew Wireless Systems Gmbh Digitaler Repeater mit Bandpassfilterung, adaptiver Vorentzerrung und Unterdrückung der Eigenschwingung
JP3707549B2 (ja) 2002-03-22 2005-10-19 日本電気株式会社 送信装置
JP4015455B2 (ja) * 2002-03-29 2007-11-28 富士通株式会社 歪補償装置
JP4071526B2 (ja) * 2002-04-10 2008-04-02 松下電器産業株式会社 非線形歪補償装置および送信装置
JP3502087B2 (ja) * 2002-05-14 2004-03-02 松下電器産業株式会社 ハイブリッド歪補償方法およびハイブリッド歪補償装置
JP4048534B2 (ja) 2002-10-02 2008-02-20 富士通株式会社 多面イコライザフィルタ付き歪補償装置
US6765440B2 (en) 2002-12-18 2004-07-20 Andrew Corporation Model-based feed-forward linearization of amplifiers
US7035601B2 (en) * 2003-02-27 2006-04-25 Nokia Corporation Data transmission method, base station and transmitter for compensating for non-linearities in a transmission chain
JP4374963B2 (ja) * 2003-09-26 2009-12-02 三菱電機株式会社 適応型プリディストータ
KR100518456B1 (ko) * 2003-10-10 2005-09-30 학교법인 포항공과대학교 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법
JP2005175894A (ja) * 2003-12-11 2005-06-30 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP4492246B2 (ja) * 2004-08-02 2010-06-30 富士通株式会社 歪み補償装置
JP4284630B2 (ja) * 2004-09-21 2009-06-24 株式会社日立国際電気 歪補償増幅装置
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP2006261952A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 歪補償装置および歪補償係数更新方法
JP4755518B2 (ja) * 2006-03-30 2011-08-24 日本無線株式会社 増幅器のデジタル前置歪補償回路
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法
JP5002204B2 (ja) 2006-07-07 2012-08-15 ミサワホーム株式会社 住宅揺れ仮想表示装置

Also Published As

Publication number Publication date
CN101499781A (zh) 2009-08-05
US7860185B2 (en) 2010-12-28
US20090190647A1 (en) 2009-07-30
EP2083516A1 (en) 2009-07-29
JP2009177668A (ja) 2009-08-06
DE602008002992D1 (de) 2010-11-25
EP2083516B1 (en) 2010-10-13
KR101085289B1 (ko) 2011-11-22
KR20090082854A (ko) 2009-07-31
CN101499781B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5157479B2 (ja) 歪補償装置及びこれを備えた電力増幅装置
EP1560329B1 (en) Digital predistorter using power series model
JP4308163B2 (ja) 歪補償装置
US20130009701A1 (en) Power Amplifier Pre-Distortion
JP2009273110A (ja) ポーラ変調送信装置及びポーラ変調送信方法
US20160028421A1 (en) Wireless communication system, distortion compensation device, and distortion compensation method
US10476536B1 (en) Distortion compensation device and distortion compensation method
JP2015026968A (ja) 歪補償装置および歪補償方法
US9444412B2 (en) Distortion compensation apparatus and method therefor
JP4230272B2 (ja) 歪補償装置
JP5146404B2 (ja) 歪補償装置
JP5126364B2 (ja) 送信装置および調整値測定方法
US10033415B2 (en) Transmitter and distortion correction method
JP5338378B2 (ja) 歪補償装置及び方法
JP5299958B2 (ja) プリディストータ
JP2004128833A (ja) 多面イコライザフィルタ付き歪補償装置
JP5105309B2 (ja) 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP4436448B2 (ja) 歪補償増幅装置
JP2018142798A (ja) 増幅装置及び通信機
JP4170883B2 (ja) 非線形歪補償方法および装置
US20070159245A1 (en) Apparatus for calibrating non-linearity of radio frequency power amplifier
JP5238461B2 (ja) プリディストータ
JP2010258578A (ja) 歪み補償装置
JP2005341117A (ja) 非線形歪補償装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees