JP5157479B2 - 歪補償装置及びこれを備えた電力増幅装置 - Google Patents
歪補償装置及びこれを備えた電力増幅装置 Download PDFInfo
- Publication number
- JP5157479B2 JP5157479B2 JP2008015897A JP2008015897A JP5157479B2 JP 5157479 B2 JP5157479 B2 JP 5157479B2 JP 2008015897 A JP2008015897 A JP 2008015897A JP 2008015897 A JP2008015897 A JP 2008015897A JP 5157479 B2 JP5157479 B2 JP 5157479B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- error
- input signal
- nonlinear distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/165—A filter circuit coupled to the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
図3は、かかる特許文献1に示された歪補償装置100の基本構成を示すブロック図である。
図4に第1の実施例構成のブロック図を示す。図4において、歪補償装置100は、適応型歪補償部100Aと、適応型等化器(イコライザ)100Bを有する構成であり、かかる点においては、先に説明した特許文献1に記載の歪補償装置100の構成と同様である。
図7は、第2の実施例構成のブロック図を示す。
図8は、第3の実施例構成を示すブロック図である。
図10は、実施例4として、図4、図7及び図8に示したそれぞれの実施例に適用可能の演算部170の実施例構成を示す図である。
図11は、上記実施例4を前提として、更に好ましい演算部170の実施例構成を示す図である。
同様に、フィードバック信号350を第2の電力変換部172で電力変換する。すなわち、フィードバック信号350も複素信号であるので、フィードバック信号350の電力変換値Pfbは次式で表される。
ついで送信信号330の電力変換値Prefとフィードバック信号350の電力変換値Pfbの絶対値誤差|Pref−Pfb|を誤差演算部173で求める。誤差演算部173で求められた絶対値誤差|Pref−Pfb|は、正規化回路176で送信信号330で正規化され、次式のように正規化した誤差信号(正規化後誤差信号)を生成する。
正規化後誤差信号は、フィルタ制御部160に送られ、先に説明したように、フィルタ制御部160で、フィルタ係数の設定に用いられる。
図12は、実施例6として、図4、図7、図8に示した実施例に適用可能な演算部170の更なる実施例構成を示す図である。
図14は、実施例7として、同様に図4、図7、図8に示した実施例に適用可能な演算部170の更なる実施例を説明する図である。
このベクトル誤差に基づいて、フィルタ制御部160は、メモリ150からフィルタ係数を読み出し、ディジタルフィルタ130に設定する。
図15は、実施例8として、演算部170の更なる実施例であり、図11に示した実施例5の演算部170の構成を前提としている。
図16は、実施例9として、演算部170の更なる実施例であり、図11に示した実施例5の演算部170の構成を前提としている。さらに、図15の実施例8との比較において、図15の実施例8における累積平均化機能部177に代えて、一定分サンプルした誤差の中央値を求める機能部178を設けている。
図17は、実施例10として、演算部170の更なる実施例であり、図15に示した実施例5の演算部170の構成を前提としている。
図18は、実施例11として、演算部170の更なる実施例であり、図16に示した実施例5の演算部170の構成を前提としている。
図19は、先に図5により説明したフィルタ係数設定方法と異なる他の設定方法を説明する処理フローである。
ついで、基準となる係数sをフィルタ制御部160によりディジタルフィルタ130にセットし、演算部170で、この係数設定の時の誤差E0を算出する(ステップS11)。
参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号とに基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を、
有することを特徴とする歪補償装置。
付記1において、
さらに、前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を算出する演算部を有し、
前記制御部は、前記演算部で算出される前記入力信号と前記非線形歪回路からのフィードバック信号との誤差に応じて前記メモリから読み出し、前記ディジタルフィルタに設定するフィルタ係数群を制御する制御部を、
有することを特徴とする歪補償装置。
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの電力差を算出することを特徴とする歪補償装置。
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの振幅差を算出することを特徴とする歪補償装置。
付記2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの複素ベクトル差を算出することを特徴とする歪補償装置。
付記2において、
前記演算部は、前記算出する誤差を前記入力信号で正規化することを特徴とする歪補償装置。
付記2において、
前記演算部は、前記入力信号もしくは前記非線形歪回路からのフィードバック信号のいずれかの大きさを調整した上で誤差演算を行うことを特徴とする歪補償装置。
付記2において、
前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定することを特徴とする歪補償装置。
付記8において、
前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させることを特徴とする歪補償装置。
付記6において、
前記演算部は、前記入力信号で正規化した誤差の平均値を前記制御部に出力することを特徴とする歪補償装置。
付記6において、
前記演算部は、前記入力信号で正規化した誤差の中央値を前記制御部に出力することを特徴とする歪補償装置。
付記6において、
前記演算部は、前記算出する誤差の平均値を求め、更に前記求められた誤差の平均値を前記入力信号で正規化することを特徴とする歪補償装置。
付記6において、
前記演算部は、前記算出する誤差の中央値を求め、更に前記求められた誤差の中央値を前記入力信号で正規化することを特徴とする歪補償装置。
電力増幅器と、
前記電力増幅器の入力側に接続された歪補償装置を有する電力増幅装置であって、
前記歪補償装置は、
送信信号と前記電力増幅器からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記電力増幅器の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記電力増幅器からのフィードバック信号とに基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を、
有することを特徴とする電力増幅装置。
付記14において、
さらに、前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を算出する演算部を有し、
前記制御部は、前記演算部で算出される前記入力信号と前記非線形歪回路からのフィードバック信号との誤差に応じて前記メモリから読み出し、前記ディジタルフィルタに設定するフィルタ係数群を制御する制御部を、
有することを特徴とする歪補償装置。
100A 適応型歪補償部
100B 適応型等化器(適応型イコライザ)
110 適応型歪補償アルゴリズム処理部
120 乗算器
130 ディジタルフィルタ
150 フィルタ係数群保持用メモリ
160 フィルタ制御部
170 演算部
200 電力増幅器
330 送信信号
340 RF出力信号
350 フィードバック信号
Claims (10)
- 参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さく
なるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させる
ことを特徴とする歪補償装置。 - 参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さく
なるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定する
ことを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差として、前記入力信号と前記非線形歪回路からのフィードバック信号のそれぞれの複素ベクトル差を算出
することを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記入力信号で正規化した誤差の平均値を前記制御部に出力することを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記入力信号で正規化した誤差の中央値を前記制御部に出力することを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記算出する誤差の平均値を求め、更に前記求められた誤差の平均値を前記入力信号で正規化することを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記算出する誤差の中央値を求め、更に前記求められた誤差の中央値を前記入力信号で正規化することを特徴とする歪補償装置。 - 請求項1または2において、
前記演算部は、前記入力信号もしくは前記非線形歪回路からのフィードバック信号のいずれかの大きさを調整した上で誤差演算を行うことを特徴とする歪補償装置。 - 電力増幅器と、
参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
前記制御部は、複数のフィルタ係数の設定における比較を複数回行い、前記比較において基準となるフィルタ係数と所定係数値分離れた係数を設定し、比較回数に応じて前記離れた所定係数値分を変化させる
ことを特徴とする電力増幅装置。 - 電力増幅器と、
参照信号と非線形歪を有する非線形歪回路からのフィードバック信号との誤差が小さくなるように適応アルゴリズムで前記非線形歪回路の入力信号を制御して前記非線形歪を補償する適応型歪補償部と、
前記適応型歪補償部と前記非線形歪回路との間、又は前記適応型歪補償部の前段に接続された適応型等化器とを有し、
前記適応型等化器は、
設定されるフィルタ係数群により、前記入力信号の振幅特性及び位相特性を形成するディジタルフィルタと、
前記ディジタルフィルタに設定するフィルタ係数群を予め保持するメモリと、
前記入力信号と前記非線形歪回路からのフィードバック信号との誤差を前記入力信号で正規化した信号を算出する演算部と、
前記正規化した信号に基づき、前記ディジタルフィルタに設定するフィルタ係数群の前記メモリからの読出しを制御する制御部を有し、
前記制御部は、複数のフィルタ係数を設定し、前記設定される複数のフィルタ係数のそれぞれについて、前記入力信号と前記非線形歪回路からのフィードバック信号の誤差を比較し、前記誤差が最小となるフィルタ係数を求め、前記求められたフィルタ係数を決定されたフィルタ係数として前記ディジタルフィルタに設定する
ことを特徴とする電力増幅装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015897A JP5157479B2 (ja) | 2008-01-28 | 2008-01-28 | 歪補償装置及びこれを備えた電力増幅装置 |
DE602008002992T DE602008002992D1 (de) | 2008-01-28 | 2008-12-09 | Verzerrungskompensationsvorrichtung und Leistungsverstärkervorrichtung |
EP08171103A EP2083516B1 (en) | 2008-01-28 | 2008-12-09 | Distortion compensating apparatus and power amplifier apparatus |
US12/333,576 US7860185B2 (en) | 2008-01-28 | 2008-12-12 | Distortion compensating apparatus and power amplifier apparatus |
KR1020090000256A KR101085289B1 (ko) | 2008-01-28 | 2009-01-05 | 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치 |
CN2009100026585A CN101499781B (zh) | 2008-01-28 | 2009-01-14 | 失真补偿装置和功率放大器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015897A JP5157479B2 (ja) | 2008-01-28 | 2008-01-28 | 歪補償装置及びこれを備えた電力増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177668A JP2009177668A (ja) | 2009-08-06 |
JP5157479B2 true JP5157479B2 (ja) | 2013-03-06 |
Family
ID=40317059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008015897A Expired - Fee Related JP5157479B2 (ja) | 2008-01-28 | 2008-01-28 | 歪補償装置及びこれを備えた電力増幅装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7860185B2 (ja) |
EP (1) | EP2083516B1 (ja) |
JP (1) | JP5157479B2 (ja) |
KR (1) | KR101085289B1 (ja) |
CN (1) | CN101499781B (ja) |
DE (1) | DE602008002992D1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200534068A (en) * | 2004-04-07 | 2005-10-16 | Macronix Int Co Ltd | Close loop control system and method thereof |
US8073074B2 (en) * | 2007-08-22 | 2011-12-06 | Texas Instruments Incorporated | System and method for power control in a wireless transmitter |
KR101074454B1 (ko) * | 2009-08-18 | 2011-10-18 | 연세대학교 산학협력단 | 적응형 등화 장치 및 등화 방법 |
US8018278B2 (en) | 2009-09-17 | 2011-09-13 | Electronics And Telecommunications Research Institute | Pre-distortion apparatus of power amplifier and method thereof |
WO2011069275A1 (en) * | 2009-12-09 | 2011-06-16 | Telefonaktiebolaget L M Ericsson (Publ) | A method and device for compensating frequency response of a filter unit in remote radio unit in real time |
JP5672728B2 (ja) | 2010-03-12 | 2015-02-18 | 富士通株式会社 | 無線装置、歪補償装置及び歪補償方法 |
DE112010003170B4 (de) | 2010-03-24 | 2014-12-18 | Hewlett-Packard Development Company, L.P. | Leistungsbegrenzungsrückkopplungsnormierung |
US8831081B2 (en) * | 2010-09-01 | 2014-09-09 | Nec Corporation | Digital filter device, digital filtering method and control program for the digital filter device |
US8615054B2 (en) | 2010-09-24 | 2013-12-24 | Intel Corporation | Close-loop power amplifier pre-distortion correction |
CN102480450B (zh) * | 2010-11-30 | 2014-12-10 | 富士通株式会社 | 预失真器控制装置和方法、功率控制状态检测方法 |
CN102257857B (zh) * | 2011-06-09 | 2013-09-11 | 华为技术有限公司 | 功率频率补偿方法及设备 |
US8995936B2 (en) * | 2011-11-14 | 2015-03-31 | Ethertronics, Inc. | Communication system with band, mode, impedance and linearization self-adjustment |
US9819318B2 (en) * | 2011-12-21 | 2017-11-14 | Telefonaktiebolaget L M Ericsson (Publ) | Architecture of a low bandwidth predistortion system for non-linear RF components |
TWI489770B (zh) | 2012-06-18 | 2015-06-21 | Via Tech Inc | 去除差分信號雜訊的電路和方法以及接收差分信號的晶片 |
CN102868385B (zh) * | 2012-09-25 | 2015-07-08 | 北京东方联星科技有限公司 | 一种可配置系数的数字滤波器和实现方法 |
CN104104633B (zh) | 2013-04-15 | 2017-08-04 | 富士通株式会社 | 非线性补偿装置及其方法、发射机和通信*** |
JP6123497B2 (ja) * | 2013-06-03 | 2017-05-10 | 住友電気工業株式会社 | 歪補償装置および無線通信装置 |
KR102372526B1 (ko) * | 2017-12-22 | 2022-03-10 | 삼성전자주식회사 | 무선 신호를 송수신하기 위한 전자 장치 및 그 전자 장치를 제어하는 방법 |
JP2019201347A (ja) | 2018-05-17 | 2019-11-21 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299652A (ja) | 1999-04-15 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 送信装置 |
US20030058959A1 (en) | 2001-09-25 | 2003-03-27 | Caly Networks. | Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks |
DE10155179B4 (de) | 2001-11-12 | 2006-11-23 | Andrew Wireless Systems Gmbh | Digitaler Repeater mit Bandpassfilterung, adaptiver Vorentzerrung und Unterdrückung der Eigenschwingung |
JP3707549B2 (ja) | 2002-03-22 | 2005-10-19 | 日本電気株式会社 | 送信装置 |
JP4015455B2 (ja) * | 2002-03-29 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
JP4071526B2 (ja) * | 2002-04-10 | 2008-04-02 | 松下電器産業株式会社 | 非線形歪補償装置および送信装置 |
JP3502087B2 (ja) * | 2002-05-14 | 2004-03-02 | 松下電器産業株式会社 | ハイブリッド歪補償方法およびハイブリッド歪補償装置 |
JP4048534B2 (ja) | 2002-10-02 | 2008-02-20 | 富士通株式会社 | 多面イコライザフィルタ付き歪補償装置 |
US6765440B2 (en) | 2002-12-18 | 2004-07-20 | Andrew Corporation | Model-based feed-forward linearization of amplifiers |
US7035601B2 (en) * | 2003-02-27 | 2006-04-25 | Nokia Corporation | Data transmission method, base station and transmitter for compensating for non-linearities in a transmission chain |
JP4374963B2 (ja) * | 2003-09-26 | 2009-12-02 | 三菱電機株式会社 | 適応型プリディストータ |
KR100518456B1 (ko) * | 2003-10-10 | 2005-09-30 | 학교법인 포항공과대학교 | 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 |
JP2005175894A (ja) * | 2003-12-11 | 2005-06-30 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP4492246B2 (ja) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
JP4284630B2 (ja) * | 2004-09-21 | 2009-06-24 | 株式会社日立国際電気 | 歪補償増幅装置 |
JP4555702B2 (ja) * | 2005-02-21 | 2010-10-06 | 富士通株式会社 | 歪補償装置 |
JP2006261952A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 歪補償装置および歪補償係数更新方法 |
JP4755518B2 (ja) * | 2006-03-30 | 2011-08-24 | 日本無線株式会社 | 増幅器のデジタル前置歪補償回路 |
JP5034319B2 (ja) * | 2006-05-26 | 2012-09-26 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP5002204B2 (ja) | 2006-07-07 | 2012-08-15 | ミサワホーム株式会社 | 住宅揺れ仮想表示装置 |
-
2008
- 2008-01-28 JP JP2008015897A patent/JP5157479B2/ja not_active Expired - Fee Related
- 2008-12-09 DE DE602008002992T patent/DE602008002992D1/de active Active
- 2008-12-09 EP EP08171103A patent/EP2083516B1/en not_active Expired - Fee Related
- 2008-12-12 US US12/333,576 patent/US7860185B2/en not_active Expired - Fee Related
-
2009
- 2009-01-05 KR KR1020090000256A patent/KR101085289B1/ko not_active IP Right Cessation
- 2009-01-14 CN CN2009100026585A patent/CN101499781B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101499781A (zh) | 2009-08-05 |
US7860185B2 (en) | 2010-12-28 |
US20090190647A1 (en) | 2009-07-30 |
EP2083516A1 (en) | 2009-07-29 |
JP2009177668A (ja) | 2009-08-06 |
DE602008002992D1 (de) | 2010-11-25 |
EP2083516B1 (en) | 2010-10-13 |
KR101085289B1 (ko) | 2011-11-22 |
KR20090082854A (ko) | 2009-07-31 |
CN101499781B (zh) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157479B2 (ja) | 歪補償装置及びこれを備えた電力増幅装置 | |
EP1560329B1 (en) | Digital predistorter using power series model | |
JP4308163B2 (ja) | 歪補償装置 | |
US20130009701A1 (en) | Power Amplifier Pre-Distortion | |
JP2009273110A (ja) | ポーラ変調送信装置及びポーラ変調送信方法 | |
US20160028421A1 (en) | Wireless communication system, distortion compensation device, and distortion compensation method | |
US10476536B1 (en) | Distortion compensation device and distortion compensation method | |
JP2015026968A (ja) | 歪補償装置および歪補償方法 | |
US9444412B2 (en) | Distortion compensation apparatus and method therefor | |
JP4230272B2 (ja) | 歪補償装置 | |
JP5146404B2 (ja) | 歪補償装置 | |
JP5126364B2 (ja) | 送信装置および調整値測定方法 | |
US10033415B2 (en) | Transmitter and distortion correction method | |
JP5338378B2 (ja) | 歪補償装置及び方法 | |
JP5299958B2 (ja) | プリディストータ | |
JP2004128833A (ja) | 多面イコライザフィルタ付き歪補償装置 | |
JP5105309B2 (ja) | 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置 | |
JP5316325B2 (ja) | 歪補償回路、及びこれを用いた無線送信装置、歪補償方法 | |
JP4436448B2 (ja) | 歪補償増幅装置 | |
JP2018142798A (ja) | 増幅装置及び通信機 | |
JP4170883B2 (ja) | 非線形歪補償方法および装置 | |
US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
JP5238461B2 (ja) | プリディストータ | |
JP2010258578A (ja) | 歪み補償装置 | |
JP2005341117A (ja) | 非線形歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |