KR100502461B1 - 위상동기루프회로및이것이내장된재생장치 - Google Patents

위상동기루프회로및이것이내장된재생장치 Download PDF

Info

Publication number
KR100502461B1
KR100502461B1 KR1019970062143A KR19970062143A KR100502461B1 KR 100502461 B1 KR100502461 B1 KR 100502461B1 KR 1019970062143 A KR1019970062143 A KR 1019970062143A KR 19970062143 A KR19970062143 A KR 19970062143A KR 100502461 B1 KR100502461 B1 KR 100502461B1
Authority
KR
South Korea
Prior art keywords
signal
input
clock
low pass
phase
Prior art date
Application number
KR1019970062143A
Other languages
English (en)
Other versions
KR19980042676A (ko
Inventor
료 안도
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980042676A publication Critical patent/KR19980042676A/ko
Application granted granted Critical
Publication of KR100502461B1 publication Critical patent/KR100502461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명에 의한 위상 동기 루프 회로는 입력신호로부터 클럭 성분을 추출하고 위상 동기 클럭신호를 발생시키기 위해 제공된다. 이 위상 동기 루프 회로는 입력신호의 부분 손상을 검출하고 회로의 한 구성요소인 저역 통과 필터의 입력신호를 0으로 유지하는 작동을 한다. 이 클럭신호는 입력신호의 부분 손상이 검출되는 동안 원래 가정된 신호와는 매우 다르도록 제어된다. 따라서 PLL의 풀인(Pull-in)작동이 정상클럭신호가 추출된 후에 촉진된다.

Description

위상 동기 루프 회로 및 이것이 내장된 재생장치
본 발명은 위상 동기 루프(PLL ; Phase Locked Loop) 회로 및 PLL회로에 의해 공급된 클럭신호로 데이터를 재생하기 위한 신호 재생장치에 관한 것이다.
광디스크나 자기 디스크 또는 자기 테이프와 같은 기록매체에 기록된 디지털 데이터를 재생할 때, 재생클럭, 즉 기록매체에서 독출된 신호로부터 채널비트를 꺼내기 위한 이른바 채널 클럭을 발생시키는 것이 필요하다. 일반적으로 클럭을 발생시키기 위해서 PLL회로가 사용된다. 이 PLL회로는 아날로그형 또는 디지털형을 취할 수 있다. 디지털 PLL회로는 기본적으로 도 1에 도시된 바와같은 구성을 갖는다.
도 1에서, 입력단자(101)에는 이른바 EFM(Eight-Fourteen Modulation ; 8-14변조) 신호와 같은 기록 매체로부터 독출된 신호가 입력된다. 이 EFM은 이른바 CD(Compact-Disk ; 컴팩트 디스크)에 의해 채택된 변조 시스템이고, 소정의 변조 규칙에 따라 8비트 데이터를 14채널 비트로 변조하는 작동을 한다. 변조된 EFM 신호는 채널 클럭 성분을 포함하고 채널 비트 주기인 T에 대해, 3T 내지 11T의 범위에서 반전 간격(가장자리간 간격)을 포함한다.
디지털 PLL회로는 입력단자(101)로부터의 신호가 입력되는 위상 비교기(102)와, 저역 통과 필터(LPF)(103)와, 가변 주파수 발진기(VFO)(104)를 갖도록 구성된다. VFO(104)로부터의 출력은 위상 비교기(102)로 되보내질 뿐만아니라 단자(105)에 PLL출력 클럭(PLCK)로서 받아들여 진다. VFO는 보통 아날로그 PLL용으로 전압 제어 발진기(VCO)를 사용하는 반면, 디지털 PLL용으로, VFO는 수자 제어 발진기(NCO)와 같은 입력 위상 오차 정보에 따라 주파수 분할비를 변화하도록 구성된 발진기를 사용한다.
상기 구성에서, 위상 비교기(102)는 PLL 출력 클럭(PLCK)을 입력 신호와 비교하는 작동을 한다. 그 다음으로 이 비교된 결과는 디지털 LPF(103)로 보내져서 이를 통해 위상차에 해당하는 직류신호가 출력된다. 이 위상차 신호에 따라, VFO(104)의 발진 주파수가 제어되어서 이 결과의 PLL 출력 클럭(PLCK)이 입력신호의 채널 클럭(예를들어, EFM 신호)과 동기한다.
위상 비교기(102)는 예를들어 도 2에 도시된 바와같이 구성된다. 입력 단자(101)의 입력신호(예를들어 EFM신호)는 제 2단 레지스터(122)와 배타적 OR 게이트(123)와 직렬로 접속된 제 1단 레지스터(121)로 보내진다. 레지스터(121)로부터의 출력은 레지스터(122)와 배타적 OR 게이트(123 및 124)로 보내진다. 배타적 OR 게이트(124)에는 레지스터(122)로부터의 출력이 입력된다. 레지스터(121 및 122)는 단자(105)로부터의 PLL 출력 클럭에 의해 구동된다. 레지스터(122)에는 인버터(125)에 의해 주어진 반전된 클럭(PLCK)이 입력된다 배타적 OR 게이트(123)로부터의 출력은 위상차 카운터(126)의 인에이블(Enable)단자(EN)로 보내진다. 동시에, 게이트(123)로부터의 출력이 인버터(128)에 의해 반전되고 그 다음으로 부하 제어 단자(LD)로 보내진다. 위상차 카운터(126)로부터의 출력은 위상 레지스터(127)로 보내진다. 위상차 카운터(126)와 위상 레지스터(127)는 단자(106)로부터 보내진 마스터 클럭(MCL ; Master Clock)에 의해 구동된다. 배타적 OR 게이트(124)로부터의 출력은 위상 레지스터 클럭으로서 위상 레지스터(127)의 클럭 단자로 보내진다. 위상차 데이터는 위상차 레지스터(127)로부터 단자(107)를 통해 출력되고 그 다음으로 LPF(103)로 보내진다.
다음으로 도 2에 도시된 위상 비교기의 작동이 도 3a 내지 3f에 도시된 구성성분의 신호 파형을 참고로 설명될 것이다.
단자(101)에 도 3a에 도시된 입력 신호로서의 EFM신호가 입력되고 단자(105)에는 도 3b에 도시된 PLL 출력 클럭(PLCK)이 입력되는 경우에, 배타적 OR 게이트(123)는 EFM 신호의 상승시각(t1)과 PLL 출력 클럭(PLCK)의 상승시각(t2) 사이의 "H"(하이-레벨 "1") 신호를 출력하는 작동을 하고, 이 동안 위상차 카운터(126)는 계속해서 카운트 작동을 하고 그리고나서 도 3d에 도시된 바와같은 카운트 신호를 출력한다.
배타적 OR 게이트(124)는 도 3e에 도시된 바와같은 PLL 출력 클럭(PLCK)의 상승시각(t2)과 하강시각(t3) 사이에서 하이레벨로 유지되는 신호를 출력하는 작동을 한다.
위상 레지스터(127)에는 도 3e에 도시된 바와같은 상승시각(t2)에서의 위상차 카운터(126)으로부터의 출력이 입력되어서, 위상 레지스터(127)로부터의 출력은 시각(t2)에 도 3f에 도시된 바와같이 전환된다.
단자(108)로부터 위상차 카운터(126)로 초기 데이터로서 부하될 값은 위상오차가 0일 때 카운터 출력값을 0으로 하는 값으로 초기화된다. 구체적으로 말하면, 이 값은 PLL 출력 클럭(PLCK)의 주기의 반에 해당하는 카운트 값만큼 (-)측으로 이동된다. 단자(106)로 공급된 마스터 클럭(MCK)은 보통 PLL출력 클럭 주파수 정도의 또는 이것의 몇 배의 주파수로 설정된다.
도 2에 도시된 바와같은 위상 비교기의 단자(107)로부터의 위상차 데이터는 도 4에 도시된 바와같이 디지털 LPF로 보내진다.
도 4에 도시된 디지털 LPF는 입력측의 레지스터(131) 및 레지스터(132 및 133)를 갖도록 구성된다. 즉, 단자(107)를 통해 공급된 위상차 데이터는 레지스터(131)를 통해 레지스터(132)와 가산기(136)로 보내진다. 그리고나서, 레지스터(132)로부터의 출력은 단자(135)로부터의 계수에 의해 곱해지고 그 다음으로 가산기(136)로 보내진다. 가산기(136)로부터의 출력은 가산기(137)로 보내지고, 이 출력은 레지스터(133)를 통과하고 그리고나서 곱셈기(138)의 효과를 통해 단자(139)로부터의 계수에 의해 곱해진다. 그 다음으로, 이 곱해진 결과는 가산기(137)로 귀환되고, 레지스터(133)의 출력은 LPF출력으로서 단자(140)를 통해 받아들여진다. 이 레지스터(131, 132, 133)는 단자(110)로부터 보내진 필터클럭에 의해 구동된다. 이 클럭은 예를들어 PLL출력클럭(PLCK)의 양 가장자리에 대응한다.
디지털 LPF는 위상차 데이터의 저역 통과 성분 즉 이른바 직류 성분을 취하고 그리고나서 이것을 제어전압으로서 도 1에 도시된 VFO(104)에 인가하는 작동을 한다.
손상 또는 지문에 의해 디스크와 같은 기록매체에 어떤 결함이 발생한 경우에, 이 매체로부터 읽어진 EFM신호의 가장자리는 몇백 마이크로초와 같은 아주 긴 시간에 걸쳐 떨어질 수가 있다.
도 2에 도시된 위상 비교기의 위상 레지스터(127)는 레지스터(121 및 122)에 의해 입력된 EFM신호의 가장자리를 검출하고 이 위상 데이터를 클럭신호로서 갱신하도록 작동한다. 따라서, 입력신호의 가장자리의 떨어짐이 위상 레지스터(127)의 위상차 데이터를 갱신하는 것을 방지한다. 결과적으로, 입력신호의 가장자리가 떨어지기 직전의 위상차 데이터는 그대로 유지된다. 결함 근처에서 낮아진 신호 레벨은 가장자리가 정상적으로 검출되지 못하도록 한다. 따라서 위상차 카운터(126)로부터의 출력과 위상 레지스터로부터의 위상차 데이터가 크게 흐트러질 가능성이 높다.
따라서, 도 1에 도시된 LPF에는 오랫동안 중심값으로부터 많이 이동된 값이 입력되어서, LPF는 큰 직류값을 그대로 유지하여 직류값을 공급한다. 결과적으로, 도 1에 도시된 VFO(104)의 발진 주파수는 중심값으로부터 많이 이동된다.
이후에, 광픽업은 매체의 결함이 없어져서 EFM신호의 가장자리는 적절하게 얻어질 수 있다. 그 다음으로 PLL회로는 꺼내는 동작을 행한다. LPF는 큰 시간상수를 가지므로, 만약 직류값이 필터에 저장되면 PLL회로는 신호의 위상을 끌어오기 위한 긴시간이 필요하여 불편하다.
본 발명은 상기 불편한점을 극복하도록 만들어진 것이다. 본 발명의 목적은 입력신호의 가장자리가 긴 시간동안 검출될 수 없을 때 큰 직류값이 필터에 저장되는 것을 방지하고 입력신호의 가장자리가 그 후에 검출될 수 있을 때 PLL이 신속하게 풀인(Pull-in)을 하도록 구성되는 PLL회로 및 신호 재생장치를 제공하는 것이다.
본 발명의 한 관점에 의하면, 위상 동기 루프 회로는 입력신호를 발생 클럭신호와 위상에서 비교하기 위한 위상 비교기와, 위상차 신호의 저역통과신호를 위상 비교기로부터 추출하기 위한 저역통과필터와, 저역통과필터로부터 추출된 저역통과신호에 따라 발진주파수를 가변 조정하기 위한 가변 제어 발진기와, 가변 제어 발진기로부터의 출력을 발생 클럭신호로서 공급하기 위한 출력수단을 포함하고, 입력신호의 부분 손상을 검출하기 위한 결함 검출기와, 결함 검출기에 의해 주어진 입력신호의 부분 손상의 검출 간격동안 저역통과필터에 입력된 위상차신호를 0으로 제어하기 위한 제어기를 더 포함하여 구성된다.
이하에, 첨부 도면을 참고로 본 발명의 바람직한 실시예에 따른 PLL회로가 설명될 것이다.
도 5는 본 발명의 바람직한 실시예에 따른 PLL회로를 나타낸다.
도 5에서, 부호 (101)은 기록매체로부터 읽어진 EFM신호가 입력되는 입력단자를 나타낸다.
PLL회로는 입력단자로부터의 EFM신호가 입력되는 위상비교기(102)와, LPF(Low-pass filter ; 저역통과필터)(103), VFO(Variable Frequency Oscillator ; 가변 주파수 발진기)(104)를 갖도록 구성된다. VFO(104)로부터의 출력은 단자(105)를 통해 PLL출력클럭(PLCK)으로서 받아들여지고 피드백 루프를 통해 위상 비교기(102)로 보내진다. 도 1과 도 5를 비교해보면 알수 있듯이, 본 발명의 특징은 교대로 짧고 긴 점선으로 폐쇄된 결함검출회로를 제공하는 것이다. 결함 검출회로(20)는 입력신호의 결함을 검출하고 LPF(103)를 제어하여 일정하게 유지하는 작동을 한다.
본 발명에 의한 PLL회로가 LPF(103)를 통해 위상 비교기(102)로부터 VFO(104)로 보내진 위상차데이터가 0일 때 VFO(104)로부터의 발진 주파수가 기준주파수라고 가정하는 경우에, 결함검출회로(20)는 LPF(103)의 내부상태를 제어하여 결함을 검출할 때 LPF(103)으로부터의 출력이 0이 되도록한다. 기준주파수는 이른바 프리런(Free-run) 주파수 즉 아날로그 PLL의 VCO의 중심 주파수에 해당한다. 기준 주파수는 보통 입력신호의 클럭성분의 주파수, 즉 입력 EFM신호의 채널 클럭 주파수로 설정된다.
위상 비교기(102)는 PLL출력클럭(PLCK)을 입력신호와 위상에서 비교하고 그리고나서 이 비교된 결과를 디지털 LPF(103)로 보내고 이를 통해 위상차에 해당하는 직류 신호를 출력한다. 위상차 신호에 따라, VFO(104)의 발진 주파수는 제어되어 PLL출력클럭(PLCK)이 PLL회로에 입력된 EFM신호의 채널클럭과 동기한다. 결함검출회로(20)는 입력신호의 가장자리가 소정의 시간동안 검출될 수 없을 때의 검출신호와 후술될 레지스터 클리어 신호와 같은 제어신호를 출력하는 작동을 한다.
위상비교기(102)는 도 2에 도시된 바와같이 구성된다. 도 2에 도시된 위상차 카운터(126)는 EFM신호의 가장자리와 PLL출력클럭(PLCK) 사이의 위상차에 해당하는 주기동안만 마스터 클럭(MCK)을 카운트하는 작동을 한다. 그리고나서, 위상 레지스터(127)는 마스터 클럭(MCK)을 래치하고 그리고나서 위상차 데이터를 디지털 LPF(103)로 보낸다. 또한, 위상 비교기(102)의 단자(109)로부터의 신호, 즉 도 2에 도시된 배타적 OR 게이트(124)로부터의 위상 레지스터 클럭은 결함검출회로(20)로 보내진다.
디지털 LPF(103)는 도 6에 도시된 바와같이 구성된다. 도시된 바와같이, 디지털 LPF(103)는 입력측의 레지스터(11)와 레지스터(12 및 13)를 갖도록 구성된다. 즉, 단자(107)를 통해 공급된 위상차 데이터는 레지스터(11)를 통해 레지스터(12)와 가산기(16)로 보내진다. 레지스터(12)로부터의 출력은 곱셈기(14)의 효과를 통해 단자(15)로부터의 계수에 의해 곱해지고 그리고나서 가산기(16)로 보내진다. 가산기(16)로부터의 출력은 가산기(17)로 보내진다. 가산기(17)로부터의 출력은 레지스터(13)를 통해 곱셈기(18)로 보내지고 여기에서 곱셈기 출력은 단자(19)로부터의 계수에 의해 곱해진다. 이 곱해진 결과는 가산기(17)로 귀환된다. 레지스터(13)로부터의 출력은 LPF출력으로서 단자(140)에서 출력된다. 이 레지스터(11, 12, 13)는 단자(110)로부터의 필터 클럭에 의해 구동된다. 필터 클럭은 예를들어 PLL출력클럭(PLCK)의 양 가장자리에 해당한다.
결함검출회로(20)는 카운터(21), 복호기(22), 인버터(23)를 갖도록 구성되고 단자(109)를 통해 공급된 위상 레지스터 클럭이 주어진 시간에 검출될 수 없을 경우에 검출신호를 출력하는 작동을 한다. 즉, 카운터(21)는 입력클럭으로서 필터 클럭에 카운트 작동을 행하고 위상 레지스터의 클럭에 의해 클리어된다. 복호기(22)는 카운터(21)로부터의 카운트값이 소정의 값(Th)에 도달할 때 "H"(하이레벨)에 대한 검출신호를 출력하는 작동을 한다. 이 검출신호는 인버터(23)를 통해 카운터(21)의 인에이블(Enable) 단자(EN)로 공급되어서 검출신호는 카운터(21)의 카운트작동을 정지하는 역할을 한다. 복호기(22)로부터의 결함검출신호는 디지털 필터회로의 입력단계 레지스터(11)의 클리어단자(CLR)로 공급된다. 만약 검출신호가 "H"에 있으면, 레지스터의 내용은 검출신호에 의해 클리어된다.
매체의 결함이 도 5에 도시된 PLL회로의 입력신호의 가장자리가 검출되지 못하도록 할 때, 도 2에 도시된 위상 비교기는 위상 레지스터 클럭을 출력하기 위해 정지한다. 도 6에 도시된 카운터(21)가 소정 시간에 해당하는 카운트값(Th)까지 카운트업(count up) 할 때, 복호기(22)는 결함이 검출된 "H"신호를 출력한다. 결함을 검출하므로써, 필터의 입력단계 레지스터(11)가 재설정된다. 카운터(21)의 카운트 작동은 정지되고 카운트값은 유지되고 복호기(22)로부터의 출력은 다음 위상 레지스터 록(Lock)이 입력될 때까지 "H"로 유지되어서, 입력단계 레지스터(11)는 계속해서 재설정되고, 이것은 LPF입력이 0으로 유지된다는 사실과 같다. 따라서, LPF(103)로부터의 출력은 계속해서 0으로 변화되고 VFO(104)는 어떤 기준 주파수, 예를들어 입력 EFM신호의 채널 비트 클럭주파수로 발진된다. 기준 주파수의 발진상태에서, 라이트 픽업이 매체의 결함부분을 통과한 후에 정상재생상태가 복귀되면, PLL회로는 신속하게 풀인(Pull-in)하는 작동을 한다.
다음으로, 본 발명의 일실시예에 의한 PLL회로에 사용된 LPF회로와 결함검출회로의 또다른 구성에 대해 설명될 것이다. 도 6과 대응하는 도 7의 구성요소는 동일한 참고부호를 갖는다. 따라서, 이 구성요소의 설명은 생략한다.
도 7에서, 결함검출회로의 복호기(22)로부터의 결함검출신호, 즉 레지스터 클리어 신호는 나머지 2개의 레지스터(12 및 13) 뿐만아니라 디지털 LPF의 입력 단계 레지스터(11)로 보내진다. 이 신호에 의해, VFO(104)의 주파수가 기준주파수로 고정될 때, LPF는 완전히 재설정되고 0의 출력을 공급한다.
도 7에 도시된 구성에 따르면, 결함이 검출될 때, 발진 주파수가 기준 주파수에 고정되면, PLL회로의 필터는 완전히 재설정되고 0의 출력을 공급한다. 이 작동에 의해, 광 픽업이 매체의 결함으로부터 벗어난 후에 PLL의 풀인은 더 신속하게 행해진다.
다음으로, 도 8은 본 발명의 일실시예에 따라 PLL회로를 사용하여 구성된 신호 재생장치의 구체적인 구성을 나타낸다. 도 5 내지 도 7을 참고로 설명된 PLL회로(200)에는 2진 회로(206)로부터의 EFM신호가 공급된다. PLL회로(200)로부터의 출력클럭(CKp), 즉 도 5 내지 도 7에 도시된 PLL출력클럭(PLCK)은 EFM 및 CIRC 복호기(208)로 보내진다. CIRC는 크로스 인터리브 리드 솔로몬 부호(Cross Interleave Reed-Solomon Code)를 나타낸다. 이 CIRC 대신에, CIRC를 개선한 것인 ACIRC(Advance CIRC)가 사용될 수도 있다.
도 8에서, 음성용 광디스크(201)는 스핀들 모터와 같은 디스크를 회전시키기 위한 모터(202)에 의해 회전가능하게 구동된다. 이 광디스크(201)에 기록된 신호는 재생 헤드 역할을 하는 광픽업 헤드(203)에 의해 읽어지고 이른바 RF증폭기(207)에 의해 증폭된다.
광픽업 헤드(203)는 레이저빔을 광디스크(201)에 인가하고 디스크로부터 신호를 재생하기 위해 반사광을 검출하는 작동을 한다. 광픽업 헤드(203)는 레이저를 공급하기 위한 수단 역할을 하는 레이저 다이오드와, 편광빔 스플리터와 대물렌즈로 구성된 광학계와, 반사광을 검출하기 위한 광 검출기를 제공한다. 대물렌즈(203a)는 디스크의 래디얼 방향(트랙 방향)과 2축 액츄에이터(two-axes actuator)(204)에 의한 광축방향(초점방향)으로 변위가능하도록 지지된다. 이 광픽업 헤드(203)는 이른바 슬레딩 기구(Sledding mechanism)(205)의 효과를 통해 디스크의 래디얼 방향으로 움직일 수 있다.
광픽업 헤드(203)를 통해 광디스크로부터 읽어진 신호는 RF증폭기(207)로 보내진다. RF증폭기(207)는 재생RF신호, 트래킹 에러신호, 초점 에러신호를 추출하기 위한 목적을 위해 이 신호에 대해 작동처리를 행한다.
이 재생RF신호는 2진 회로(206)의 효과를 통해 상기 EFM신호로 2진화된다. 그리고나서, EFM신호는 EFM 및 CIRC 복호기(208)로 공급된다. 이 EFM신호는 도 5 내지 도 7을 참고로 설명될 구성을 갖는 PLL회로(200)로 공급된다. PLL회로(200)는 EFM신호의 클럭 성분과 동기하여 재생클럭(CKp)을 공급하는 작동을 한다.
이 재생 클럭(CKp)은 도 5 내지 도 7에 나타난 바와같이 PLL출력클럭(PLCK)에 대응한다. 이 재생클럭(CKp)은 EFM 및 CIRC 복호기(208)로 공급된다. 클럭(CKp)은 입력 EFM신호가 복호되는 기준클럭으로서 사용된다.
상기한 바와같이, 광디스크(201)의 결함 때문에 EFM신호의 어떤 가장자리도 검출되지 않을 때 PLL회로(200)가 VFO의 발진주파수를 기준주파수로 설정하기 위해 내부 디지털 LPF의 저항을 재설정하는 작동을 하는 것은 말할 필요도 없다. 이 작동은 광픽업부가 광디스크(201)의 결함을 소거한 후에 PLL 풀인을 촉진하는 것을 가능하게 한다.
광디스크(201)로서 자기-광 디스크를 사용하는 경우에, RF증폭기(207)는 이른바 프리그루브(pre-groove)로서 기록된 절대위치정보에 해당하는 그루브(groove) 정보를 추출하는 작동을 한다. 이 그루브정보는 주소 복호기(210)로 보내진다. 주소 복호기(210)는 그루브 정보로부터 절대위치정보와 주소 비트클럭을 발생시키고 그리고나서 이것을 EFM 및 CIRC 복호기(208)로 보내는 작동을 한다. 이 절대위치정보는 마이크로컴퓨터 등으로 구성된 시스템 제어기(211)로 보내진다. 재생전용의 광디스크를 위해, EFM 및 CIRC 복호기(208)는 데이터로서 기록된 주소 및 부속 부코드 정보를 읽고 제어를 위해 사용된 이 주소정보 및 부코드 데이터를 시스템 제어기(211)로 공급한다. 이 시스템 제어기(211)는 다양한 종류의 제어를 위해 주소 정보 및 제어 정보를 사용한다.
RF증폭기(207)에 의해 추출된 트래킹 에러신호와 초점 에러신호는 서보회로(209)로 공급된다. 이 서보회로(209)는 입력된 트래킹 에러신호와, 또한 입력된 포커스 에러신호와, 시스템 제어기(211)로부터 보내진 트랙 점프 명령과, 접근명령과, 모터(202)의 회전속도 검출정보를 포함하는 다양한 종류의 서보신호를 발생시키는 작동을 한다. 이 서보신호로, 서보회로(209)는 2축 액츄에이터(204)와 슬레딩 기구(205)를 제어하여 초점 또는 트래킹 제어를 하거나 헤드공급제어를 한다. 또한, EFM 및 CIRC 복호기(208)로부터의 CLV서보신호에 기초하여, 서보회로(209)는, 예를들어 CLV(Constant Linear Velocity ; 일정 선속도)방식으로 모터(202)의 회전을 제어한다.
대신에, 회전은 CAV(Constant Angular Velocity ; 일정 각속도)방식으로 제어될 수도 있다.
EFM 및 CIRC 복호기(208)는 EFM 변조를 행하고 EFM신호에 대해 에러 수정 복호와 섹터 복호를 위해 복호처리를 한다. 그리고나서, 이 처리된 EFM신호는 메모리 제어기(212)의 제어하에 버퍼 메모리(213)에 기입되고 이로부터 독출된다. 버퍼 메모리(213)는 예를들어 4M 비트 또는 16M비트 D램을 사용한다.
메모리제어기(212)의 제어하에 버퍼 메모리(213)에서 독출된 데이터는 필요하다면 음성 압축 복호기(214)에 의해 디지털 음성신호로 확장된다. 디지털 음성신호는 디지털 아날로그 변환기로 보내지고 여기에서 이 신호는 아날로그 음성신호로 변환된다. 그리고나서, 이 아날로그 음성신호는 출력단자(216)에서 출력된다.
키유닛(219)으로부터 보내진 작동신호는 시스템 제어기(211)로 보내진다. 부호 (220)은 시스템 제어기(211)로부터 보내진 작동 상태와 재생 시간 등의 정보를 표시하는 작동을 하는 표시유닛을 나타낸다. 발진기(221)는 마스터 클럭(MCK)을 발생시킨다. 그리고나서, 마스터 클럭(MCK)은 시스템 제어기(211)와 다양한 필요한 구성부분으로 보내진다.
본 발명은 상기 실시예에 제한되지 않는다. 예를들어 VFO의 발진 주파수가 기준 주파수로 변화되고 위상 비교기의 위상차 카운트가 0에서부터 시작할 때 직류값이 0이 아닌 소정의 값으로 설정되고, 이 소정의 값은 위상차가 0일 때 위상차데이터로서 출력되는 경우에, 이 소정의 값은 결함이 검출될 때 디지털 LPF의 각 레지스터에 부하될 수도 있다. 또한 결함 검출기의 구성이 상기 설명한 실시예에 제한되지 않고 본 발명의 사상을 벗어나지 않고서 다양한 형태로 변경될 수 있음은 물론이다.
상기 설명으로부터 명백하듯이, 본 발명에 의하면, PLL회로는 입력신호를 위상에서 PLL출력신호와 비교하고, 여과 수단으로 이 비교된 출력의 저역통과 성분을 취하고, 가변 주파수 발진 수단의 발진 주파수를 가변적으로 제어하고 입력신호의 결함을 검출할 때 상기 여과 수단을 일정한 상태로 제어하도록 구성되었다. 따라서 결함이 검출될 때, PLL회로는 PLL의 발진주파수를 일정하게 하고 광픽업부가 광디스크상에 결함지점으로부터 벗어날 때 PLL풀인을 촉진하는 작동을 한다.
결함 검출은 소정의 시간동안 입력신호의 어떤 가장자리도 얻지못하므로써 판단된다. 복수의 레지스터로 이루어지고 여과 수단 역할을 하는 디지털 필터는 결함이 검출될 때 입력측 레지스터 또는 모든 레지스터들을 재설정하는데 사용된다. 이것은 결함이 검출될 때 큰 직류값이 PLL필터에 저장되는 것을 방지하고, 기준주파수로서 발진주파수를 유지하고, 픽업부가 디스크상의 결함으로부터 벗어날 때 PLL풀인을 촉진하는 것을 가능하게 한다.
또한, 신호재생용 클럭을 공급하기 위한 이런 종류의 PLL회로를 갖는 신호 재생장치는 재생데이터의 손상을 최소로 억제하기 위해 제공된다.
도 1은 종래의 PLL회로를 나타내는 블록도이다.
도 2는 종래의 위상 비교기의 내부 구성을 나타내는 블록도이다.
도 3a는 PLL회로에 입력될 EFM신호를 나타내는 타이밍차트이다.
도 3b는 PLCK신호의 타이밍차트이다.
도 3c는 배타적 OR게이트(123)의 출력신호를 나타내는 타이밍차트이다.
도 3d는 위상차 카운터(126)의 출력신호의 타이밍차트이다.
도 3e는 배타적 OR 게이트(124)의 출력신호의 타이밍차트이다.
도 3f는 위상차 레지스터(127)의 출력신호의 타이밍 차트이다.
도 4는 도 1에 도시된 저역통과필터(103)의 내부구성을 나타내는 블록도이다.
도 5는 본 발명이 적용하는 PLL회로를 나타내는 블록도이다.
도 6은 본 발명이 적용하는 도 5에 도시된 저역통과필터(103)의 내부구성을 나타내는 블록도이다.
도 7은 본 발명이 적용하는 도 5에 도시된 저역통과필터(103)의 내부구성을 나타내는 블록도이다.
도 8은 PLL회로가 적용하는 재생장치의 전체 구성을 나타내는 블록도이다.
* 도면의 주요부분에 대한 부호설명
102. 위상 비교기 20. 결함 검출회로
103. 저역통과필터(LPF) 104. 가변 주파수 발진기(VFO)
21. 카운터 22. 복호기
23. 인버터 11,12,13. 레지스터
203. 광픽업 헤드 205. 슬레딩 기구(Sledding mechanism)
206. 2진 회로 207. RF증폭기
208. EFM 및 CIRC 복호기 209. 서보 회로
210. 주소 복호기 211. 시스템 제어기
212. 메모리 제어기 213. 버퍼 메모리
214. 음성 압축 복호기 219. 키유닛
220. 표시유닛

Claims (2)

  1. 위상 동기 루프 회로에 있어서,
    입력신호를 발생 클럭 신호와 위상에서 비교하는 수단과,
    상기 위상 비교수단으로부터 보내진 위상차 신호로부터 저역통과 신호를 추출하는 수단과,
    상기 저역 통과 추출수단에 의해 추출된 상기 저역 통과 신호에 따라 발진주파수를 변화시키는 수단과,
    상기 가변 발진 주파수 제어수단으로부터의 출력을 발생 클럭 신호로서 공급하는 수단을 포함하여 구성되며,
    필터클럭을 입력클럭으로 하여 카운팅 동작을 수행하는 카운터와, 상기 카운터의 카운트 값이 소정의 값에 도달할 때에 하이-레벨을 나타내는 검출신호를 출력하는 복호기와, 상기 검출신호가 상기 카운터의 카운팅 동작을 멈추도록 하기 위해 상기 카운터의 인에이블 단자에 상기 검출신호가 공급되도록 하는 인버터로 구성되며, 상기 입력신호의 부분 손상을 검출하는 수단과,
    상기 검출수단이 상기 입력신호의 손상을 검출하는 기간동안 상기 저역 통과 추출수단에 입력된 상기 위상차 신호를 0이 되도록 제어하는 제어수단을 추가로 포함하며,
    상기 저역 통과 추출수단은 다단계 레지스터를 갖는 디지털 필터로 구성되어 상기 다단계 레지스터의 입력측에 위치한 적어도 하나의 레지스터가 재설정되는 것을 특징으로 하는 위상 동기 루프 회로.
  2. 기록매체로부터 재생된 신호를 2진화하고 상기 2진화된 신호로부터 클럭신호를 추출하는 재생장치에 있어서,
    입력신호를 발생 클럭 신호와 위상에서 비교하는 수단과,
    상기 위상 비교수단으로부터 보내진 위상차 신호로부터 저역통과 신호를 추출하는 수단과,
    상기 저역 통과 추출수단에 의해 추출된 상기 저역 통과 신호에 따라 발진주파수를 변화시키는 수단과,
    상기 가변 발진 주파수 제어수단으로부터의 출력을 발생 클럭 신호로서 공급하는 수단을 포함하여 구성되며,
    필터클럭을 입력클럭으로 하여 카운팅 동작을 수행하는 카운터와, 상기 카운터의 카운트 값이 소정의 값에 도달할 때에 하이-레벨을 나타내는 검출신호를 출력하는 복호기와, 상기 검출신호가 상기 카운터의 카운팅 동작을 멈추도록 하기 위해 상기 카운터의 인에이블 단자에 상기 검출신호가 공급되도록 하는 인버터로 구성되며, 상기 입력신호의 부분 손상을 검출하는 수단과,
    상기 검출수단이 상기 입력신호의 손상을 검출하는 기간동안 상기 저역 통과 추출수단에 입력된 상기 위상차 신호를 0이 되도록 제어하는 제어수단을 추가로 포함하며,
    상기 저역 통과 추출수단은 다단계 레지스터를 갖는 디지털 필터로 구성되어 상기 다단계 레지스터의 입력측에 위치한 적어도 하나의 레지스터가 재설정되는 것을 특징으로 하는 재생장치.
KR1019970062143A 1996-11-29 1997-11-22 위상동기루프회로및이것이내장된재생장치 KR100502461B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP32046296 1996-11-29
JP96-320462 1996-11-29
JP97-140599 1997-05-29
JP9140599A JPH10215175A (ja) 1996-11-29 1997-05-29 Ｐｌｌ回路及び信号再生装置

Publications (2)

Publication Number Publication Date
KR19980042676A KR19980042676A (ko) 1998-08-17
KR100502461B1 true KR100502461B1 (ko) 2005-10-25

Family

ID=26473069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062143A KR100502461B1 (ko) 1996-11-29 1997-11-22 위상동기루프회로및이것이내장된재생장치

Country Status (5)

Country Link
US (1) US5994932A (ko)
JP (1) JPH10215175A (ko)
KR (1) KR100502461B1 (ko)
CN (1) CN1156086C (ko)
MY (1) MY118890A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094971B2 (ja) * 1997-10-08 2000-10-03 日本電気株式会社 位相比較回路並びにこれを用いた位相同期ループ回路及びシリアル―パラレル変換回路
JP4395956B2 (ja) * 1999-03-18 2010-01-13 アイシン精機株式会社 直流モータのモータ回転パルス生成回路
US6775344B1 (en) * 1999-04-02 2004-08-10 Storage Technology Corporation Dropout resistant phase-locked loop
TWI224740B (en) * 2002-07-31 2004-12-01 Interdigital Tech Corp Start-up automatic frequency control (AFC) method and apparatus
US7839178B2 (en) * 2002-08-20 2010-11-23 Seagate Technology Llc High speed digital phase/frequency comparator for phase locked loops
US7397865B2 (en) * 2003-04-02 2008-07-08 Agilent Technologies, Inc. Systems and methods of using IQ modulation for calibration or measurement
WO2005089518A2 (en) * 2004-03-18 2005-09-29 The Brigham And Women's Hospital, Inc. Uch-l1 expression and cancer therapy
US20060194821A1 (en) * 2005-02-18 2006-08-31 The Brigham And Women's Hospital, Inc. Compounds inhibiting the aggregation of superoxide dismutase-1
WO2007075923A2 (en) 2005-12-23 2007-07-05 Link Medicine Corporation Treatment of synucleinopathies
WO2009151683A2 (en) 2008-03-12 2009-12-17 Link Medicine Corporation Quinolinone farnesyl transferase inhibitors for the treatment of synucleinopathies and other indications
BRPI0920927A2 (pt) 2008-11-13 2019-09-24 Link Medicine Corp derivados de azaquinolinona e usos dos mesmos
CA2744016C (en) 2008-11-20 2018-12-11 Cambria Pharmaceuticals, Inc. Treatment of amyotrophic lateral sclerosis
CA2798183C (en) 2009-05-05 2018-04-03 Cambria Pharmaceuticals, Inc. Pyrimidine-2,4,6-triones for use in the treatment of amyotrophic lateral sclerosis
AU2010256360A1 (en) 2009-06-05 2012-01-12 Astrazeneca Ab Aminopyrrolidinone derivatives and uses thereof
US8722939B2 (en) 2009-10-29 2014-05-13 Northwestern University Cyclohexane-1,3-diones for use in the treatment of amyotrophic lateral sclerosis
CN103764166B (zh) 2011-06-22 2017-10-24 通用医疗公司 蛋白质病的治疗
WO2017100623A1 (en) 2015-12-09 2017-06-15 Brandeis University Dbh inhibitors for treating or preventing memory loss

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278322A (ja) * 1988-09-14 1990-03-19 Nec Corp 位相同期発振器のループ切替回路
JPH03101311A (ja) * 1989-09-13 1991-04-26 Matsushita Electric Ind Co Ltd 位相同期発振回路
JPH048016A (ja) * 1990-04-26 1992-01-13 Hitachi Ltd 位相同期回路、半導体集積回路および記録再生装置
JPH05183433A (ja) * 1992-04-28 1993-07-23 Matsushita Electric Ind Co Ltd 位相ロックループ回路
US5313346A (en) * 1989-07-21 1994-05-17 Matsushita Electric Industrial Co., Ltd. Tracking error detection system having at least two magnetic heads with opposite azimuths and circuitry for detecting tracking error by determining a phase difference of output signals from all circuits based on signals produced by the magnetic heads
JPH06203483A (ja) * 1992-11-11 1994-07-22 Hitachi Ltd ディジタル信号再生装置及びそれに用いる集積回路及びディジタル信号再生方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US5726607A (en) * 1992-06-15 1998-03-10 Adc Telecommunications, Inc. Phase locked loop using a counter and a microcontroller to produce VCXO control signals
JP2788855B2 (ja) * 1994-06-22 1998-08-20 日本電気株式会社 Ｐｌｌ回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278322A (ja) * 1988-09-14 1990-03-19 Nec Corp 位相同期発振器のループ切替回路
US5313346A (en) * 1989-07-21 1994-05-17 Matsushita Electric Industrial Co., Ltd. Tracking error detection system having at least two magnetic heads with opposite azimuths and circuitry for detecting tracking error by determining a phase difference of output signals from all circuits based on signals produced by the magnetic heads
JPH03101311A (ja) * 1989-09-13 1991-04-26 Matsushita Electric Ind Co Ltd 位相同期発振回路
JPH048016A (ja) * 1990-04-26 1992-01-13 Hitachi Ltd 位相同期回路、半導体集積回路および記録再生装置
JPH05183433A (ja) * 1992-04-28 1993-07-23 Matsushita Electric Ind Co Ltd 位相ロックループ回路
JPH06203483A (ja) * 1992-11-11 1994-07-22 Hitachi Ltd ディジタル信号再生装置及びそれに用いる集積回路及びディジタル信号再生方法

Also Published As

Publication number Publication date
US5994932A (en) 1999-11-30
KR19980042676A (ko) 1998-08-17
JPH10215175A (ja) 1998-08-11
CN1190290A (zh) 1998-08-12
CN1156086C (zh) 2004-06-30
MY118890A (en) 2005-02-28

Similar Documents

Publication Publication Date Title
US6584053B1 (en) Disk recording system
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
US6909678B2 (en) Method of consecutive writing on recordable disc
CA2022192C (en) Optical disk recording/reproducing device
JPH0448472A (ja) 情報記録再生装置
US6775211B1 (en) System and method for disk recording
JPH06124546A (ja) 情報再生装置
JPH11149704A (ja) フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法
KR100744846B1 (ko) 기록/재생장치 및 기록/재생방법
JPH1098377A (ja) Ｐｌｌ回路
JP3438747B2 (ja) ディスク再生装置
US5636196A (en) Optical disc apparatus with selectively shiftable seek operation capture range
US20060187784A1 (en) Write clock generation circuit and optical disk apparatus
JPH10257041A (ja) フェイズロックドループ回路及び再生装置
KR100422600B1 (ko) 재생장치및회전서보회로
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
JPH11317018A (ja) ディスク再生装置及びｒｆアンプ制御回路
US7366064B2 (en) Disk reproducing apparatus
JPH10112141A (ja) Ｐｌｌ回路とこれを具備する光ディスク装置
JP3689990B2 (ja) Ｐｌｌ回路
JPH04295672A (ja) 光ディスクプレーヤ
KR100267224B1 (ko) 최대배속재생회전서보장치및방법
JP4494941B2 (ja) データ記録用クロック信号発生回路
JPH0757384A (ja) ディスクプレーヤ
KR19990048996A (ko) 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee