JP4494941B2 - データ記録用クロック信号発生回路 - Google Patents
データ記録用クロック信号発生回路 Download PDFInfo
- Publication number
- JP4494941B2 JP4494941B2 JP2004333321A JP2004333321A JP4494941B2 JP 4494941 B2 JP4494941 B2 JP 4494941B2 JP 2004333321 A JP2004333321 A JP 2004333321A JP 2004333321 A JP2004333321 A JP 2004333321A JP 4494941 B2 JP4494941 B2 JP 4494941B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- phase
- frequency
- data recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
光ディスクには、所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックが存在し、光ディスクへのデータ記録を行う光ディスク記録装置は、ウォブル信号WBLに同期したデータ記録用クロック信号WCLKを発生させるデータ記録用クロック信号発生回路を備えている。
図10において、データ記録用クロック信号発生回路100は、いわゆるPLL(Phase Locked Loop)回路で構成されている。位相比較器101は、ウォブル信号WBLと、データ記録用クロック信号WCLKを分周器105で所定比に分周した分周クロック信号Sfdとの位相を比較する。
しかし、位相比較器101は、ウォブル信号WBLと分周クロック信号Sfdとの周波数比較を行っておらず、ウォブル信号WBLと分周クロック信号Sfdとの周波数差に対して、わずかなPLLロックレンジしかないため、図11で示すように、周波数比較器106を併用していた。
また、光ディスク上の欠陥や光ディスク表面のごみ等によりウォブル信号が欠落する場合があり、この欠落中にウォブル信号と記録用クロック信号との位相がずれてしまう、いわゆるビットスリップという現象に対して、位相ずれを正しい位相に回復する回路があった(例えば、特許文献5参照。)。
また、ウォブル信号にアドレス情報等を位相変調によって重畳した光ディスクがあり(例えば、特許文献6参照。)、ウォブル信号に位相同期した記録用クロック信号を発生させるデータ記録用クロック信号発生装置があった。
粗い周波数分解能を持つD/A変換器と細かい周波数分解能を持つD/A変換器とを周波数制御と位相制御で信号処理し、トラッキング制御さえかかっていれば十分な信号が得られるウォブル信号を周波数制御に使用し、粗い周波数分解能を持つD/A変換機と細かい周波数分解能を持つD/A変換機のダイナミックレンジをデータ再生に問題のない時刻に制御するようにした光ディスク再生装置があった(例えば、特許文献7参照。)。
また、ウォブル信号の周期、すなわちディスクの回転速度を検出し、該検出した回転速度に基づいて、PLLブロックの引き込み周波数の信号を生成し、該生成した信号に基づいて、ディスクの回転速度が規定速度に達していない状態でも、ディスクの回転速度に応じたPLLクロックを生成するようにした情報記録再生装置があった(例えば、特許文献9参照。)。
前記データ記録用クロック信号を異なる所定の分周比でそれぞれ分周した第1分周クロック信号及び第2分周クロック信号をそれぞれ生成して出力する分周回路部と、
前記ウォブル信号と前記第1分周クロック信号との位相を比較し、該比較結果を示した位相制御信号を生成して出力する位相比較回路部と、
前記ウォブル信号と前記第1分周クロック信号との周波数を比較し、該比較結果を示した周波数制御信号を生成して出力する周波数比較回路部と、
前記ウォブル信号の所定の信号レベルへの変化時に対する前記第1分周クロック信号及び第2分周クロック信号における各信号レベルの組み合わせの遷移から、前記ウォブル信号に対する第1分周クロック信号の位相の状態検出を行い、該検出した位相状態を示した位相状態信号を生成して出力する位相検出回路部と、
前記位相制御信号、周波数制御信号及び位相状態信号に応じて調整した周波数の前記データ記録用クロック信号を生成して出力するデータ記録用クロック信号生成回路部と、
を備え、
前記データ記録用クロック信号生成回路部は、前記ウォブル信号と第1分周クロック信号との周波数差が所定値未満の場合、前記位相制御信号に応じてデータ記録用クロック信号の周波数調整を行うと共に、位相状態信号が前記ウォブル信号よりも前記第1分周クロック信号の位相が進んでいくことを示している場合、前記データ記録用クロック信号の周波数を低くする度合いを高めて、前記周波数調整を行う速度を前記位相状態信号に応じて変えるものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるデータ記録用クロック信号発生回路を使用した光ディスク再生記録装置の構成例を示した図である。
図1において、光ディスク再生記録装置1は、CD−R/RW、DVD+R/RW及びDVD−R/RWの光ディスク2へのデータ記録を行うものであり、光ディスク2をスピンドルモータ3で回転駆動させる。スピンドルモータ3は、モータドライバ4によって回転制御される。光ディスク2に対してデータの読み出し及び書き込みを行う光ピックアップ5は、半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、及びポジションセンサ等(図示せず)を内蔵しており、レーザ光を光ディスク2に照射してデータの読み出し及び書き込みを行う。
図2において、データ記録用クロック信号発生回路8は、いわゆるPLL(Phase Locked Loop)回路をなし、位相比較器21、第1チャージポンプ回路22、フィルタ23、VCO(Voltage Controlled Oscillator)24、分周器25、周波数比較器26、第2チャージポンプ回路27、マルチプレクサ28、位相検出器29、位相遷移検知回路30、第1デューティ調整回路31及び第2デューティ調整回路32を備えている。なお、位相比較器21は位相比較回路部を、分周器25は分周回路部を、周波数比較器26は周波数比較回路部を、位相検出器29及び位相遷移検知回路30は位相検出回路部をそれぞれなす。また、第1チャージポンプ回路22、フィルタ23、VCO24、第2チャージポンプ回路27、マルチプレクサ28、第1デューティ調整回路31及び第2デューティ調整回路32はデータ記録用クロック信号生成回路部をなす。
位相検出器29には、ウォブル信号WBL、第1分周クロック信号Sfd1及び第2分周クロック信号Sfd2がそれぞれ入力されており、位相検出器29は、ウォブル信号WBLと第1分周クロック信号Sfd1との位相関係の検出を行う。すなわち、第1分周クロック信号Sfd1を基準にして、ウォブル信号WBLのエッジがどの位相にあるかを検出して出力する。
位相検出器29は、ウォブル信号WBLにおける信号レベルの立ち上がり時点での第1分周クロック信号Sfd1及び第2分周クロック信号Sfd2の各状態に応じて、SA〜SDの4種類の信号のいずれか1つを出力する。例えば、位相検出器29は、ウォブル信号WBLにおける信号レベルの立ち上がり時に、第1分周クロック信号Sfd1と第2分周クロック信号Sfd2がそれぞれロー(Low)レベルであれば信号SAを出力し、第1分周クロック信号Sfd1と第2分周クロック信号Sfd2がそれぞれハイ(High)レベルであれば信号SBを出力する。
すなわち、位相検出器29が信号SAを出力しているときは、ウォブル信号WBLに対して第1分周クロック信号Sfd1の位相が0°〜90°遅れていることを示し、位相検出器29が信号SBを出力しているときは、ウォブル信号WBLに対して第1分周クロック信号Sfd1の位相が0°〜90°進んでいることを示している。また、位相検出器29が信号SCを出力しているときは、ウォブル信号WBLに対して第1分周クロック信号Sfd1の位相が90°〜180°進んでいることを示し、位相検出器29が信号SDを出力しているときは、ウォブル信号WBLに対して第1分周クロック信号Sfd1の位相が90°〜180°遅れていることを示している。
同様に、第2デューティ調整回路32は、位相遷移検知回路30から所定のデューティサイクルのダウン信号Sdwが入力されると、ダウン信号Sdwのデューティサイクルに応じて位相比較器21から入力されたダウン信号SPdのデューティサイクルを小さくして第1チャージポンプ回路22に出力する。また、第2デューティ調整回路32は、位相遷移検知回路30からローレベルのダウン信号Sdwが入力されると、位相比較器21から入力されたダウン信号SPdをそのまま第1チャージポンプ回路22に出力する。
例えば、周波数比較器26は、ウォブル信号WBLと第1分周クロック信号Sfd1の立ち上がりエッジの間隔を比較する。周波数比較器26は、ウォブル信号WBLと第1分周クロック信号Sfd1の各周波数が同じである場合、デューティサイクル50%のパルス信号をなすアップ信号SFuとアップ信号SFuの信号レベルを反転させたダウン信号SFdをそれぞれ出力する。また、周波数比較器26は、ウォブル信号WBLの周波数が第1分周クロック信号Sfd1の周波数よりも高い場合、アップ信号SFuのデューティサイクルを50%にした状態で、ダウン信号SFdのデューティサイクルのみを小さくして出力する。
第2チャージポンプ回路27は、入力されたアップ信号SFuとダウン信号SFdが共にローレベルである間は、出力端がハイインピーダンス状態になり、アップ信号SFuがハイレベルでダウン信号SFdがローレベルである間はハイレベルの信号をマルチプレクサ28に出力し、アップ信号SFuがローレベルでダウン信号SFdがハイレベルである間はローレベルの信号をマルチプレクサ28に出力する。
周波数比較器26は、ウォブル信号WBLと第1分周クロック信号Sfd1の立ち上がりエッジの間隔を比較する。周波数比較器26は、ウォブル信号WBLと第1分周クロック信号Sfd1の各周波数が同じである場合、アップ信号SFu及びダウン信号SFdを共にローレベルにしてそれぞれ出力する。また、周波数比較器26は、ウォブル信号WBLの周波数が第1分周クロック信号Sfd1の周波数よりも高い場合、アップ信号SFuを所定のデューティサイクルで出力した状態で、ダウン信号SFdをローレベルにして出力する。また、周波数比較器26は、ウォブル信号WBLの周波数が第1分周クロック信号Sfd1の周波数よりも低い場合、ダウン信号SFdを所定のデューティサイクルで出力した状態で、アップ信号SFuをローレベルにして出力する。周波数比較器26から出力されたアップ信号SFu及びダウン信号SFdは、それぞれ第2チャージポンプ回路27に出力される。
前記第1の実施の形態では、第1チャージポンプ回路22及び第2チャージポンプ回路27は、入力された各パルス信号の信号レベルの組み合わせに応じた信号レベルのパルス信号を出力するようにしたが、入力された各パルス信号の信号レベルの組み合わせに応じた方向の電流を出力する電流制御型チャージポンプをなすようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図4は、本発明の第2の実施の形態におけるデータ記録用クロック信号発生回路の内部構成例を示したブロック図である。なお、本発明の第2の実施の形態におけるデータ記録用クロック信号発生回路を使用した光ディスク再生記録装置の構成例を示した図は、データ記録用クロック信号発生回路の符号を変える以外は図1と同じであるので省略する。また、図4では、図2と同じもの又は同様のものは図2と同じ符号で示しており、ここではその説明を省略すると共に図2との相違点のみ説明する。
位相遷移検知回路30aは、位相検出器29の出力信号の遷移を監視し、該出力信号の遷移に応じて、フラグをなすアップ信号Sup及びダウン信号Sdwをそれぞれ出力する。位相遷移検知回路30aは、位相検出器29から信号SAと信号SBを交互に出力されている場合、ローレベルのアップ信号Sup及びローレベルのダウン信号Sdwを第1チャージポンプ回路22aにそれぞれ出力する。
第1チャージポンプ回路22aは、アップ信号SPuがハイレベルでダウン信号SPdがローレベルのとき、所定の電流値i1の電流を出力し、アップ信号SPuがローレベルでダウン信号SPdがハイレベルのとき、所定の負の電流値i2の電流を出力、すなわち電流値i2の電流を吸い込む。また、第1チャージポンプ回路22aは、アップ信号SPu及びダウン信号SPdが共にローレベルであるときは、出力端がハイインピーダンス状態になる。また、第1チャージポンプ回路22aは、位相遷移検知回路30aからハイレベルのアップ信号Supが入力されると、電流値i1を所定値i3まで大きくして出力し、位相遷移検知回路30aからハイレベルのダウン信号Sdwが入力されると、電流値i2の絶対値を所定値i4まで大きくして吸い込む。
ウォブル信号にアドレス情報や同期情報が位相変調によって重畳されている場合、位相変調部分のウォブル信号は、図6に示すように位相が180°ずれていることから、該位相変調部分では、位相検出器29は、位相比較器21と同様に正しい位相差を検出することができない。このため、このような位相変調部分では、位相比較器21及び位相検出器29による位相差の検出を行わないようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図7は、本発明の第3の実施の形態におけるデータ記録用クロック信号発生回路を使用した光ディスク再生記録装置の構成例を示した図である。なお、図7では、図1と同じもの又は同様のものは図1と同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図7において、同期検出回路9bは、位相比較マスク信号Smを生成してデータ記録用クロック信号発生回路8bに出力し、図8で示すように、光ディスク2から同期信号とアドレス信号が読み出される間、位相比較マスク信号Smをハイレベルにする。
図9における図2との相違点は、図2の位相比較器21及び位相検出器29に、外部から位相比較マスク信号Smが入力され、位相比較マスク信号Smがハイレベルである間、位相比較器21は、アップ信号SPu及びダウン信号SPdを出力する各出力端をローレベルにすると共に、位相遷移検知回路30は、出力端をローレベルにするようにしたことにある。これに伴って、図2の位相比較器21は位相比較器21bに、図2の位相遷移検知回路30を位相遷移検知回路30bに、図2のデータ記録用クロック信号発生回路8をデータ記録用クロック信号発生回路8bにそれぞれした。
位相比較器21b及び位相遷移検知回路30bには、それぞれ位相比較マスク信号Smが入力されており、位相比較マスク信号Smがハイレベルになると、位相比較器21bの出力端及び位相遷移検知回路30bの各出力端はそれぞれローレベルになる。
2 光ディスク
6 アンプ
8,8a,8b データ記録用クロック信号発生回路
9,9b 同期検出回路
21 位相比較器
22,22a 第1チャージポンプ回路
23,23a フィルタ
24 VCO
25 分周器
26 周波数比較器
27,27a 第2チャージポンプ回路
28 マルチプレクサ
29,29b 位相検出器
30,30a,30b 位相遷移検知回路
31 第1デューティ調整回路
32 第2デューティ調整回路
Claims (5)
- 書き込み可能な光ディスク上のデータ記録用トラックをあらかじめウォブリングさせて記録されたウォブル信号に位相同期させた、該光ディスクにデータの記録を行う際のデータ書き込みタイミングを得るために使用するデータ記録用クロック信号を生成して出力するPLL回路からなるデータ記録用クロック信号発生回路において、
前記データ記録用クロック信号を異なる所定の分周比でそれぞれ分周した第1分周クロック信号及び第2分周クロック信号をそれぞれ生成して出力する分周回路部と、
前記ウォブル信号と前記第1分周クロック信号との位相を比較し、該比較結果を示した位相制御信号を生成して出力する位相比較回路部と、
前記ウォブル信号と前記第1分周クロック信号との周波数を比較し、該比較結果を示した周波数制御信号を生成して出力する周波数比較回路部と、
前記ウォブル信号の所定の信号レベルへの変化時に対する前記第1分周クロック信号及び第2分周クロック信号における各信号レベルの組み合わせの遷移から、前記ウォブル信号に対する第1分周クロック信号の位相の状態検出を行い、該検出した位相状態を示した位相状態信号を生成して出力する位相検出回路部と、
前記位相制御信号、周波数制御信号及び位相状態信号に応じて調整した周波数の前記データ記録用クロック信号を生成して出力するデータ記録用クロック信号生成回路部と、
を備え、
前記データ記録用クロック信号生成回路部は、前記ウォブル信号と第1分周クロック信号との周波数差が所定値未満の場合、前記位相制御信号に応じてデータ記録用クロック信号の周波数調整を行うと共に、位相状態信号が前記ウォブル信号よりも前記第1分周クロック信号の位相が進んでいくことを示している場合、前記データ記録用クロック信号の周波数を低くする度合いを高めて、前記周波数調整を行う速度を前記位相状態信号に応じて変えることを特徴とするデータ記録用クロック信号発生回路。 - 前記データ記録用クロック信号生成回路部は、位相状態信号が前記ウォブル信号よりも前記第1分周クロック信号の位相が遅れていくことを示している場合、前記データ記録用クロック信号の周波数を高くする度合いを高めることを特徴とする請求項1記載のデータ記録用クロック信号発生回路。
- 前記データ記録用クロック信号生成回路部は、前記ウォブル信号と第1分周クロック信号との周波数差が前記所定値以上の場合、前記周波数制御信号に応じてデータ記録用クロック信号の周波数調整を行うことを特徴とする請求項1又は2記載のデータ記録用クロック信号発生回路。
- 前記光ディスクのデータ記録用トラックは、所定の周波数成分を有し所定のタイミングでアドレス情報と同期信号とが位相変調によって重畳されたウォブル信号でウォブリングされ、該アドレス情報と同期信号が位相変調によって前記ウォブル信号に重畳されている期間、前記位相比較回路部は、前記位相制御信号の出力を停止すると共に、前記位相検出回路部は、前記位相状態信号の出力を停止することを特徴とする請求項1、2又は3記載のデータ記録用クロック信号発生回路。
- 前記位相比較回路部及び位相検出回路部は、アドレス情報と同期信号が位相変調によって前記ウォブル信号に重畳されている期間、外部から所定の信号が入力され、該所定の信号が入力されている間、前記位相比較回路部は、前記位相制御信号の出力を停止すると共に、前記位相検出回路部は、前記位相状態信号の出力を停止することを特徴とする請求項4記載のデータ記録用クロック信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333321A JP4494941B2 (ja) | 2004-11-17 | 2004-11-17 | データ記録用クロック信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333321A JP4494941B2 (ja) | 2004-11-17 | 2004-11-17 | データ記録用クロック信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147007A JP2006147007A (ja) | 2006-06-08 |
JP4494941B2 true JP4494941B2 (ja) | 2010-06-30 |
Family
ID=36626506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333321A Expired - Fee Related JP4494941B2 (ja) | 2004-11-17 | 2004-11-17 | データ記録用クロック信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4494941B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113597A (ja) * | 1998-10-08 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 光ディスク装置 |
JP2000200467A (ja) * | 1999-01-07 | 2000-07-18 | Matsushita Electric Ind Co Ltd | デジタルフェ―ズロックドル―プ回路 |
JP2001035090A (ja) * | 1999-07-22 | 2001-02-09 | Ricoh Co Ltd | データ記録用クロック信号発生装置 |
JP2002208231A (ja) * | 2001-01-10 | 2002-07-26 | Ricoh Co Ltd | 情報記録再生装置のpll装置 |
JP2002230915A (ja) * | 2001-02-05 | 2002-08-16 | Sanyo Electric Co Ltd | Pll回路 |
JP2003115174A (ja) * | 2001-08-02 | 2003-04-18 | Nec Corp | クロック抽出回路および情報記録再生装置 |
-
2004
- 2004-11-17 JP JP2004333321A patent/JP4494941B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113597A (ja) * | 1998-10-08 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 光ディスク装置 |
JP2000200467A (ja) * | 1999-01-07 | 2000-07-18 | Matsushita Electric Ind Co Ltd | デジタルフェ―ズロックドル―プ回路 |
JP2001035090A (ja) * | 1999-07-22 | 2001-02-09 | Ricoh Co Ltd | データ記録用クロック信号発生装置 |
JP2002208231A (ja) * | 2001-01-10 | 2002-07-26 | Ricoh Co Ltd | 情報記録再生装置のpll装置 |
JP2002230915A (ja) * | 2001-02-05 | 2002-08-16 | Sanyo Electric Co Ltd | Pll回路 |
JP2003115174A (ja) * | 2001-08-02 | 2003-04-18 | Nec Corp | クロック抽出回路および情報記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006147007A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889457B2 (ja) | 回転制御装置及び回転制御方法 | |
JP2000348346A (ja) | データ記録装置の記録用クロック信号発生装置 | |
US20060187784A1 (en) | Write clock generation circuit and optical disk apparatus | |
JP3881835B2 (ja) | 記録再生装置 | |
JP3961338B2 (ja) | 光ディスク装置 | |
JP4494941B2 (ja) | データ記録用クロック信号発生回路 | |
JP3714117B2 (ja) | プリピット検出装置、プリピット検出方法、位置及び周波数信号の検出回路 | |
JP4627623B2 (ja) | ウォブル信号から信号を生成する手段を備える、情報を記録または再生する装置 | |
JP4598923B2 (ja) | 光ディスク記録装置とその半導体集積回路 | |
JP4099104B2 (ja) | 情報記録再生装置 | |
JP4017122B2 (ja) | 情報記録装置及び方法 | |
JP3720197B2 (ja) | 位相比較装置 | |
JP2008140463A (ja) | ウォブル信号検出回路及びウォブル信号検出方法 | |
JP2002208231A (ja) | 情報記録再生装置のpll装置 | |
JP2006338716A (ja) | Pll回路及びこれを用いた光ディスク装置 | |
JP4618454B2 (ja) | タイミング信号生成装置 | |
JP2006185547A (ja) | 同期信号検出装置及び同期信号検出方法 | |
JP3720350B2 (ja) | 情報記録装置 | |
JP2002074675A (ja) | プリピット信号検出装置及び検出方法 | |
JP3971772B2 (ja) | 情報記録装置及び方法 | |
JP2002230757A (ja) | クロック生成回路及びそれを用いた記録再生装置 | |
JP2001274683A (ja) | 信号発生装置及び再生装置 | |
JP2004319089A (ja) | プリピット検出装置、プリピット検出方法 | |
JP2000021097A (ja) | 光記録媒体の再生装置、記録装置、および記録再生装置 | |
JP2006127699A (ja) | 光ディスク記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100408 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |