JPH10112141A - Ｐｌｌ回路とこれを具備する光ディスク装置 - Google Patents
Ｐｌｌ回路とこれを具備する光ディスク装置Info
- Publication number
- JPH10112141A JPH10112141A JP8264956A JP26495696A JPH10112141A JP H10112141 A JPH10112141 A JP H10112141A JP 8264956 A JP8264956 A JP 8264956A JP 26495696 A JP26495696 A JP 26495696A JP H10112141 A JPH10112141 A JP H10112141A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- circuit
- read data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【解決手段】光ディスク装置で記録媒体から読み出され
たリードデータ信号からリードクロックを再生するＰＬ
Ｌ回路に関する。光ディスクから読み込まれたＲＦ信号
１のエンベロープ信号から、エンベロープ検出回路４は
ディスクのミラー部またはディフェクト部を検出し、ミ
ラー検出信号１３またはディフェクト検出信号１２を出
力する。その情報によってＰＬＬ回路の周波数比較器７
の動作を一時停止させ、品質の低い外部入力信号に対し
てＰＬＬを追従させない手段を有する。また、定常時に
発生するディフェクト部に対しては同一の周波数を出力
する第２のＰＬＬの電圧制御発振器の制御電圧を第１の
ＰＬＬの電圧制御発振器に与える手段を有する。 【効果】ミラー部やディフェクト部等の記録不完全部を
有する光ディスクであっても、ＰＬＬ回路の動作が安定
になるため、アクセスタイムが高速化できる。
たリードデータ信号からリードクロックを再生するＰＬ
Ｌ回路に関する。光ディスクから読み込まれたＲＦ信号
１のエンベロープ信号から、エンベロープ検出回路４は
ディスクのミラー部またはディフェクト部を検出し、ミ
ラー検出信号１３またはディフェクト検出信号１２を出
力する。その情報によってＰＬＬ回路の周波数比較器７
の動作を一時停止させ、品質の低い外部入力信号に対し
てＰＬＬを追従させない手段を有する。また、定常時に
発生するディフェクト部に対しては同一の周波数を出力
する第２のＰＬＬの電圧制御発振器の制御電圧を第１の
ＰＬＬの電圧制御発振器に与える手段を有する。 【効果】ミラー部やディフェクト部等の記録不完全部を
有する光ディスクであっても、ＰＬＬ回路の動作が安定
になるため、アクセスタイムが高速化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、光ディス
ク装置で記録媒体から読み出されたリードデータ信号か
らリードクロックを再生するＰＬＬ（フェイズロックド
ループ）回路に関し、特に記録媒体からの入力信号が不
安定な場合に安定して追従するＰＬＬ回路に関する。
ク装置で記録媒体から読み出されたリードデータ信号か
らリードクロックを再生するＰＬＬ（フェイズロックド
ループ）回路に関し、特に記録媒体からの入力信号が不
安定な場合に安定して追従するＰＬＬ回路に関する。
【０００２】
【従来の技術】光ディスク装置のブロックは図４に示す
ように、記録媒体２２（以下光ディスクと記す。）から
データを読み出すピックアップ２３と、前記ピックアッ
プ２３の出力を増幅するプリアンプ２４と、前記プリア
ンプ２４の出力を２値化しその信号と同期したリードク
ロックを生成するＰＬＬブロックおよびエラー訂正ブロ
ックを含んだデジタル信号処理部２５と、前記２値化さ
れた信号をもとにディスクの回転を制御するサーボプロ
セッサ部２６と、前記サーボプロセッサ部２６の出力結
果に応じてディスクを回転させるスピンドルモータ３１
と、前記デジタル信号処理部２５の出力をアナログ値に
変換し音声データ３０を出力するＤ／Ａ変換器２７と、
前記デジタル信号処理部２５の出力をパーソナル・コン
ピュータ等で処理できるデジタルデータ２９に変換する
ＲＯＭデコーダ部２８で構成されている。
ように、記録媒体２２（以下光ディスクと記す。）から
データを読み出すピックアップ２３と、前記ピックアッ
プ２３の出力を増幅するプリアンプ２４と、前記プリア
ンプ２４の出力を２値化しその信号と同期したリードク
ロックを生成するＰＬＬブロックおよびエラー訂正ブロ
ックを含んだデジタル信号処理部２５と、前記２値化さ
れた信号をもとにディスクの回転を制御するサーボプロ
セッサ部２６と、前記サーボプロセッサ部２６の出力結
果に応じてディスクを回転させるスピンドルモータ３１
と、前記デジタル信号処理部２５の出力をアナログ値に
変換し音声データ３０を出力するＤ／Ａ変換器２７と、
前記デジタル信号処理部２５の出力をパーソナル・コン
ピュータ等で処理できるデジタルデータ２９に変換する
ＲＯＭデコーダ部２８で構成されている。
【０００３】前記プリアンプ２４の出力であるリードデ
ータ信号からリードクロックを再生するＰＬＬブロック
は図３に示すように、入力信号に応じた周波数の発振信
号を出力する電圧制御発振器１１と、電圧制御発振器の
出力信号１４と光ディスク装置の記録媒体からプリアン
プ２４を介して読み出されたＲＦ信号１を２値化したリ
ードデータ信号３との位相差を検出しその位相差に応じ
た制御信号を出力する位相比較器５と、前記位相比較器
５の比較結果によって電荷を充電または放電する第１の
チャージポンプ６と、前記リードデータ信号３の隣接す
る変化点の期間を前記電圧制御発振器の出力１４でカウ
ントすることによりリードデータ信号３と電圧制御発振
器１１の周波数を比較しその周波数差に応じた制御信号
を出力する周波数比較器７と、前記周波数比較器７の比
較結果によって電荷を充電または放電する第２のチャー
ジポンプ８と、前記第１のチャージポンプ出力と前記第
２のチャージポンプ出力を加算する加算回路９と、前記
加算回路９の出力を入力とするループフィルタ１０で構
成されている。この構成によればリードデータ信号３を
読み出すために必要な同期クロック、つまり電圧制御発
振器の出力１４が所望の値に対して高い場合は、周波数
比較器７から制御信号が出力され第２のチャージポンプ
８は電荷を放電しループフィルタ１０の出力電圧は降下
する。この結果電圧制御発振器１１の出力周波数は低く
なる。また、リードデータ信号を読み出すために必要な
同期クロックが所望の値に対して低い場合は、周波数比
較器７から制御信号が出力され第２のチャージポンプ８
は電荷を充電しループフィルタ１０の出力電圧は上昇す
る。この結果電圧制御発振器１１の出力周波数は高くな
る。周波数比較器７のこのような動作によって電圧制御
発振器１１の出力周波数は位相比較器５のキャプチャレ
ンジ内に引き込まれる。一方、位相比較器５は同期クロ
ックとリードデータ信号３との位相を比較しリードデー
タ信号３に対して同期クロックの位相が進んだ場合は、
位相比較器５から制御信号が出力され第１のチャージポ
ンプ６は電荷を放電しループフィルタの出力電圧は降下
する。この結果電圧制御発振器１１の出力周波数は低く
なる。また、リードデータ信号３に対して同期クロック
の位相が遅れた場合は、位相比較器５から制御信号が出
力され第１のチャージポンプ６は電荷を充電しループフ
ィルタ１０の出力電圧は上昇する。この結果電圧制御発
振器の出力周波数は高くなる。このように、周波数比較
器７からの制御信号により電圧制御発振器１１の出力周
波数を位相比較器５のキャプチャレンジ内に引き込み、
その後位相比較器５によって電圧制御発振器１１の出力
とリードデータ信号の位相を一致させるように動作す
る。
ータ信号からリードクロックを再生するＰＬＬブロック
は図３に示すように、入力信号に応じた周波数の発振信
号を出力する電圧制御発振器１１と、電圧制御発振器の
出力信号１４と光ディスク装置の記録媒体からプリアン
プ２４を介して読み出されたＲＦ信号１を２値化したリ
ードデータ信号３との位相差を検出しその位相差に応じ
た制御信号を出力する位相比較器５と、前記位相比較器
５の比較結果によって電荷を充電または放電する第１の
チャージポンプ６と、前記リードデータ信号３の隣接す
る変化点の期間を前記電圧制御発振器の出力１４でカウ
ントすることによりリードデータ信号３と電圧制御発振
器１１の周波数を比較しその周波数差に応じた制御信号
を出力する周波数比較器７と、前記周波数比較器７の比
較結果によって電荷を充電または放電する第２のチャー
ジポンプ８と、前記第１のチャージポンプ出力と前記第
２のチャージポンプ出力を加算する加算回路９と、前記
加算回路９の出力を入力とするループフィルタ１０で構
成されている。この構成によればリードデータ信号３を
読み出すために必要な同期クロック、つまり電圧制御発
振器の出力１４が所望の値に対して高い場合は、周波数
比較器７から制御信号が出力され第２のチャージポンプ
８は電荷を放電しループフィルタ１０の出力電圧は降下
する。この結果電圧制御発振器１１の出力周波数は低く
なる。また、リードデータ信号を読み出すために必要な
同期クロックが所望の値に対して低い場合は、周波数比
較器７から制御信号が出力され第２のチャージポンプ８
は電荷を充電しループフィルタ１０の出力電圧は上昇す
る。この結果電圧制御発振器１１の出力周波数は高くな
る。周波数比較器７のこのような動作によって電圧制御
発振器１１の出力周波数は位相比較器５のキャプチャレ
ンジ内に引き込まれる。一方、位相比較器５は同期クロ
ックとリードデータ信号３との位相を比較しリードデー
タ信号３に対して同期クロックの位相が進んだ場合は、
位相比較器５から制御信号が出力され第１のチャージポ
ンプ６は電荷を放電しループフィルタの出力電圧は降下
する。この結果電圧制御発振器１１の出力周波数は低く
なる。また、リードデータ信号３に対して同期クロック
の位相が遅れた場合は、位相比較器５から制御信号が出
力され第１のチャージポンプ６は電荷を充電しループフ
ィルタ１０の出力電圧は上昇する。この結果電圧制御発
振器の出力周波数は高くなる。このように、周波数比較
器７からの制御信号により電圧制御発振器１１の出力周
波数を位相比較器５のキャプチャレンジ内に引き込み、
その後位相比較器５によって電圧制御発振器１１の出力
とリードデータ信号の位相を一致させるように動作す
る。
【０００４】
【発明が解決しようとする課題】上述したＰＬＬ回路構
成では、光ディスクから信号を読み出すヘッドが光ディ
スクのトラックを高速に横切る動作（以下シーク動作と
記す。）をする場合や電源投入時などの光ディスクの回
転が不安定な場合、また、光ディスクの傷や欠陥等の不
完全領域部が有る場合には、リードデータ信号の隣接す
る変化点の期間が本来の期間とは大きく異なるため、周
波数比較器によって所望の周波数とは大きく異なった周
波数に引き込まれる事になり上記シーク動作等の動作時
のＰＬＬ出力は不安定になる。従って、光ディスクの回
転やヘッドの動作が安定状態に回復してもＰＬＬの動作
が不安定だった為に安定な状態に戻るまでに時間が必要
となり光ディスク再生装置のアクセスタイム向上を妨げ
る事となる。
成では、光ディスクから信号を読み出すヘッドが光ディ
スクのトラックを高速に横切る動作（以下シーク動作と
記す。）をする場合や電源投入時などの光ディスクの回
転が不安定な場合、また、光ディスクの傷や欠陥等の不
完全領域部が有る場合には、リードデータ信号の隣接す
る変化点の期間が本来の期間とは大きく異なるため、周
波数比較器によって所望の周波数とは大きく異なった周
波数に引き込まれる事になり上記シーク動作等の動作時
のＰＬＬ出力は不安定になる。従って、光ディスクの回
転やヘッドの動作が安定状態に回復してもＰＬＬの動作
が不安定だった為に安定な状態に戻るまでに時間が必要
となり光ディスク再生装置のアクセスタイム向上を妨げ
る事となる。
【０００５】本発明の目的は、上記リードデータ信号の
信頼性の高さを検出する事により上記従来の問題を解決
するものであり、リードデータ信号が不安定であっても
所望の周波数に対して大きく離れる事無く安定に動作す
る事により光ディスク再生装置のアクセスタイムを向上
させることができるＰＬＬ回路を提供することにある。
信頼性の高さを検出する事により上記従来の問題を解決
するものであり、リードデータ信号が不安定であっても
所望の周波数に対して大きく離れる事無く安定に動作す
る事により光ディスク再生装置のアクセスタイムを向上
させることができるＰＬＬ回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、光ディスクか
ら読み込まれたＲＦ信号からディスクのミラー部とディ
フェクト部を検出しリードデータ信号の信頼性の低下を
関知しその情報によってＰＬＬ回路の周波数比較器の動
作を一時停止させ信頼性の低いリードデータ信号に対し
てＰＬＬを追従させない事および定常時に発生するディ
フェクト部に対しては同一の周波数を出力する第２のＰ
ＬＬの電圧制御発振器の制御電圧を第１のＰＬＬの電圧
制御発振器に与える事によりディフェクトおよびミラー
部におけるＰＬＬ回路の動作が安定になるようにしたも
のである。
ら読み込まれたＲＦ信号からディスクのミラー部とディ
フェクト部を検出しリードデータ信号の信頼性の低下を
関知しその情報によってＰＬＬ回路の周波数比較器の動
作を一時停止させ信頼性の低いリードデータ信号に対し
てＰＬＬを追従させない事および定常時に発生するディ
フェクト部に対しては同一の周波数を出力する第２のＰ
ＬＬの電圧制御発振器の制御電圧を第１のＰＬＬの電圧
制御発振器に与える事によりディフェクトおよびミラー
部におけるＰＬＬ回路の動作が安定になるようにしたも
のである。
【０００７】ミラー部とディフェクト部でのＲＦ信号の
エンベロープ波形を図５に示す。ミラー部とはディスク
のトラック間のデータが存在しない領域でありこのとき
のエンベロープ信号の下側の値は通常時より上昇するの
でこれを検出することでミラー信号を生成できる。ま
た、ディフェクト部とはディスクのトラック上でディス
クの傷や欠陥等によりデータが不正確な領域又は不完全
な領域でこのときのエンベロープ信号の上側の値は通常
時より下降するのでこれを検出することでディフェクト
信号を生成できる。
エンベロープ波形を図５に示す。ミラー部とはディスク
のトラック間のデータが存在しない領域でありこのとき
のエンベロープ信号の下側の値は通常時より上昇するの
でこれを検出することでミラー信号を生成できる。ま
た、ディフェクト部とはディスクのトラック上でディス
クの傷や欠陥等によりデータが不正確な領域又は不完全
な領域でこのときのエンベロープ信号の上側の値は通常
時より下降するのでこれを検出することでディフェクト
信号を生成できる。
【０００８】本発明の請求項１に記載したＰＬＬ回路
は、入力信号に応じた周波数の発振信号を出力する電圧
制御発振器と、前記電圧制御発振器の出力信号と記録媒
体から読み出されたＲＦ信号を２値化してなるデータ信
号との位相差を検出し該位相差に応じた比較結果を出力
する位相比較器と、前記位相比較器の比較結果によって
電荷を充電または放電する第１のチャージポンプと、前
記データ信号の隣接する変化点の期間を前記電圧制御発
振器の出力で計数することにより該データ信号と前記電
圧制御発振器が出力する前記周波数に発振信号とを比較
しその周波数差に応じた比較結果を出力する周波数比較
器と、前記周波数比較器の比較結果によって電荷を充電
または放電する第２のチャージポンプと、前記第１のチ
ャージポンプ出力と前記第２のチャージポンプ出力とを
加算する加算回路と、該加算回路の出力を入力とし前記
入力信号を出力する第１のループフィルタと、前記ＲＦ
信号を２値化したデータ信号の隣接する変化点の期間が
本来の期間とは異なる期間を検出して検出信号を出力す
る検出回路とを備えたＰＬＬ回路であって、前記周波数
比較器が出力する比較結果を前記検出信号に基づいて制
御してなることを特徴とする。
は、入力信号に応じた周波数の発振信号を出力する電圧
制御発振器と、前記電圧制御発振器の出力信号と記録媒
体から読み出されたＲＦ信号を２値化してなるデータ信
号との位相差を検出し該位相差に応じた比較結果を出力
する位相比較器と、前記位相比較器の比較結果によって
電荷を充電または放電する第１のチャージポンプと、前
記データ信号の隣接する変化点の期間を前記電圧制御発
振器の出力で計数することにより該データ信号と前記電
圧制御発振器が出力する前記周波数に発振信号とを比較
しその周波数差に応じた比較結果を出力する周波数比較
器と、前記周波数比較器の比較結果によって電荷を充電
または放電する第２のチャージポンプと、前記第１のチ
ャージポンプ出力と前記第２のチャージポンプ出力とを
加算する加算回路と、該加算回路の出力を入力とし前記
入力信号を出力する第１のループフィルタと、前記ＲＦ
信号を２値化したデータ信号の隣接する変化点の期間が
本来の期間とは異なる期間を検出して検出信号を出力す
る検出回路とを備えたＰＬＬ回路であって、前記周波数
比較器が出力する比較結果を前記検出信号に基づいて制
御してなることを特徴とする。
【０００９】また、請求項２記載のＰＬＬ回路は、請求
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号を入力として前記記録媒体のミラー部を検出し
てなることを特徴とする。
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号を入力として前記記録媒体のミラー部を検出し
てなることを特徴とする。
【００１０】また、請求項３記載のＰＬＬ回路は、請求
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号を入力として前記記録媒体のディフェクト部を
検出してなることを特徴とする。
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号を入力として前記記録媒体のディフェクト部を
検出してなることを特徴とする。
【００１１】また、請求項４記載のＰＬＬ回路は、請求
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号のエンベロープに基づいて検出してなることを
特徴とする。また、請求項５記載のＰＬＬ回路は、記録
媒体から読み出されたＲＦ信号から該信号に同期するク
ロック信号を発生するＰＬＬ回路において、前記ＲＦ信
号の周波数と前記クロック信号の周波数とを比較する周
波数比較器と、該記録媒体の記録データの不完全部分を
前記ＲＦ信号に基づいて検出する手段と、該不完全部分
の検出中に該周波数比較器の出力を保持する手段とを具
備し、該保持動作中は前記ＲＦ信号への追従を停止して
なることを特徴とする。
項１記載のＰＬＬ回路において、前記検出回路は、前記
ＲＦ信号のエンベロープに基づいて検出してなることを
特徴とする。また、請求項５記載のＰＬＬ回路は、記録
媒体から読み出されたＲＦ信号から該信号に同期するク
ロック信号を発生するＰＬＬ回路において、前記ＲＦ信
号の周波数と前記クロック信号の周波数とを比較する周
波数比較器と、該記録媒体の記録データの不完全部分を
前記ＲＦ信号に基づいて検出する手段と、該不完全部分
の検出中に該周波数比較器の出力を保持する手段とを具
備し、該保持動作中は前記ＲＦ信号への追従を停止して
なることを特徴とする。
【００１２】また、請求項６記載のＰＬＬ回路は、請求
項１記載のＰＬＬ回路において、第２の入力信号に応じ
た周波数の発振信号を出力する第２の電圧制御発振器
と、該第２の電圧制御発振器の出力信号と基準クロック
との周波数差と位相差を検出し該周波数差と位相差とに
応じた比較結果を出力する位相周波数比較器と、該位相
周波数比較器の比較結果によって電荷を充電または放電
する第３のチャージポンプと、該第３のチャージポンプ
の出力を平滑化し前記第２の入力信号を出力して前記電
圧制御発振器を制御する第２のループフィルタと、前記
ディフェクト信号により制御されるスイッチ回路とを具
備し、該ディフェクト信号が出力されている間は、該ス
イッチ回路を介して前記第２のループフィルタの出力が
前記加算回路に入力にされ加算されてなることを特徴と
する。
項１記載のＰＬＬ回路において、第２の入力信号に応じ
た周波数の発振信号を出力する第２の電圧制御発振器
と、該第２の電圧制御発振器の出力信号と基準クロック
との周波数差と位相差を検出し該周波数差と位相差とに
応じた比較結果を出力する位相周波数比較器と、該位相
周波数比較器の比較結果によって電荷を充電または放電
する第３のチャージポンプと、該第３のチャージポンプ
の出力を平滑化し前記第２の入力信号を出力して前記電
圧制御発振器を制御する第２のループフィルタと、前記
ディフェクト信号により制御されるスイッチ回路とを具
備し、該ディフェクト信号が出力されている間は、該ス
イッチ回路を介して前記第２のループフィルタの出力が
前記加算回路に入力にされ加算されてなることを特徴と
する。
【００１３】また、請求項７記載の光ディスク装置は、
請求項１もしくは５又は６記載のＰＬＬ回路を具備する
ことを特徴とする。
請求項１もしくは５又は６記載のＰＬＬ回路を具備する
ことを特徴とする。
【００１４】かかる構成により、請求項１ないし５記載
のＰＬＬ回路は、シーク動作時、電源投入時などの光デ
ィスクの回転が不安定な場合や光ディスクの傷や欠陥が
有る場合に周波数比較器が信頼性の低いリードデータ信
号に追従する事無く直前の安定した出力周波数を維持で
きるので、リードデータ信号が信頼性の低い状態から信
頼性の高い状態に切り替わった時に速やかにリードデー
タ信号に対してＰＬＬ回路を引き込むことができ、ま
た、請求項７記載の光ディスク装置のアクセスタイム向
上に寄与する。
のＰＬＬ回路は、シーク動作時、電源投入時などの光デ
ィスクの回転が不安定な場合や光ディスクの傷や欠陥が
有る場合に周波数比較器が信頼性の低いリードデータ信
号に追従する事無く直前の安定した出力周波数を維持で
きるので、リードデータ信号が信頼性の低い状態から信
頼性の高い状態に切り替わった時に速やかにリードデー
タ信号に対してＰＬＬ回路を引き込むことができ、ま
た、請求項７記載の光ディスク装置のアクセスタイム向
上に寄与する。
【００１５】また、かかる構成により、請求項６記載の
ＰＬＬ回路も、シーク動作時、電源投入時などの光ディ
スクの回転が不安定な場合や光ディスクの傷や欠陥が有
る場合に周波数比較器が信頼性の低いリードデータ信号
に追従する事無く定常時の出力周波数の近傍の周波数を
出力しているのでリードデータ信号が信頼性の低い状態
から信頼性の高い状態に切り替わった時に速やかにリー
ドデータ信号に対してＰＬＬ回路を引き込むことがで
き、また、請求項７記載の光ディスク装置のアクセスタ
イム向上に寄与する。
ＰＬＬ回路も、シーク動作時、電源投入時などの光ディ
スクの回転が不安定な場合や光ディスクの傷や欠陥が有
る場合に周波数比較器が信頼性の低いリードデータ信号
に追従する事無く定常時の出力周波数の近傍の周波数を
出力しているのでリードデータ信号が信頼性の低い状態
から信頼性の高い状態に切り替わった時に速やかにリー
ドデータ信号に対してＰＬＬ回路を引き込むことがで
き、また、請求項７記載の光ディスク装置のアクセスタ
イム向上に寄与する。
【００１６】
【発明の実施の形態】図１は、本発明の第１の実施の形
態を示すＰＬＬ回路の構成を示すブロック図である。こ
の図において１は光ディスクから読み出されたアナログ
のＲＦ信号である。２はＲＦ信号１を２値化する２値化
回路、３は２値化回路２で２値化されたリードデータ信
号で例えばコンパクトディスク（以下ＣＤと記す。）で
はＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏ
ｄｕｌａｔｉｏｎ）信号で３Ｔから１１Ｔの周期を持つ
ＮＲＺＩ信号である。４はＲＦ信号１の振幅の最大値お
よび最小値を保持してエンベロープを検出しディスクの
ミラー部、ディフェクト部の情報を出力するエンベロー
プ検出回路、５はリードデータ信号３と第１の電圧制御
発振器１１の出力の位相を比較する位相比較器、６は位
相比較器５の比較結果によって電荷を充電または放電す
る第１のチャージポンプ、７は２値化されたリードデー
タ信号３の隣接する変化点の期間を電圧制御発振器１１
の出力でカウントすることによりリードデータ信号３と
電圧制御発振器１１の周波数を比較しその周波数差に応
じた制御信号を出力する周波数比較器、８は周波数比較
器７の比較結果によって電荷を充電または放電する第２
のチャージポンプ、９は第１のチャージポンプ６の出力
と第２のチャージポンプ８の出力を加算する加算回路、
１０は入力信号を平滑化し電圧制御発振器１１を制御す
る第１のループフィルタ、１１はループフィルタ１０の
出力により制御される第１の電圧制御発振器である。
態を示すＰＬＬ回路の構成を示すブロック図である。こ
の図において１は光ディスクから読み出されたアナログ
のＲＦ信号である。２はＲＦ信号１を２値化する２値化
回路、３は２値化回路２で２値化されたリードデータ信
号で例えばコンパクトディスク（以下ＣＤと記す。）で
はＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏ
ｄｕｌａｔｉｏｎ）信号で３Ｔから１１Ｔの周期を持つ
ＮＲＺＩ信号である。４はＲＦ信号１の振幅の最大値お
よび最小値を保持してエンベロープを検出しディスクの
ミラー部、ディフェクト部の情報を出力するエンベロー
プ検出回路、５はリードデータ信号３と第１の電圧制御
発振器１１の出力の位相を比較する位相比較器、６は位
相比較器５の比較結果によって電荷を充電または放電す
る第１のチャージポンプ、７は２値化されたリードデー
タ信号３の隣接する変化点の期間を電圧制御発振器１１
の出力でカウントすることによりリードデータ信号３と
電圧制御発振器１１の周波数を比較しその周波数差に応
じた制御信号を出力する周波数比較器、８は周波数比較
器７の比較結果によって電荷を充電または放電する第２
のチャージポンプ、９は第１のチャージポンプ６の出力
と第２のチャージポンプ８の出力を加算する加算回路、
１０は入力信号を平滑化し電圧制御発振器１１を制御す
る第１のループフィルタ、１１はループフィルタ１０の
出力により制御される第１の電圧制御発振器である。
【００１７】次にＥＦＭ信号について簡単に説明する。
図６は、ＥＦＭ信号と同期クロックの位相関係を示す図
である。ＥＦＭ信号は、最大周期１１Ｔ、最小周期３Ｔ
のＮＲＺＩ信号で、ＰＬＬの出力でＥＦＭ信号の隣接す
る変化点の期間ＴＭＡＸ、ＴＭＩＮ、ＴＡをカウントし
その最大値ＴＭＡＸを検出することによりＥＦＭ信号と
ＰＬＬ出力の周波数比較を行うことができる。図６のよ
うに同期がとれている状態では、前記カウント値の最大
値は１１となる。
図６は、ＥＦＭ信号と同期クロックの位相関係を示す図
である。ＥＦＭ信号は、最大周期１１Ｔ、最小周期３Ｔ
のＮＲＺＩ信号で、ＰＬＬの出力でＥＦＭ信号の隣接す
る変化点の期間ＴＭＡＸ、ＴＭＩＮ、ＴＡをカウントし
その最大値ＴＭＡＸを検出することによりＥＦＭ信号と
ＰＬＬ出力の周波数比較を行うことができる。図６のよ
うに同期がとれている状態では、前記カウント値の最大
値は１１となる。
【００１８】次に図１の実施の形態の動作について説明
する。光ディスク再生装置の信号読み出しヘッドがディ
スクのトラック上を通過しており、またディスクに傷や
欠陥によるディフェクト部が無いときは、ＲＦ信号１の
振幅は規定値より大きくしかも一定である。従って、リ
ードデータ信号３の信頼性も高く周波数比較器７の出力
と位相比較器５の出力結果を基に第１の電圧制御発振器
１１を制御すればリードデータ信号３に第１の電圧制御
発振器１１の出力はロックしリードデータ信号の再生が
可能になる。
する。光ディスク再生装置の信号読み出しヘッドがディ
スクのトラック上を通過しており、またディスクに傷や
欠陥によるディフェクト部が無いときは、ＲＦ信号１の
振幅は規定値より大きくしかも一定である。従って、リ
ードデータ信号３の信頼性も高く周波数比較器７の出力
と位相比較器５の出力結果を基に第１の電圧制御発振器
１１を制御すればリードデータ信号３に第１の電圧制御
発振器１１の出力はロックしリードデータ信号の再生が
可能になる。
【００１９】次に光ディスク再生装置の信号読み出しヘ
ッドがディスクのトラック上を通過しており、そのトラ
ック上にディスクに傷や欠陥によるディフェクト部が存
在した時はＲＦ信号１の上側の振幅が小さくなり２値化
回路２の出力であるリードデータ信号３はロウレベルの
信号が出力される。また、エンベロープ検出回路４はＲ
Ｆ信号１の上側の振幅が小さくなった事を検出してディ
フェクト検出信号１２を出力する。この結果周波数比較
器７には期待値以上に長い期間のロウレベルの期間を含
むリードデータ信号３が入力される事になるがディフェ
クト検出信号１２により周波数比較動作を停止するので
第２のチャージポンプ８の出力は充電も放電も行わずデ
ィフェクト直前のロック時の状態を保持する。また、位
相比較器５には比較対象となるリードデータ信号３の変
化点が存在しない事からこれもディフェクト直前のロッ
ク時の状態を保持する。従ってループフィルタ１０の出
力もディフェクト直前のロック時の電圧値となるのでＰ
ＬＬの出力周波数がディフェクト時のリードデータ信号
３に追従する事無く次の信頼性の高いリードデータ信号
が入力されるまでディフェクト直前のロック時の周波数
を保持する。次に、ディスク上のディフェクト通過後に
信頼性の高いリードデータ信号が入力されるとディフェ
クト信号１２が解除され位相比較器５と周波数比較器７
が動作を再開しＰＬＬの出力周波数は速やかにリードデ
ータ信号に追従しロックする。
ッドがディスクのトラック上を通過しており、そのトラ
ック上にディスクに傷や欠陥によるディフェクト部が存
在した時はＲＦ信号１の上側の振幅が小さくなり２値化
回路２の出力であるリードデータ信号３はロウレベルの
信号が出力される。また、エンベロープ検出回路４はＲ
Ｆ信号１の上側の振幅が小さくなった事を検出してディ
フェクト検出信号１２を出力する。この結果周波数比較
器７には期待値以上に長い期間のロウレベルの期間を含
むリードデータ信号３が入力される事になるがディフェ
クト検出信号１２により周波数比較動作を停止するので
第２のチャージポンプ８の出力は充電も放電も行わずデ
ィフェクト直前のロック時の状態を保持する。また、位
相比較器５には比較対象となるリードデータ信号３の変
化点が存在しない事からこれもディフェクト直前のロッ
ク時の状態を保持する。従ってループフィルタ１０の出
力もディフェクト直前のロック時の電圧値となるのでＰ
ＬＬの出力周波数がディフェクト時のリードデータ信号
３に追従する事無く次の信頼性の高いリードデータ信号
が入力されるまでディフェクト直前のロック時の周波数
を保持する。次に、ディスク上のディフェクト通過後に
信頼性の高いリードデータ信号が入力されるとディフェ
クト信号１２が解除され位相比較器５と周波数比較器７
が動作を再開しＰＬＬの出力周波数は速やかにリードデ
ータ信号に追従しロックする。
【００２０】次に光ディスク再生装置の信号読み出しヘ
ッドがシーク動作によってディスクのミラー部を通過し
ている時はＲＦ信号１の下側の振幅が小さくなり２値化
回路２の出力であるリードデータ信号３はハイレベルの
信号が出力される。また、エンベロープ検出回路はＲＦ
信号１の下側の振幅が小さくなった事を検出してミラー
検出信号１３を出力する。この結果周波数比較器７には
期待値以上に長い期間のハイレベルの期間を含むリード
データ信号３が入力される事になるがミラー検出信号１
３により周波数比較動作を停止するので第２のチャージ
ポンプの出力はミラー直前のロック時の状態を保持す
る。また、位相比較器５には比較対象となるリードデー
タ信号３の変化点が存在しない事からこれもミラー直前
のロック時の状態を保持する。従ってループフィルタ１
０の出力もミラー直前のロック時の電圧値となるのでＰ
ＬＬの出力周波数がミラー時のリードデータ信号３に追
従する事無く次の信頼性の高いリードデータ信号が入力
されるまでミラー直前のロック時の周波数を保持する。
次に、ディスクのミラー部通過後に信頼性の高いリード
データ信号が入力されるとミラー検出信号１３が解除さ
れ位相比較器５と周波数比較器７が動作を再開しＰＬＬ
の出力周波数は速やかにリードデータ信号に追従しロッ
クする。
ッドがシーク動作によってディスクのミラー部を通過し
ている時はＲＦ信号１の下側の振幅が小さくなり２値化
回路２の出力であるリードデータ信号３はハイレベルの
信号が出力される。また、エンベロープ検出回路はＲＦ
信号１の下側の振幅が小さくなった事を検出してミラー
検出信号１３を出力する。この結果周波数比較器７には
期待値以上に長い期間のハイレベルの期間を含むリード
データ信号３が入力される事になるがミラー検出信号１
３により周波数比較動作を停止するので第２のチャージ
ポンプの出力はミラー直前のロック時の状態を保持す
る。また、位相比較器５には比較対象となるリードデー
タ信号３の変化点が存在しない事からこれもミラー直前
のロック時の状態を保持する。従ってループフィルタ１
０の出力もミラー直前のロック時の電圧値となるのでＰ
ＬＬの出力周波数がミラー時のリードデータ信号３に追
従する事無く次の信頼性の高いリードデータ信号が入力
されるまでミラー直前のロック時の周波数を保持する。
次に、ディスクのミラー部通過後に信頼性の高いリード
データ信号が入力されるとミラー検出信号１３が解除さ
れ位相比較器５と周波数比較器７が動作を再開しＰＬＬ
の出力周波数は速やかにリードデータ信号に追従しロッ
クする。
【００２１】図２は本発明の第２の実施の形態を示すＰ
ＬＬ回路の構成を示すブロック図である。図２において
第１の実施の形態である図１と同一機能のブロックには
同一番号を付しここでは説明を省略する。１５は外部基
準信号であり第２の電圧制御発振器１９の出力周波数が
第１の電圧制御発振器１１と同じ出力周波数になるよう
に決定される。１６は外部基準信号１５と第２の電圧制
御発振器１９の出力２１の位相と周波数を比較する位相
周波数比較器である。１７は位相周波数比較器１６の比
較結果によって電荷を充電または放電する第３のチャー
ジポンプ、１８は入力信号を平滑化し電圧制御発振器１
９を制御する第２のループフィルタ、１９はループフィ
ルタ１８の出力により制御される電圧制御発振器であり
その電気的特性は第１の電圧制御発振器１１と同一であ
る。また、２０はディフェクト検出信号１２により制御
されるスイッチ回路である。
ＬＬ回路の構成を示すブロック図である。図２において
第１の実施の形態である図１と同一機能のブロックには
同一番号を付しここでは説明を省略する。１５は外部基
準信号であり第２の電圧制御発振器１９の出力周波数が
第１の電圧制御発振器１１と同じ出力周波数になるよう
に決定される。１６は外部基準信号１５と第２の電圧制
御発振器１９の出力２１の位相と周波数を比較する位相
周波数比較器である。１７は位相周波数比較器１６の比
較結果によって電荷を充電または放電する第３のチャー
ジポンプ、１８は入力信号を平滑化し電圧制御発振器１
９を制御する第２のループフィルタ、１９はループフィ
ルタ１８の出力により制御される電圧制御発振器であり
その電気的特性は第１の電圧制御発振器１１と同一であ
る。また、２０はディフェクト検出信号１２により制御
されるスイッチ回路である。
【００２２】次にこの実施の形態の動作について説明す
る。図１において説明したように、ＲＦ信号からミラー
あるいはディフェクトの情報が検出されると第１のルー
プフィルタ１０の入出力はミラーあるいはディフェクト
の情報が検出される直前の電圧を保持する。ここでディ
フェクト検出時のみ第１のループフィルタ１０ブロック
内で電圧を保持する代わりにスイッチ回路２０を導通し
第２のループフィルタ１８の出力電圧を加算回路９に入
力する。このとき、第１の実施の形態と同様に周波数比
較器７の動作は停止しまた位相比較器５はリードデータ
信号３の変化点が存在しないことから停止状態となり第
１のチャージポンプ６と第２のチャージポンプ８の出力
はハイインピーダンスになる。第１の電圧制御発振器１
１と第２の電圧制御発振器１９はほぼ同一の周波数で発
振し、また、半導体集積回路上で形成する事によりほぼ
同一の特性であるので定常時の第１のループフィルタ１
０の出力電圧と第２のループフィルタ１８の出力電圧は
ほぼ等しいのでディフェクト検出時の前後で光ディスク
の回転が定常状態である場合、第１のループフィルタ１
０に第２のループフィルタ１８の出力電圧を与える事に
より外来ノイズに強くなり第１の電圧制御発振器１１の
出力周波数の安定化が計られる。従って、リードデータ
信号が信頼性の低い状態から信頼性の高い状態に切り替
わった時に速やかにリードデータ信号に対してＰＬＬ回
路を引き込むことができる。
る。図１において説明したように、ＲＦ信号からミラー
あるいはディフェクトの情報が検出されると第１のルー
プフィルタ１０の入出力はミラーあるいはディフェクト
の情報が検出される直前の電圧を保持する。ここでディ
フェクト検出時のみ第１のループフィルタ１０ブロック
内で電圧を保持する代わりにスイッチ回路２０を導通し
第２のループフィルタ１８の出力電圧を加算回路９に入
力する。このとき、第１の実施の形態と同様に周波数比
較器７の動作は停止しまた位相比較器５はリードデータ
信号３の変化点が存在しないことから停止状態となり第
１のチャージポンプ６と第２のチャージポンプ８の出力
はハイインピーダンスになる。第１の電圧制御発振器１
１と第２の電圧制御発振器１９はほぼ同一の周波数で発
振し、また、半導体集積回路上で形成する事によりほぼ
同一の特性であるので定常時の第１のループフィルタ１
０の出力電圧と第２のループフィルタ１８の出力電圧は
ほぼ等しいのでディフェクト検出時の前後で光ディスク
の回転が定常状態である場合、第１のループフィルタ１
０に第２のループフィルタ１８の出力電圧を与える事に
より外来ノイズに強くなり第１の電圧制御発振器１１の
出力周波数の安定化が計られる。従って、リードデータ
信号が信頼性の低い状態から信頼性の高い状態に切り替
わった時に速やかにリードデータ信号に対してＰＬＬ回
路を引き込むことができる。
【００２３】
【発明の効果】本発明によれば、周波数比較器の動作を
リードデータ信号の信頼性の高さに応じて制御する構成
とした事から、ＰＬＬ回路は信頼性の低いリードデータ
信号に追従する事無く常に安定に動作する。また、リー
ドデータ信号が信頼性の低い状態から信頼性の高い状態
に切り替わった時に電圧制御発振器出力周波数を速やか
にリードデータ信号に対して引き込むことができ、光デ
ィスク装置のアクセスタイム向上に寄与する。
リードデータ信号の信頼性の高さに応じて制御する構成
とした事から、ＰＬＬ回路は信頼性の低いリードデータ
信号に追従する事無く常に安定に動作する。また、リー
ドデータ信号が信頼性の低い状態から信頼性の高い状態
に切り替わった時に電圧制御発振器出力周波数を速やか
にリードデータ信号に対して引き込むことができ、光デ
ィスク装置のアクセスタイム向上に寄与する。
【図１】本発明のＰＬＬ回路の第１の実施の形態を示す
図。
図。
【図２】本発明のＰＬＬ回路の第２の実施の形態を示す
図。
図。
【図３】従来のＰＬＬ回路を示す図。
【図４】光ディスク装置の構成を示す図。
【図５】エンベロープ検出部の動作を示す図。
【図６】ＥＦＭ信号と同期クロックのタイミングを示す
図。
図。
【符号の説明】 １ ＲＦ信号入力 ２ ２値化回路 ３ リードデータ信号 ４ エンベロープ検出回路 ５ 位相比較器 ６，８，１７ チャージポンプ ７ 周波数比較器 ９ 加算回路 １０，１８ ループフィルタ １１，１９ 電圧制御発振器 １２ ディフェクト検出出力 １３ ミラー検出出力 １４，２１ ＰＬＬ回路出力 １５ 外部基準信号 １６ 位相周波数比較器 ２０ スイッチ回路 ２２ 光ディスク ２３ ピックアップ ２４ プリアンプ ２５ デジタル信号処理部 ２６ サーボプロセッサ ２７ Ｄ／Ａ変換器 ２８ ＲＯＭデコーダ部 ２９ デジタルデータ ３０ 音声データ
Claims (7)
- 【請求項１】入力信号に応じた周波数の発振信号を出力
する電圧制御発振器と、前記電圧制御発振器の出力信号
と記録媒体から読み出されたＲＦ信号を２値化してなる
データ信号との位相差を検出し該位相差に応じた比較結
果を出力する位相比較器と、前記位相比較器の比較結果
によって電荷を充電または放電する第１のチャージポン
プと、前記データ信号の隣接する変化点の期間を前記電
圧制御発振器の出力で計数することにより該データ信号
と前記電圧制御発振器が出力する前記周波数に発振信号
とを比較しその周波数差に応じた比較結果を出力する周
波数比較器と、前記周波数比較器の比較結果によって電
荷を充電または放電する第２のチャージポンプと、前記
第１のチャージポンプ出力と前記第２のチャージポンプ
出力とを加算する加算回路と、該加算回路の出力を入力
とし前記入力信号を出力する第１のループフィルタと、
前記ＲＦ信号を２値化したデータ信号の隣接する変化点
の期間が本来の期間とは異なる期間を検出して検出信号
を出力する検出回路とを備えたＰＬＬ回路であって、前
記周波数比較器が出力する比較結果を前記検出信号に基
づいて制御してなることを特徴とするＰＬＬ回路。 - 【請求項２】前記検出回路は、前記ＲＦ信号を入力とし
て前記記録媒体のミラー部を検出してなることを特徴と
する請求項１記載のＰＬＬ回路。 - 【請求項３】前記検出回路は、前記ＲＦ信号を入力とし
て前記記録媒体のディフェクト部を検出してなることを
特徴とする請求項１記載のＰＬＬ回路。 - 【請求項４】前記検出回路は、前記ＲＦ信号のエンベロ
ープに基づいて検出してなることを特徴とする請求項１
記載のＰＬＬ回路。 - 【請求項５】記録媒体から読み出されたＲＦ信号から該
信号に同期するクロック信号を発生するＰＬＬ回路にお
いて、前記ＲＦ信号の周波数と前記クロック信号の周波
数とを比較する周波数比較器と、該記録媒体の記録デー
タの不完全部分を前記ＲＦ信号に基づいて検出する手段
と、該不完全部分の検出中に該周波数比較器の出力を保
持する手段とを具備し、該保持動作中は前記ＲＦ信号へ
の追従を停止してなることを特徴とするＰＬＬ回路。 - 【請求項６】請求項１記載のＰＬＬ回路において、第２
の入力信号に応じた周波数の発振信号を出力する第２の
電圧制御発振器と、該第２の電圧制御発振器の出力信号
と基準クロックとの周波数差と位相差を検出し該周波数
差と位相差とに応じた比較結果を出力する位相周波数比
較器と、該位相周波数比較器の比較結果によって電荷を
充電または放電する第３のチャージポンプと、該第３の
チャージポンプの出力を平滑化し前記第２の入力信号を
出力して前記電圧制御発振器を制御する第２のループフ
ィルタと、前記ディフェクト信号により制御されるスイ
ッチ回路とを具備し、該ディフェクト信号が出力されて
いる間は、該スイッチ回路を介して前記第２のループフ
ィルタの出力が前記加算回路に入力にされ加算されてな
ることを特徴とするＰＬＬ回路。 - 【請求項７】請求項１もしくは５又は６記載のＰＬＬ回
路を具備することを特徴とする光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8264956A JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Ｐｌｌ回路とこれを具備する光ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8264956A JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Ｐｌｌ回路とこれを具備する光ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112141A true JPH10112141A (ja) | 1998-04-28 |
Family
ID=17410547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8264956A Withdrawn JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Ｐｌｌ回路とこれを具備する光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112141A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
| US7266170B2 (en) | 2001-05-11 | 2007-09-04 | Fujitsu Limited | Signal generating circuit, timing recovery PLL, signal generating system and signal generating method |
| JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム |
| KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
-
1996
- 1996-10-04 JP JP8264956A patent/JPH10112141A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
| US7266170B2 (en) | 2001-05-11 | 2007-09-04 | Fujitsu Limited | Signal generating circuit, timing recovery PLL, signal generating system and signal generating method |
| KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
| US8223603B2 (en) | 2003-05-13 | 2012-07-17 | Samsung Electronics Co., Ltd. | Frequency detection apparatus and method for generation of a clock signal for optical disc |
| JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム |
| KR100853085B1 (ko) * | 2006-03-14 | 2008-08-19 | 산요덴키가부시키가이샤 | 광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 |
| US7970254B2 (en) | 2006-03-14 | 2011-06-28 | Sanyo Electric Co., Ltd. | PLL control circuit of optical disc apparatus, and recording medium having recorded thereon program for controlling the optical disc apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6584053B1 (en) | Disk recording system | |
| JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
| JP2891125B2 (ja) | 光ディスク再生装置 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| US6587411B2 (en) | Signal processing circuit having a voltage controlled oscillator capable of continuously changing the center frequency in accordance with a control voltage | |
| US6058152A (en) | Phase comparison method and apparatus for digital signals | |
| US6255911B1 (en) | PLL circuit protected against noise and missing pulses in a reference signal | |
| JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
| JPH10112141A (ja) | Ｐｌｌ回路とこれを具備する光ディスク装置 | |
| JP2002117631A (ja) | クロック生成回路 | |
| JPH11317018A (ja) | ディスク再生装置及びｒｆアンプ制御回路 | |
| JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
| US6438080B1 (en) | Disk driving method and disk drive | |
| JP3956421B2 (ja) | ディスク再生装置の信号処理回路 | |
| JP2856563B2 (ja) | 光ディスクプレーヤ | |
| US7366064B2 (en) | Disk reproducing apparatus | |
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JP2001143404A (ja) | ウォブル信号のデータ復調回路 | |
| JP2003007004A (ja) | 情報記録再生装置および方法、記録媒体、並びにプログラム | |
| JPH1069733A (ja) | クロック生成方法 | |
| JPH0757384A (ja) | ディスクプレーヤ | |
| KR19990048996A (ko) | 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로 | |
| JPH0785332B2 (ja) | ディスク再生装置 | |
| JP2001184805A (ja) | クロック抽出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |