JPH10112141A - Pll回路とこれを具備する光ディスク装置 - Google Patents
Pll回路とこれを具備する光ディスク装置Info
- Publication number
- JPH10112141A JPH10112141A JP8264956A JP26495696A JPH10112141A JP H10112141 A JPH10112141 A JP H10112141A JP 8264956 A JP8264956 A JP 8264956A JP 26495696 A JP26495696 A JP 26495696A JP H10112141 A JPH10112141 A JP H10112141A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- circuit
- read data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【解決手段】光ディスク装置で記録媒体から読み出され
たリードデータ信号からリードクロックを再生するPL
L回路に関する。光ディスクから読み込まれたRF信号
1のエンベロープ信号から、エンベロープ検出回路4は
ディスクのミラー部またはディフェクト部を検出し、ミ
ラー検出信号13またはディフェクト検出信号12を出
力する。その情報によってPLL回路の周波数比較器7
の動作を一時停止させ、品質の低い外部入力信号に対し
てPLLを追従させない手段を有する。また、定常時に
発生するディフェクト部に対しては同一の周波数を出力
する第2のPLLの電圧制御発振器の制御電圧を第1の
PLLの電圧制御発振器に与える手段を有する。 【効果】ミラー部やディフェクト部等の記録不完全部を
有する光ディスクであっても、PLL回路の動作が安定
になるため、アクセスタイムが高速化できる。
たリードデータ信号からリードクロックを再生するPL
L回路に関する。光ディスクから読み込まれたRF信号
1のエンベロープ信号から、エンベロープ検出回路4は
ディスクのミラー部またはディフェクト部を検出し、ミ
ラー検出信号13またはディフェクト検出信号12を出
力する。その情報によってPLL回路の周波数比較器7
の動作を一時停止させ、品質の低い外部入力信号に対し
てPLLを追従させない手段を有する。また、定常時に
発生するディフェクト部に対しては同一の周波数を出力
する第2のPLLの電圧制御発振器の制御電圧を第1の
PLLの電圧制御発振器に与える手段を有する。 【効果】ミラー部やディフェクト部等の記録不完全部を
有する光ディスクであっても、PLL回路の動作が安定
になるため、アクセスタイムが高速化できる。
Description
【0001】
【発明の属する技術分野】本発明は、例えば、光ディス
ク装置で記録媒体から読み出されたリードデータ信号か
らリードクロックを再生するPLL(フェイズロックド
ループ)回路に関し、特に記録媒体からの入力信号が不
安定な場合に安定して追従するPLL回路に関する。
ク装置で記録媒体から読み出されたリードデータ信号か
らリードクロックを再生するPLL(フェイズロックド
ループ)回路に関し、特に記録媒体からの入力信号が不
安定な場合に安定して追従するPLL回路に関する。
【0002】
【従来の技術】光ディスク装置のブロックは図4に示す
ように、記録媒体22(以下光ディスクと記す。)から
データを読み出すピックアップ23と、前記ピックアッ
プ23の出力を増幅するプリアンプ24と、前記プリア
ンプ24の出力を2値化しその信号と同期したリードク
ロックを生成するPLLブロックおよびエラー訂正ブロ
ックを含んだデジタル信号処理部25と、前記2値化さ
れた信号をもとにディスクの回転を制御するサーボプロ
セッサ部26と、前記サーボプロセッサ部26の出力結
果に応じてディスクを回転させるスピンドルモータ31
と、前記デジタル信号処理部25の出力をアナログ値に
変換し音声データ30を出力するD/A変換器27と、
前記デジタル信号処理部25の出力をパーソナル・コン
ピュータ等で処理できるデジタルデータ29に変換する
ROMデコーダ部28で構成されている。
ように、記録媒体22(以下光ディスクと記す。)から
データを読み出すピックアップ23と、前記ピックアッ
プ23の出力を増幅するプリアンプ24と、前記プリア
ンプ24の出力を2値化しその信号と同期したリードク
ロックを生成するPLLブロックおよびエラー訂正ブロ
ックを含んだデジタル信号処理部25と、前記2値化さ
れた信号をもとにディスクの回転を制御するサーボプロ
セッサ部26と、前記サーボプロセッサ部26の出力結
果に応じてディスクを回転させるスピンドルモータ31
と、前記デジタル信号処理部25の出力をアナログ値に
変換し音声データ30を出力するD/A変換器27と、
前記デジタル信号処理部25の出力をパーソナル・コン
ピュータ等で処理できるデジタルデータ29に変換する
ROMデコーダ部28で構成されている。
【0003】前記プリアンプ24の出力であるリードデ
ータ信号からリードクロックを再生するPLLブロック
は図3に示すように、入力信号に応じた周波数の発振信
号を出力する電圧制御発振器11と、電圧制御発振器の
出力信号14と光ディスク装置の記録媒体からプリアン
プ24を介して読み出されたRF信号1を2値化したリ
ードデータ信号3との位相差を検出しその位相差に応じ
た制御信号を出力する位相比較器5と、前記位相比較器
5の比較結果によって電荷を充電または放電する第1の
チャージポンプ6と、前記リードデータ信号3の隣接す
る変化点の期間を前記電圧制御発振器の出力14でカウ
ントすることによりリードデータ信号3と電圧制御発振
器11の周波数を比較しその周波数差に応じた制御信号
を出力する周波数比較器7と、前記周波数比較器7の比
較結果によって電荷を充電または放電する第2のチャー
ジポンプ8と、前記第1のチャージポンプ出力と前記第
2のチャージポンプ出力を加算する加算回路9と、前記
加算回路9の出力を入力とするループフィルタ10で構
成されている。この構成によればリードデータ信号3を
読み出すために必要な同期クロック、つまり電圧制御発
振器の出力14が所望の値に対して高い場合は、周波数
比較器7から制御信号が出力され第2のチャージポンプ
8は電荷を放電しループフィルタ10の出力電圧は降下
する。この結果電圧制御発振器11の出力周波数は低く
なる。また、リードデータ信号を読み出すために必要な
同期クロックが所望の値に対して低い場合は、周波数比
較器7から制御信号が出力され第2のチャージポンプ8
は電荷を充電しループフィルタ10の出力電圧は上昇す
る。この結果電圧制御発振器11の出力周波数は高くな
る。周波数比較器7のこのような動作によって電圧制御
発振器11の出力周波数は位相比較器5のキャプチャレ
ンジ内に引き込まれる。一方、位相比較器5は同期クロ
ックとリードデータ信号3との位相を比較しリードデー
タ信号3に対して同期クロックの位相が進んだ場合は、
位相比較器5から制御信号が出力され第1のチャージポ
ンプ6は電荷を放電しループフィルタの出力電圧は降下
する。この結果電圧制御発振器11の出力周波数は低く
なる。また、リードデータ信号3に対して同期クロック
の位相が遅れた場合は、位相比較器5から制御信号が出
力され第1のチャージポンプ6は電荷を充電しループフ
ィルタ10の出力電圧は上昇する。この結果電圧制御発
振器の出力周波数は高くなる。このように、周波数比較
器7からの制御信号により電圧制御発振器11の出力周
波数を位相比較器5のキャプチャレンジ内に引き込み、
その後位相比較器5によって電圧制御発振器11の出力
とリードデータ信号の位相を一致させるように動作す
る。
ータ信号からリードクロックを再生するPLLブロック
は図3に示すように、入力信号に応じた周波数の発振信
号を出力する電圧制御発振器11と、電圧制御発振器の
出力信号14と光ディスク装置の記録媒体からプリアン
プ24を介して読み出されたRF信号1を2値化したリ
ードデータ信号3との位相差を検出しその位相差に応じ
た制御信号を出力する位相比較器5と、前記位相比較器
5の比較結果によって電荷を充電または放電する第1の
チャージポンプ6と、前記リードデータ信号3の隣接す
る変化点の期間を前記電圧制御発振器の出力14でカウ
ントすることによりリードデータ信号3と電圧制御発振
器11の周波数を比較しその周波数差に応じた制御信号
を出力する周波数比較器7と、前記周波数比較器7の比
較結果によって電荷を充電または放電する第2のチャー
ジポンプ8と、前記第1のチャージポンプ出力と前記第
2のチャージポンプ出力を加算する加算回路9と、前記
加算回路9の出力を入力とするループフィルタ10で構
成されている。この構成によればリードデータ信号3を
読み出すために必要な同期クロック、つまり電圧制御発
振器の出力14が所望の値に対して高い場合は、周波数
比較器7から制御信号が出力され第2のチャージポンプ
8は電荷を放電しループフィルタ10の出力電圧は降下
する。この結果電圧制御発振器11の出力周波数は低く
なる。また、リードデータ信号を読み出すために必要な
同期クロックが所望の値に対して低い場合は、周波数比
較器7から制御信号が出力され第2のチャージポンプ8
は電荷を充電しループフィルタ10の出力電圧は上昇す
る。この結果電圧制御発振器11の出力周波数は高くな
る。周波数比較器7のこのような動作によって電圧制御
発振器11の出力周波数は位相比較器5のキャプチャレ
ンジ内に引き込まれる。一方、位相比較器5は同期クロ
ックとリードデータ信号3との位相を比較しリードデー
タ信号3に対して同期クロックの位相が進んだ場合は、
位相比較器5から制御信号が出力され第1のチャージポ
ンプ6は電荷を放電しループフィルタの出力電圧は降下
する。この結果電圧制御発振器11の出力周波数は低く
なる。また、リードデータ信号3に対して同期クロック
の位相が遅れた場合は、位相比較器5から制御信号が出
力され第1のチャージポンプ6は電荷を充電しループフ
ィルタ10の出力電圧は上昇する。この結果電圧制御発
振器の出力周波数は高くなる。このように、周波数比較
器7からの制御信号により電圧制御発振器11の出力周
波数を位相比較器5のキャプチャレンジ内に引き込み、
その後位相比較器5によって電圧制御発振器11の出力
とリードデータ信号の位相を一致させるように動作す
る。
【0004】
【発明が解決しようとする課題】上述したPLL回路構
成では、光ディスクから信号を読み出すヘッドが光ディ
スクのトラックを高速に横切る動作(以下シーク動作と
記す。)をする場合や電源投入時などの光ディスクの回
転が不安定な場合、また、光ディスクの傷や欠陥等の不
完全領域部が有る場合には、リードデータ信号の隣接す
る変化点の期間が本来の期間とは大きく異なるため、周
波数比較器によって所望の周波数とは大きく異なった周
波数に引き込まれる事になり上記シーク動作等の動作時
のPLL出力は不安定になる。従って、光ディスクの回
転やヘッドの動作が安定状態に回復してもPLLの動作
が不安定だった為に安定な状態に戻るまでに時間が必要
となり光ディスク再生装置のアクセスタイム向上を妨げ
る事となる。
成では、光ディスクから信号を読み出すヘッドが光ディ
スクのトラックを高速に横切る動作(以下シーク動作と
記す。)をする場合や電源投入時などの光ディスクの回
転が不安定な場合、また、光ディスクの傷や欠陥等の不
完全領域部が有る場合には、リードデータ信号の隣接す
る変化点の期間が本来の期間とは大きく異なるため、周
波数比較器によって所望の周波数とは大きく異なった周
波数に引き込まれる事になり上記シーク動作等の動作時
のPLL出力は不安定になる。従って、光ディスクの回
転やヘッドの動作が安定状態に回復してもPLLの動作
が不安定だった為に安定な状態に戻るまでに時間が必要
となり光ディスク再生装置のアクセスタイム向上を妨げ
る事となる。
【0005】本発明の目的は、上記リードデータ信号の
信頼性の高さを検出する事により上記従来の問題を解決
するものであり、リードデータ信号が不安定であっても
所望の周波数に対して大きく離れる事無く安定に動作す
る事により光ディスク再生装置のアクセスタイムを向上
させることができるPLL回路を提供することにある。
信頼性の高さを検出する事により上記従来の問題を解決
するものであり、リードデータ信号が不安定であっても
所望の周波数に対して大きく離れる事無く安定に動作す
る事により光ディスク再生装置のアクセスタイムを向上
させることができるPLL回路を提供することにある。
【0006】
【課題を解決するための手段】本発明は、光ディスクか
ら読み込まれたRF信号からディスクのミラー部とディ
フェクト部を検出しリードデータ信号の信頼性の低下を
関知しその情報によってPLL回路の周波数比較器の動
作を一時停止させ信頼性の低いリードデータ信号に対し
てPLLを追従させない事および定常時に発生するディ
フェクト部に対しては同一の周波数を出力する第2のP
LLの電圧制御発振器の制御電圧を第1のPLLの電圧
制御発振器に与える事によりディフェクトおよびミラー
部におけるPLL回路の動作が安定になるようにしたも
のである。
ら読み込まれたRF信号からディスクのミラー部とディ
フェクト部を検出しリードデータ信号の信頼性の低下を
関知しその情報によってPLL回路の周波数比較器の動
作を一時停止させ信頼性の低いリードデータ信号に対し
てPLLを追従させない事および定常時に発生するディ
フェクト部に対しては同一の周波数を出力する第2のP
LLの電圧制御発振器の制御電圧を第1のPLLの電圧
制御発振器に与える事によりディフェクトおよびミラー
部におけるPLL回路の動作が安定になるようにしたも
のである。
【0007】ミラー部とディフェクト部でのRF信号の
エンベロープ波形を図5に示す。ミラー部とはディスク
のトラック間のデータが存在しない領域でありこのとき
のエンベロープ信号の下側の値は通常時より上昇するの
でこれを検出することでミラー信号を生成できる。ま
た、ディフェクト部とはディスクのトラック上でディス
クの傷や欠陥等によりデータが不正確な領域又は不完全
な領域でこのときのエンベロープ信号の上側の値は通常
時より下降するのでこれを検出することでディフェクト
信号を生成できる。
エンベロープ波形を図5に示す。ミラー部とはディスク
のトラック間のデータが存在しない領域でありこのとき
のエンベロープ信号の下側の値は通常時より上昇するの
でこれを検出することでミラー信号を生成できる。ま
た、ディフェクト部とはディスクのトラック上でディス
クの傷や欠陥等によりデータが不正確な領域又は不完全
な領域でこのときのエンベロープ信号の上側の値は通常
時より下降するのでこれを検出することでディフェクト
信号を生成できる。
【0008】本発明の請求項1に記載したPLL回路
は、入力信号に応じた周波数の発振信号を出力する電圧
制御発振器と、前記電圧制御発振器の出力信号と記録媒
体から読み出されたRF信号を2値化してなるデータ信
号との位相差を検出し該位相差に応じた比較結果を出力
する位相比較器と、前記位相比較器の比較結果によって
電荷を充電または放電する第1のチャージポンプと、前
記データ信号の隣接する変化点の期間を前記電圧制御発
振器の出力で計数することにより該データ信号と前記電
圧制御発振器が出力する前記周波数に発振信号とを比較
しその周波数差に応じた比較結果を出力する周波数比較
器と、前記周波数比較器の比較結果によって電荷を充電
または放電する第2のチャージポンプと、前記第1のチ
ャージポンプ出力と前記第2のチャージポンプ出力とを
加算する加算回路と、該加算回路の出力を入力とし前記
入力信号を出力する第1のループフィルタと、前記RF
信号を2値化したデータ信号の隣接する変化点の期間が
本来の期間とは異なる期間を検出して検出信号を出力す
る検出回路とを備えたPLL回路であって、前記周波数
比較器が出力する比較結果を前記検出信号に基づいて制
御してなることを特徴とする。
は、入力信号に応じた周波数の発振信号を出力する電圧
制御発振器と、前記電圧制御発振器の出力信号と記録媒
体から読み出されたRF信号を2値化してなるデータ信
号との位相差を検出し該位相差に応じた比較結果を出力
する位相比較器と、前記位相比較器の比較結果によって
電荷を充電または放電する第1のチャージポンプと、前
記データ信号の隣接する変化点の期間を前記電圧制御発
振器の出力で計数することにより該データ信号と前記電
圧制御発振器が出力する前記周波数に発振信号とを比較
しその周波数差に応じた比較結果を出力する周波数比較
器と、前記周波数比較器の比較結果によって電荷を充電
または放電する第2のチャージポンプと、前記第1のチ
ャージポンプ出力と前記第2のチャージポンプ出力とを
加算する加算回路と、該加算回路の出力を入力とし前記
入力信号を出力する第1のループフィルタと、前記RF
信号を2値化したデータ信号の隣接する変化点の期間が
本来の期間とは異なる期間を検出して検出信号を出力す
る検出回路とを備えたPLL回路であって、前記周波数
比較器が出力する比較結果を前記検出信号に基づいて制
御してなることを特徴とする。
【0009】また、請求項2記載のPLL回路は、請求
項1記載のPLL回路において、前記検出回路は、前記
RF信号を入力として前記記録媒体のミラー部を検出し
てなることを特徴とする。
項1記載のPLL回路において、前記検出回路は、前記
RF信号を入力として前記記録媒体のミラー部を検出し
てなることを特徴とする。
【0010】また、請求項3記載のPLL回路は、請求
項1記載のPLL回路において、前記検出回路は、前記
RF信号を入力として前記記録媒体のディフェクト部を
検出してなることを特徴とする。
項1記載のPLL回路において、前記検出回路は、前記
RF信号を入力として前記記録媒体のディフェクト部を
検出してなることを特徴とする。
【0011】また、請求項4記載のPLL回路は、請求
項1記載のPLL回路において、前記検出回路は、前記
RF信号のエンベロープに基づいて検出してなることを
特徴とする。また、請求項5記載のPLL回路は、記録
媒体から読み出されたRF信号から該信号に同期するク
ロック信号を発生するPLL回路において、前記RF信
号の周波数と前記クロック信号の周波数とを比較する周
波数比較器と、該記録媒体の記録データの不完全部分を
前記RF信号に基づいて検出する手段と、該不完全部分
の検出中に該周波数比較器の出力を保持する手段とを具
備し、該保持動作中は前記RF信号への追従を停止して
なることを特徴とする。
項1記載のPLL回路において、前記検出回路は、前記
RF信号のエンベロープに基づいて検出してなることを
特徴とする。また、請求項5記載のPLL回路は、記録
媒体から読み出されたRF信号から該信号に同期するク
ロック信号を発生するPLL回路において、前記RF信
号の周波数と前記クロック信号の周波数とを比較する周
波数比較器と、該記録媒体の記録データの不完全部分を
前記RF信号に基づいて検出する手段と、該不完全部分
の検出中に該周波数比較器の出力を保持する手段とを具
備し、該保持動作中は前記RF信号への追従を停止して
なることを特徴とする。
【0012】また、請求項6記載のPLL回路は、請求
項1記載のPLL回路において、第2の入力信号に応じ
た周波数の発振信号を出力する第2の電圧制御発振器
と、該第2の電圧制御発振器の出力信号と基準クロック
との周波数差と位相差を検出し該周波数差と位相差とに
応じた比較結果を出力する位相周波数比較器と、該位相
周波数比較器の比較結果によって電荷を充電または放電
する第3のチャージポンプと、該第3のチャージポンプ
の出力を平滑化し前記第2の入力信号を出力して前記電
圧制御発振器を制御する第2のループフィルタと、前記
ディフェクト信号により制御されるスイッチ回路とを具
備し、該ディフェクト信号が出力されている間は、該ス
イッチ回路を介して前記第2のループフィルタの出力が
前記加算回路に入力にされ加算されてなることを特徴と
する。
項1記載のPLL回路において、第2の入力信号に応じ
た周波数の発振信号を出力する第2の電圧制御発振器
と、該第2の電圧制御発振器の出力信号と基準クロック
との周波数差と位相差を検出し該周波数差と位相差とに
応じた比較結果を出力する位相周波数比較器と、該位相
周波数比較器の比較結果によって電荷を充電または放電
する第3のチャージポンプと、該第3のチャージポンプ
の出力を平滑化し前記第2の入力信号を出力して前記電
圧制御発振器を制御する第2のループフィルタと、前記
ディフェクト信号により制御されるスイッチ回路とを具
備し、該ディフェクト信号が出力されている間は、該ス
イッチ回路を介して前記第2のループフィルタの出力が
前記加算回路に入力にされ加算されてなることを特徴と
する。
【0013】また、請求項7記載の光ディスク装置は、
請求項1もしくは5又は6記載のPLL回路を具備する
ことを特徴とする。
請求項1もしくは5又は6記載のPLL回路を具備する
ことを特徴とする。
【0014】かかる構成により、請求項1ないし5記載
のPLL回路は、シーク動作時、電源投入時などの光デ
ィスクの回転が不安定な場合や光ディスクの傷や欠陥が
有る場合に周波数比較器が信頼性の低いリードデータ信
号に追従する事無く直前の安定した出力周波数を維持で
きるので、リードデータ信号が信頼性の低い状態から信
頼性の高い状態に切り替わった時に速やかにリードデー
タ信号に対してPLL回路を引き込むことができ、ま
た、請求項7記載の光ディスク装置のアクセスタイム向
上に寄与する。
のPLL回路は、シーク動作時、電源投入時などの光デ
ィスクの回転が不安定な場合や光ディスクの傷や欠陥が
有る場合に周波数比較器が信頼性の低いリードデータ信
号に追従する事無く直前の安定した出力周波数を維持で
きるので、リードデータ信号が信頼性の低い状態から信
頼性の高い状態に切り替わった時に速やかにリードデー
タ信号に対してPLL回路を引き込むことができ、ま
た、請求項7記載の光ディスク装置のアクセスタイム向
上に寄与する。
【0015】また、かかる構成により、請求項6記載の
PLL回路も、シーク動作時、電源投入時などの光ディ
スクの回転が不安定な場合や光ディスクの傷や欠陥が有
る場合に周波数比較器が信頼性の低いリードデータ信号
に追従する事無く定常時の出力周波数の近傍の周波数を
出力しているのでリードデータ信号が信頼性の低い状態
から信頼性の高い状態に切り替わった時に速やかにリー
ドデータ信号に対してPLL回路を引き込むことがで
き、また、請求項7記載の光ディスク装置のアクセスタ
イム向上に寄与する。
PLL回路も、シーク動作時、電源投入時などの光ディ
スクの回転が不安定な場合や光ディスクの傷や欠陥が有
る場合に周波数比較器が信頼性の低いリードデータ信号
に追従する事無く定常時の出力周波数の近傍の周波数を
出力しているのでリードデータ信号が信頼性の低い状態
から信頼性の高い状態に切り替わった時に速やかにリー
ドデータ信号に対してPLL回路を引き込むことがで
き、また、請求項7記載の光ディスク装置のアクセスタ
イム向上に寄与する。
【0016】
【発明の実施の形態】図1は、本発明の第1の実施の形
態を示すPLL回路の構成を示すブロック図である。こ
の図において1は光ディスクから読み出されたアナログ
のRF信号である。2はRF信号1を2値化する2値化
回路、3は2値化回路2で2値化されたリードデータ信
号で例えばコンパクトディスク(以下CDと記す。)で
はEFM(Eight to Fourteen Mo
dulation)信号で3Tから11Tの周期を持つ
NRZI信号である。4はRF信号1の振幅の最大値お
よび最小値を保持してエンベロープを検出しディスクの
ミラー部、ディフェクト部の情報を出力するエンベロー
プ検出回路、5はリードデータ信号3と第1の電圧制御
発振器11の出力の位相を比較する位相比較器、6は位
相比較器5の比較結果によって電荷を充電または放電す
る第1のチャージポンプ、7は2値化されたリードデー
タ信号3の隣接する変化点の期間を電圧制御発振器11
の出力でカウントすることによりリードデータ信号3と
電圧制御発振器11の周波数を比較しその周波数差に応
じた制御信号を出力する周波数比較器、8は周波数比較
器7の比較結果によって電荷を充電または放電する第2
のチャージポンプ、9は第1のチャージポンプ6の出力
と第2のチャージポンプ8の出力を加算する加算回路、
10は入力信号を平滑化し電圧制御発振器11を制御す
る第1のループフィルタ、11はループフィルタ10の
出力により制御される第1の電圧制御発振器である。
態を示すPLL回路の構成を示すブロック図である。こ
の図において1は光ディスクから読み出されたアナログ
のRF信号である。2はRF信号1を2値化する2値化
回路、3は2値化回路2で2値化されたリードデータ信
号で例えばコンパクトディスク(以下CDと記す。)で
はEFM(Eight to Fourteen Mo
dulation)信号で3Tから11Tの周期を持つ
NRZI信号である。4はRF信号1の振幅の最大値お
よび最小値を保持してエンベロープを検出しディスクの
ミラー部、ディフェクト部の情報を出力するエンベロー
プ検出回路、5はリードデータ信号3と第1の電圧制御
発振器11の出力の位相を比較する位相比較器、6は位
相比較器5の比較結果によって電荷を充電または放電す
る第1のチャージポンプ、7は2値化されたリードデー
タ信号3の隣接する変化点の期間を電圧制御発振器11
の出力でカウントすることによりリードデータ信号3と
電圧制御発振器11の周波数を比較しその周波数差に応
じた制御信号を出力する周波数比較器、8は周波数比較
器7の比較結果によって電荷を充電または放電する第2
のチャージポンプ、9は第1のチャージポンプ6の出力
と第2のチャージポンプ8の出力を加算する加算回路、
10は入力信号を平滑化し電圧制御発振器11を制御す
る第1のループフィルタ、11はループフィルタ10の
出力により制御される第1の電圧制御発振器である。
【0017】次にEFM信号について簡単に説明する。
図6は、EFM信号と同期クロックの位相関係を示す図
である。EFM信号は、最大周期11T、最小周期3T
のNRZI信号で、PLLの出力でEFM信号の隣接す
る変化点の期間TMAX、TMIN、TAをカウントし
その最大値TMAXを検出することによりEFM信号と
PLL出力の周波数比較を行うことができる。図6のよ
うに同期がとれている状態では、前記カウント値の最大
値は11となる。
図6は、EFM信号と同期クロックの位相関係を示す図
である。EFM信号は、最大周期11T、最小周期3T
のNRZI信号で、PLLの出力でEFM信号の隣接す
る変化点の期間TMAX、TMIN、TAをカウントし
その最大値TMAXを検出することによりEFM信号と
PLL出力の周波数比較を行うことができる。図6のよ
うに同期がとれている状態では、前記カウント値の最大
値は11となる。
【0018】次に図1の実施の形態の動作について説明
する。光ディスク再生装置の信号読み出しヘッドがディ
スクのトラック上を通過しており、またディスクに傷や
欠陥によるディフェクト部が無いときは、RF信号1の
振幅は規定値より大きくしかも一定である。従って、リ
ードデータ信号3の信頼性も高く周波数比較器7の出力
と位相比較器5の出力結果を基に第1の電圧制御発振器
11を制御すればリードデータ信号3に第1の電圧制御
発振器11の出力はロックしリードデータ信号の再生が
可能になる。
する。光ディスク再生装置の信号読み出しヘッドがディ
スクのトラック上を通過しており、またディスクに傷や
欠陥によるディフェクト部が無いときは、RF信号1の
振幅は規定値より大きくしかも一定である。従って、リ
ードデータ信号3の信頼性も高く周波数比較器7の出力
と位相比較器5の出力結果を基に第1の電圧制御発振器
11を制御すればリードデータ信号3に第1の電圧制御
発振器11の出力はロックしリードデータ信号の再生が
可能になる。
【0019】次に光ディスク再生装置の信号読み出しヘ
ッドがディスクのトラック上を通過しており、そのトラ
ック上にディスクに傷や欠陥によるディフェクト部が存
在した時はRF信号1の上側の振幅が小さくなり2値化
回路2の出力であるリードデータ信号3はロウレベルの
信号が出力される。また、エンベロープ検出回路4はR
F信号1の上側の振幅が小さくなった事を検出してディ
フェクト検出信号12を出力する。この結果周波数比較
器7には期待値以上に長い期間のロウレベルの期間を含
むリードデータ信号3が入力される事になるがディフェ
クト検出信号12により周波数比較動作を停止するので
第2のチャージポンプ8の出力は充電も放電も行わずデ
ィフェクト直前のロック時の状態を保持する。また、位
相比較器5には比較対象となるリードデータ信号3の変
化点が存在しない事からこれもディフェクト直前のロッ
ク時の状態を保持する。従ってループフィルタ10の出
力もディフェクト直前のロック時の電圧値となるのでP
LLの出力周波数がディフェクト時のリードデータ信号
3に追従する事無く次の信頼性の高いリードデータ信号
が入力されるまでディフェクト直前のロック時の周波数
を保持する。次に、ディスク上のディフェクト通過後に
信頼性の高いリードデータ信号が入力されるとディフェ
クト信号12が解除され位相比較器5と周波数比較器7
が動作を再開しPLLの出力周波数は速やかにリードデ
ータ信号に追従しロックする。
ッドがディスクのトラック上を通過しており、そのトラ
ック上にディスクに傷や欠陥によるディフェクト部が存
在した時はRF信号1の上側の振幅が小さくなり2値化
回路2の出力であるリードデータ信号3はロウレベルの
信号が出力される。また、エンベロープ検出回路4はR
F信号1の上側の振幅が小さくなった事を検出してディ
フェクト検出信号12を出力する。この結果周波数比較
器7には期待値以上に長い期間のロウレベルの期間を含
むリードデータ信号3が入力される事になるがディフェ
クト検出信号12により周波数比較動作を停止するので
第2のチャージポンプ8の出力は充電も放電も行わずデ
ィフェクト直前のロック時の状態を保持する。また、位
相比較器5には比較対象となるリードデータ信号3の変
化点が存在しない事からこれもディフェクト直前のロッ
ク時の状態を保持する。従ってループフィルタ10の出
力もディフェクト直前のロック時の電圧値となるのでP
LLの出力周波数がディフェクト時のリードデータ信号
3に追従する事無く次の信頼性の高いリードデータ信号
が入力されるまでディフェクト直前のロック時の周波数
を保持する。次に、ディスク上のディフェクト通過後に
信頼性の高いリードデータ信号が入力されるとディフェ
クト信号12が解除され位相比較器5と周波数比較器7
が動作を再開しPLLの出力周波数は速やかにリードデ
ータ信号に追従しロックする。
【0020】次に光ディスク再生装置の信号読み出しヘ
ッドがシーク動作によってディスクのミラー部を通過し
ている時はRF信号1の下側の振幅が小さくなり2値化
回路2の出力であるリードデータ信号3はハイレベルの
信号が出力される。また、エンベロープ検出回路はRF
信号1の下側の振幅が小さくなった事を検出してミラー
検出信号13を出力する。この結果周波数比較器7には
期待値以上に長い期間のハイレベルの期間を含むリード
データ信号3が入力される事になるがミラー検出信号1
3により周波数比較動作を停止するので第2のチャージ
ポンプの出力はミラー直前のロック時の状態を保持す
る。また、位相比較器5には比較対象となるリードデー
タ信号3の変化点が存在しない事からこれもミラー直前
のロック時の状態を保持する。従ってループフィルタ1
0の出力もミラー直前のロック時の電圧値となるのでP
LLの出力周波数がミラー時のリードデータ信号3に追
従する事無く次の信頼性の高いリードデータ信号が入力
されるまでミラー直前のロック時の周波数を保持する。
次に、ディスクのミラー部通過後に信頼性の高いリード
データ信号が入力されるとミラー検出信号13が解除さ
れ位相比較器5と周波数比較器7が動作を再開しPLL
の出力周波数は速やかにリードデータ信号に追従しロッ
クする。
ッドがシーク動作によってディスクのミラー部を通過し
ている時はRF信号1の下側の振幅が小さくなり2値化
回路2の出力であるリードデータ信号3はハイレベルの
信号が出力される。また、エンベロープ検出回路はRF
信号1の下側の振幅が小さくなった事を検出してミラー
検出信号13を出力する。この結果周波数比較器7には
期待値以上に長い期間のハイレベルの期間を含むリード
データ信号3が入力される事になるがミラー検出信号1
3により周波数比較動作を停止するので第2のチャージ
ポンプの出力はミラー直前のロック時の状態を保持す
る。また、位相比較器5には比較対象となるリードデー
タ信号3の変化点が存在しない事からこれもミラー直前
のロック時の状態を保持する。従ってループフィルタ1
0の出力もミラー直前のロック時の電圧値となるのでP
LLの出力周波数がミラー時のリードデータ信号3に追
従する事無く次の信頼性の高いリードデータ信号が入力
されるまでミラー直前のロック時の周波数を保持する。
次に、ディスクのミラー部通過後に信頼性の高いリード
データ信号が入力されるとミラー検出信号13が解除さ
れ位相比較器5と周波数比較器7が動作を再開しPLL
の出力周波数は速やかにリードデータ信号に追従しロッ
クする。
【0021】図2は本発明の第2の実施の形態を示すP
LL回路の構成を示すブロック図である。図2において
第1の実施の形態である図1と同一機能のブロックには
同一番号を付しここでは説明を省略する。15は外部基
準信号であり第2の電圧制御発振器19の出力周波数が
第1の電圧制御発振器11と同じ出力周波数になるよう
に決定される。16は外部基準信号15と第2の電圧制
御発振器19の出力21の位相と周波数を比較する位相
周波数比較器である。17は位相周波数比較器16の比
較結果によって電荷を充電または放電する第3のチャー
ジポンプ、18は入力信号を平滑化し電圧制御発振器1
9を制御する第2のループフィルタ、19はループフィ
ルタ18の出力により制御される電圧制御発振器であり
その電気的特性は第1の電圧制御発振器11と同一であ
る。また、20はディフェクト検出信号12により制御
されるスイッチ回路である。
LL回路の構成を示すブロック図である。図2において
第1の実施の形態である図1と同一機能のブロックには
同一番号を付しここでは説明を省略する。15は外部基
準信号であり第2の電圧制御発振器19の出力周波数が
第1の電圧制御発振器11と同じ出力周波数になるよう
に決定される。16は外部基準信号15と第2の電圧制
御発振器19の出力21の位相と周波数を比較する位相
周波数比較器である。17は位相周波数比較器16の比
較結果によって電荷を充電または放電する第3のチャー
ジポンプ、18は入力信号を平滑化し電圧制御発振器1
9を制御する第2のループフィルタ、19はループフィ
ルタ18の出力により制御される電圧制御発振器であり
その電気的特性は第1の電圧制御発振器11と同一であ
る。また、20はディフェクト検出信号12により制御
されるスイッチ回路である。
【0022】次にこの実施の形態の動作について説明す
る。図1において説明したように、RF信号からミラー
あるいはディフェクトの情報が検出されると第1のルー
プフィルタ10の入出力はミラーあるいはディフェクト
の情報が検出される直前の電圧を保持する。ここでディ
フェクト検出時のみ第1のループフィルタ10ブロック
内で電圧を保持する代わりにスイッチ回路20を導通し
第2のループフィルタ18の出力電圧を加算回路9に入
力する。このとき、第1の実施の形態と同様に周波数比
較器7の動作は停止しまた位相比較器5はリードデータ
信号3の変化点が存在しないことから停止状態となり第
1のチャージポンプ6と第2のチャージポンプ8の出力
はハイインピーダンスになる。第1の電圧制御発振器1
1と第2の電圧制御発振器19はほぼ同一の周波数で発
振し、また、半導体集積回路上で形成する事によりほぼ
同一の特性であるので定常時の第1のループフィルタ1
0の出力電圧と第2のループフィルタ18の出力電圧は
ほぼ等しいのでディフェクト検出時の前後で光ディスク
の回転が定常状態である場合、第1のループフィルタ1
0に第2のループフィルタ18の出力電圧を与える事に
より外来ノイズに強くなり第1の電圧制御発振器11の
出力周波数の安定化が計られる。従って、リードデータ
信号が信頼性の低い状態から信頼性の高い状態に切り替
わった時に速やかにリードデータ信号に対してPLL回
路を引き込むことができる。
る。図1において説明したように、RF信号からミラー
あるいはディフェクトの情報が検出されると第1のルー
プフィルタ10の入出力はミラーあるいはディフェクト
の情報が検出される直前の電圧を保持する。ここでディ
フェクト検出時のみ第1のループフィルタ10ブロック
内で電圧を保持する代わりにスイッチ回路20を導通し
第2のループフィルタ18の出力電圧を加算回路9に入
力する。このとき、第1の実施の形態と同様に周波数比
較器7の動作は停止しまた位相比較器5はリードデータ
信号3の変化点が存在しないことから停止状態となり第
1のチャージポンプ6と第2のチャージポンプ8の出力
はハイインピーダンスになる。第1の電圧制御発振器1
1と第2の電圧制御発振器19はほぼ同一の周波数で発
振し、また、半導体集積回路上で形成する事によりほぼ
同一の特性であるので定常時の第1のループフィルタ1
0の出力電圧と第2のループフィルタ18の出力電圧は
ほぼ等しいのでディフェクト検出時の前後で光ディスク
の回転が定常状態である場合、第1のループフィルタ1
0に第2のループフィルタ18の出力電圧を与える事に
より外来ノイズに強くなり第1の電圧制御発振器11の
出力周波数の安定化が計られる。従って、リードデータ
信号が信頼性の低い状態から信頼性の高い状態に切り替
わった時に速やかにリードデータ信号に対してPLL回
路を引き込むことができる。
【0023】
【発明の効果】本発明によれば、周波数比較器の動作を
リードデータ信号の信頼性の高さに応じて制御する構成
とした事から、PLL回路は信頼性の低いリードデータ
信号に追従する事無く常に安定に動作する。また、リー
ドデータ信号が信頼性の低い状態から信頼性の高い状態
に切り替わった時に電圧制御発振器出力周波数を速やか
にリードデータ信号に対して引き込むことができ、光デ
ィスク装置のアクセスタイム向上に寄与する。
リードデータ信号の信頼性の高さに応じて制御する構成
とした事から、PLL回路は信頼性の低いリードデータ
信号に追従する事無く常に安定に動作する。また、リー
ドデータ信号が信頼性の低い状態から信頼性の高い状態
に切り替わった時に電圧制御発振器出力周波数を速やか
にリードデータ信号に対して引き込むことができ、光デ
ィスク装置のアクセスタイム向上に寄与する。
【図1】本発明のPLL回路の第1の実施の形態を示す
図。
図。
【図2】本発明のPLL回路の第2の実施の形態を示す
図。
図。
【図3】従来のPLL回路を示す図。
【図4】光ディスク装置の構成を示す図。
【図5】エンベロープ検出部の動作を示す図。
【図6】EFM信号と同期クロックのタイミングを示す
図。
図。
【符号の説明】 1 RF信号入力 2 2値化回路 3 リードデータ信号 4 エンベロープ検出回路 5 位相比較器 6,8,17 チャージポンプ 7 周波数比較器 9 加算回路 10,18 ループフィルタ 11,19 電圧制御発振器 12 ディフェクト検出出力 13 ミラー検出出力 14,21 PLL回路出力 15 外部基準信号 16 位相周波数比較器 20 スイッチ回路 22 光ディスク 23 ピックアップ 24 プリアンプ 25 デジタル信号処理部 26 サーボプロセッサ 27 D/A変換器 28 ROMデコーダ部 29 デジタルデータ 30 音声データ
Claims (7)
- 【請求項1】入力信号に応じた周波数の発振信号を出力
する電圧制御発振器と、前記電圧制御発振器の出力信号
と記録媒体から読み出されたRF信号を2値化してなる
データ信号との位相差を検出し該位相差に応じた比較結
果を出力する位相比較器と、前記位相比較器の比較結果
によって電荷を充電または放電する第1のチャージポン
プと、前記データ信号の隣接する変化点の期間を前記電
圧制御発振器の出力で計数することにより該データ信号
と前記電圧制御発振器が出力する前記周波数に発振信号
とを比較しその周波数差に応じた比較結果を出力する周
波数比較器と、前記周波数比較器の比較結果によって電
荷を充電または放電する第2のチャージポンプと、前記
第1のチャージポンプ出力と前記第2のチャージポンプ
出力とを加算する加算回路と、該加算回路の出力を入力
とし前記入力信号を出力する第1のループフィルタと、
前記RF信号を2値化したデータ信号の隣接する変化点
の期間が本来の期間とは異なる期間を検出して検出信号
を出力する検出回路とを備えたPLL回路であって、前
記周波数比較器が出力する比較結果を前記検出信号に基
づいて制御してなることを特徴とするPLL回路。 - 【請求項2】前記検出回路は、前記RF信号を入力とし
て前記記録媒体のミラー部を検出してなることを特徴と
する請求項1記載のPLL回路。 - 【請求項3】前記検出回路は、前記RF信号を入力とし
て前記記録媒体のディフェクト部を検出してなることを
特徴とする請求項1記載のPLL回路。 - 【請求項4】前記検出回路は、前記RF信号のエンベロ
ープに基づいて検出してなることを特徴とする請求項1
記載のPLL回路。 - 【請求項5】記録媒体から読み出されたRF信号から該
信号に同期するクロック信号を発生するPLL回路にお
いて、前記RF信号の周波数と前記クロック信号の周波
数とを比較する周波数比較器と、該記録媒体の記録デー
タの不完全部分を前記RF信号に基づいて検出する手段
と、該不完全部分の検出中に該周波数比較器の出力を保
持する手段とを具備し、該保持動作中は前記RF信号へ
の追従を停止してなることを特徴とするPLL回路。 - 【請求項6】請求項1記載のPLL回路において、第2
の入力信号に応じた周波数の発振信号を出力する第2の
電圧制御発振器と、該第2の電圧制御発振器の出力信号
と基準クロックとの周波数差と位相差を検出し該周波数
差と位相差とに応じた比較結果を出力する位相周波数比
較器と、該位相周波数比較器の比較結果によって電荷を
充電または放電する第3のチャージポンプと、該第3の
チャージポンプの出力を平滑化し前記第2の入力信号を
出力して前記電圧制御発振器を制御する第2のループフ
ィルタと、前記ディフェクト信号により制御されるスイ
ッチ回路とを具備し、該ディフェクト信号が出力されて
いる間は、該スイッチ回路を介して前記第2のループフ
ィルタの出力が前記加算回路に入力にされ加算されてな
ることを特徴とするPLL回路。 - 【請求項7】請求項1もしくは5又は6記載のPLL回
路を具備することを特徴とする光ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8264956A JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Pll回路とこれを具備する光ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8264956A JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Pll回路とこれを具備する光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10112141A true JPH10112141A (ja) | 1998-04-28 |
Family
ID=17410547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8264956A Withdrawn JPH10112141A (ja) | 1996-10-04 | 1996-10-04 | Pll回路とこれを具備する光ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10112141A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
US7266170B2 (en) | 2001-05-11 | 2007-09-04 | Fujitsu Limited | Signal generating circuit, timing recovery PLL, signal generating system and signal generating method |
JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のpll制御回路、光ディスク装置を制御するためのプログラム |
KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
-
1996
- 1996-10-04 JP JP8264956A patent/JPH10112141A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
US7266170B2 (en) | 2001-05-11 | 2007-09-04 | Fujitsu Limited | Signal generating circuit, timing recovery PLL, signal generating system and signal generating method |
KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
US8223603B2 (en) | 2003-05-13 | 2012-07-17 | Samsung Electronics Co., Ltd. | Frequency detection apparatus and method for generation of a clock signal for optical disc |
JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のpll制御回路、光ディスク装置を制御するためのプログラム |
KR100853085B1 (ko) * | 2006-03-14 | 2008-08-19 | 산요덴키가부시키가이샤 | 광 디스크 장치의 pll 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 |
US7970254B2 (en) | 2006-03-14 | 2011-06-28 | Sanyo Electric Co., Ltd. | PLL control circuit of optical disc apparatus, and recording medium having recorded thereon program for controlling the optical disc apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6584053B1 (en) | Disk recording system | |
JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
JP2891125B2 (ja) | 光ディスク再生装置 | |
KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
US6587411B2 (en) | Signal processing circuit having a voltage controlled oscillator capable of continuously changing the center frequency in accordance with a control voltage | |
US6058152A (en) | Phase comparison method and apparatus for digital signals | |
US6255911B1 (en) | PLL circuit protected against noise and missing pulses in a reference signal | |
JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
JPH10112141A (ja) | Pll回路とこれを具備する光ディスク装置 | |
JP2002117631A (ja) | クロック生成回路 | |
JPH11317018A (ja) | ディスク再生装置及びrfアンプ制御回路 | |
JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
US6438080B1 (en) | Disk driving method and disk drive | |
JP3956421B2 (ja) | ディスク再生装置の信号処理回路 | |
JP2856563B2 (ja) | 光ディスクプレーヤ | |
US7366064B2 (en) | Disk reproducing apparatus | |
JP2907022B2 (ja) | 光ディスク再生装置 | |
JP3342937B2 (ja) | データ再生用pll回路の制御装置及びデータ再生システム | |
JP2001143404A (ja) | ウォブル信号のデータ復調回路 | |
JP2003007004A (ja) | 情報記録再生装置および方法、記録媒体、並びにプログラム | |
JPH1069733A (ja) | クロック生成方法 | |
JPH0757384A (ja) | ディスクプレーヤ | |
KR19990048996A (ko) | 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로 | |
JPH0785332B2 (ja) | ディスク再生装置 | |
JP2001184805A (ja) | クロック抽出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |