KR930005743B1 - 트렌치 커패시터 셀 제조방법 - Google Patents

Abstract

내용 없음.

Description

트렌치 커패시터 셀 제조방법

제1도는 종래의 공정 단면도.

제2도는 본발명의 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 웰

3 : 트렌치 필드산화막 4 : 게이트 산화막

5 : 게이트 폴리실시콘 6,8 : HTO

7 : 마스크 9,12 : 폴리실리콘

10 : 포토레지스트 11 : 고유전 물질

본 발명은 반도체 제조공정중 트랜치 커패시터 셀 제조방법에 관한 것으로, 특히 하이 그레이드(High Grade)소자에 적당하도록 측벽 식각시 트렌치 격리를 동시에 형성하여 커페시터의 전기적 특성을 개선하고 공정을 단순화시킬 수 있게한 것이다.

종래의 트렌치 커패시터 셀 제조공정은 제1a도에 도시된 바와 같이 먼저 기판(1)에 웰(2) 형성후 로코스(LOCOS)방식을 사용하여 필드산화막(3)을 형성하고, 게이트산화막(4), 게이트 폴리실리콘(5), 게이트캡용 HTO(6)를 차례로 형성한 후 패터닝(Patterning)한다.

이어서, N^-이온주입을 실시하고, (b)와 같이 HTO(8)를 형성한 후 식각하여 측벽을 형성하며, N⁺이온을 주입하여 LDD(Lightly Doped Drain)구조를 이루게 한다.

다음에 (c)와같이 포토레지스트(7)를 사용하여 트렌치를 형성하고 트렌치 격리를 위해 트렌치 내부에 경사진 회전방식으로 P^-이온을 주입한 후 포토레지스트(7)을 제거하고 (d)와같이 하부전극(Lower Electrode)으로 사용될 폴리실리콘(9)을 형성한다. 그기고 상기 폴리실리콘(9)위에 고유전물질(예를들어 O-N-O,N-O,Ta₂O₅...)(11)을 형성하고 상부전극으로 사용될 폴리실리콘(12)을 형성한 후 패터닝한다.

그러나, 상기와같은 종래기술에 있어서는 트렌치간의 격리를 위해 트렌치 격리용 P^-이온(정크션과 반대형)을 주입하므로 정크션의 폭이 좁아지는 현상을 가져오며, 정크션과 하부전극간의 접촉저항을 크게 증가시키게 되는 결점이 있었다.

따라서, 본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 트렌치 격리를 위한 P^-이온주입을 트렌치 식각 후 트렌치 아래쪽으로 주입되게하여 정크션 길이 감소현상을 제거하게 함과 아울러 소자의 전기적 특성을 개선시키고자 하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본 발명은 기판에 웰 형성후 마스킹 공정과 산소 이온주입 공정을하고 열싸이클을 통해 트렌치 필드 산화막을 형성하는 공정과, 게이트산화막, 게이트 폴리실리콘, 게이트 캡핑용 HTO를 차례로 형성하고 패터닝한 후 N^-이온을 주입하는 공정과, 트렌치 필드산화막과 소오스/드레인 영역을 포함하는 부분에 트렌치를 형성하고 트렌치 마스크를 그대로 사용하여 트렌치 아래쪽 격리를위한 P^-이온을 주입하는 공정과, HOT를 형성하고 식각하여 트렌치 내부 측면과 게이트 측면에 측벽을 동시에 형성한 후 N⁺이온을 주입하는 공정과, 하부 전극을 형성하기 위하여 폴리실리콘을 형성하고 패터닝 하는 공정과, 상기 하부전극용 폴리실리콘 위에 고유전물질을 형성하고 그위에서 상부 전극용 폴리실리콘을 형성하고 패터닝하고 공정을 차례로 실시하여서 이루어짐을 특징으로 한다.

이하에서 본발명의 실시예를 첨부된 도면 제2도에 의하여 상술하면 다음과 같다.

먼저 (a)와같이 기판(1)에 웰(2)형성후 마스킹 공정과 산소이온 주입공정을 하고 열싸이클(Heat Cycle)을 통해 트렌치 필드 산화막(3)을 형성한다.

다음에 (b)와같이 게이트산화막(4), 게이트 폴리실리콘(5), 게이트 캡핑(Capping)용 HTO(6)를 차례로 형성하고 패터닝한 후 N^-이온을 주입한다.

이때 CMOS인 경우에는 포토레지스트 제거후 P^-이온을 주입한다. 그리고 (c)와같이 트렌치 필드산화막(3)과 일부 소오스/드레인 영역을 포함하는 부분에 트렌치를 형성하고 이때의 트렌치 마스크(7)를 그대로 사용하여 이후 형성될 트렌치 정크션의 격리를 위해 P^-이온을 주입한다.

다음에 (d)와같이 HTO(8)를 형성하고 식각하여 트렌치 내부 측면과 게이트 측면에 측벽을 동시에 형성한 후 N⁺이온을 주입하는데 이 경우 CMOS라면 포토 레지스트를 제거하고 P⁺이온을 주입한다.

이어서 (e)와같이 하부전극을 형성하기 위하여 폴리실리콘(9)을 형성하고 포토레지스트(10)를 사용하여 패터닝한 후 포토레지스트(10)를 제거한다.

그리고 상기 폴리실리콘(10)위에 (f)와 같이 고유전 물질(11)을 형성하고 그위에 상부전극으로 사용될 폴리실리콘(12)을 형성하고 패터닝하여 트렌치 커패시터를 제조한다.

상기와같이 본 발명에 의하여 트렌치 격리를 위해 P^-이온주입은 트렌치 식각후 트렌치 아래쪽으로만 주입되게하여, 트렌치 측벽부분의 격리는 트렌치 필드산화막(3)과 측벽산화막으로 이루어지게 하기 때문에 종래 트렌치 커패시터 셀의 경우 반대형 이온주입으로 인해 야기되었던 정크션 길이 감소현상을 억제시킬 수 있다.

또한 트렌치간 측벽 산화막으로 인한 격리로 정크션간의 펀치 드로우 특성을 개선시킬 수 있으며, 스택 커패시터에 비해 스텝 커버리지를 향상시킬 수 있는 장점이 있다.

Claims (1)

1. 기판에 웰 형성후 마스킹 공정과 산소이온주입 공정을 하고 열 사이클을 통해 트렌치 필드산화막을 형성하는 공정과, 게이트산화막, 게이트 폴리실리콘, 게이트 캡핑용 HTO를 차례로 형성하고, 패터닝한 후 N^-이온을 주입하는 공정과, 트렌치 필드산화막과 소오스/드레인 영역을 포함하는 부분에 트렌치를 형성하고 트랜치 마스크를 그대로 사용하여 트렌치 아래쪽 격리를 위한 P^-이온을 주입하는 공정과, HTO를 형성하고 식각하여 트렌치 내부 측면과 게이트 측면에 측벽을 동시에 형성한 후 N⁺이온을 주입하는 공정과, 하부전극을 형성하기 위하여 폴리실리콘을 형성하고 패터닝하는 공정과, 상기 하부전극용 폴리실리콘 위에 고유전물질을 형성하고 그위에 상부 전극용 폴리실리콘을 형성하고 패터닝하는 공정을 차례로 실시함을 특징으로 하는 트렌치 커패시터 셀 제조방법.