KR100467369B1 - 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 - Google Patents

수소배리어막 및 그를 구비한 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100467369B1
KR100467369B1 KR10-2002-0027593A KR20020027593A KR100467369B1 KR 100467369 B1 KR100467369 B1 KR 100467369B1 KR 20020027593 A KR20020027593 A KR 20020027593A KR 100467369 B1 KR100467369 B1 KR 100467369B1
Authority
KR
South Korea
Prior art keywords
hydrogen barrier
barrier film
forming
film
capacitor
Prior art date
Application number
KR10-2002-0027593A
Other languages
English (en)
Other versions
KR20030089746A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0027593A priority Critical patent/KR100467369B1/ko
Priority to US10/330,129 priority patent/US6900095B2/en
Publication of KR20030089746A publication Critical patent/KR20030089746A/ko
Application granted granted Critical
Publication of KR100467369B1 publication Critical patent/KR100467369B1/ko
Priority to US11/111,745 priority patent/US20050191849A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 캐패시터로 수소가 확산하는 것을 방지하는데 적합한 수소배리어막 및 그를 구비한 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 수소배리어막은 알루미늄에 티타늄과 산소가 첨가된 복합산화물체(알루미늄 50∼90at%, 티타늄 10∼50at%, 산소는 1∼80at%)이며, 본 발명의 반도체장치의 제조 방법은 트랜지스터가 형성된 반도체기판 상부에 캐패시터를 형성하는 단계, 상기 캐패시터를 덮으며 알루미늄과 티타늄을 함유하는 제1 수소배리어막을 형성하는 단계, 상기 캐패시터와 상기 트랜지스터를 연결하는 금속배선을 형성하는 단계, 상기 금속배선 상에 알루미늄과 티타늄을 함유하는 제2 수소배리어막을 형성하는 단계, 및 상기 제2 수소배리어막상에 보호막을 형성하는 단계를 포함한다.

Description

수소배리어막 및 그를 구비한 반도체장치의 제조 방법{Hydrogen barrier and method for fabricating semiconductor device having the same}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 수소배리어막(Hydrogen barrier layer)에 관한 것이다.
DRAM 및 FeRAM과 같은 반도체 메모리 소자의 캐패시터에서 유전체의 유전 특성이 캐패시터 형성 공정 이후에 수행되는 반도체 메모리 소자의 집적공정 (integration process)에서 열화된다는 것이다.
반도체 메모리 소자의 집적과정에서 캐패시터 유전막이 열화되는 문제를 이하에서 구체적으로 살펴보면, 반도체 메모리 소자의 제조에 있어서 캐패시터 형성공정을 수행한 이후에는 층간절연막(Interlayer Dielectric; ILD) 공정, 금속배선간 절연막(InterMetal Dielectric; IMD)공정, 보호막(Passivation) 공정 등이 수행된다.
그런데, 이러한 공정들을 수행하는 동안에는 캐패시터 유전막을 열화시킬 수 있는 불순물, 특히 수소가 유발될 수 있으며, 유발된 수소는 공정이 진행되는 동안 직접적으로 캐패시터 유전막으로 침투하기도 하고, 층간절연막, 금속배선간절연막 또는 보호막내에 흡수되어 캐패시터 유전막으로 간접적으로 침투하기도 한다. 그 결과, 캐패시터 유전막의 유전 특성이 감소하게 된다.
예를 들어, FeRAM에서 캐패시터를 형성한 후에 실란(SiH4) 가스와 산소(O2) 가스를 반응가스로 이용하여 실리콘 산화막으로 이루어진 층간절연막을 형성하는공정을 진행하면, 실란가스(SiH4)와 산소가스(O2)가 반응한 후 수소가 부산물로 파생된다. 파생된 수소는 캐패시터의 유전막으로 직접적으로 확산하여 캐패시터 유전막을 열화시키기도 하고, 층간절연막내에 흡수되어 서서히 캐패시터 유전막을 열화시키기도 한다. 그 결과, 캐패시터 유전막의 유전특성이 상실되는 문제까지 발생되기도 한다.
이처럼, 반도체 메모리 소자의 집적과정에서 수소 등의 불순물로 인한 캐패시터 유전막이 열화되는 문제는 층간절연막을 형성하기 위한 층간절연막(ILD)공정에서만 발생하는 것은 아니며, 수소를 다량 함유하는 금속배선간 절연막을 형성하기 위한 금속배선간 절연막(IMD) 공정 및 보호막을 형성하기 위한 보호막 공정에서도 실질적으로 동일한 문제가 발생하게 된다.
상술한 것처럼, 종래기술에서는 캐패시터 형성후 진행되는 절연막 형성 공정에서 수소를 포함한 원료가스와 플라즈마를 사용하기 때문에 수소원자 또는 수소이온 및 수소분자를 쉽게 발생시켜 이들이 유전체로 확산하여 유전체의 특성을 저하시키는 수소 충격을 유발한다.
이러한 문제점을 해결하기 위해 최근에 Al2O3및 TiO2의 절연막을 수소배리어막으로 이용하고 있으나, 이들 절연막들은 수소의 확산을 완전히 차단하지 못하고 있는 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 캐패시터로 수소가 확산하는 것을 방지하는데 적합한 수소배리어막을 제공하는데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 타이밍도,
도 2는 도 1을 적용한 FeRAM 소자를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 소자분리막
23 : 게이트산화막 24 : 워드라인
25 : 소스/드레인 26 : 제1 층간절연막
27 : 비트라인 28 : 제2 층간절연막
29 : 하부전극 30 : 강유전체막
31 : 상부전극 32 : 제1AlTiO막
33 : 제3 층간절연막 34 : 확산방지막
35 : 제1 금속배선 36 : 제2AlTiO막
37 : 금속간절연막 38 : 제3AlTiO막
39 : 보호막
상기의 목적을 달성하기 위한 본 발명의 수소배리어막은 캐패시터 제조후 절연막 및 보호막 공정에서 발생되는 수소의 캐패시터로의 확산을 방지하는 수소배리어막에 있어서, 상기 수소배리어막이 알루미늄에 티타늄과 산소가 첨가된 복합산화물체이며, 상기 복합산화물체에서 상기 알루미늄은 50∼90at%의 조성비를 갖고, 상기 티타늄은 10∼50at%의 조성비를 가지며, 상기 산소는 1∼80at%의 조성비를 갖는 특징으로 한다.
그리고, 본 발명의 수소배리어막의 형성 방법은 기판을 증착챔버내에 로딩시키는 단계; 및 상기 증착챔버내로 알루미늄소스, 티타늄소스 및 반응가스를 공급하여 상기 기판상에 알루미늄에 티타늄과 산소가 첨가된 복합산화물체를 증착하는 단계를 포함함을 특징으로 한다.
그리고, 본 발명의 반도체장치의 제조 방법은 트랜지스터가 형성된 반도체기판 상부에 캐패시터를 형성하는 단계, 상기 캐패시터를 덮으며 알루미늄과 티타늄을 함유하는 제1 수소배리어막을 형성하는 단계, 상기 캐패시터와 상기 트랜지스터를 연결하는 금속배선을 형성하는 단계, 상기 금속배선 상에 알루미늄과 티타늄을 함유하는 제2 수소배리어막을 형성하는 단계, 및 상기 제2 수소배리어막상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 종래 수소배리어막으로 사용하던 Al2O3및 TiO2보다 이론적인 밀도가 높은 AlTiO를 제안하고, 이러한 AlTiO는 알루미늄산화물과 티타늄산화물이 혼합된 복합산화물체로서 알루미늄산화물이 혼합되어 있어 매우 강한 화학적 결합에 의한 복잡한 망상구조를 갖고 있다.
상기한 AlTiO과 같은 알루미늄산화물이 함유된 복합 산화물체는 높은 밀도와 복잡한 망상구조를 갖고 있기 때문에 수소확산을 효과적으로 방지할 수 있다.
이하 실시예에서는 알루미늄산화물이 함유된 복합 산화물체의 제조 방법으로서 원자층 증착법과 화학기상증착법을 예로 들어 설명한다.
도 1은 본 발명의 실시예에 따른 알루미늄산화물과 티타늄산화물의 복합산화물체(AlTiO)의 원자층 증착 방법을 도시한 타이밍도이다.
통상적으로 원자층 증착법(AlTiOmic Layer Deposition; ALD)은 반응소스를 챔버 내로 순차적으로 주입하고 제거하는 방식으로 반도체 기판상에 복수의 단원자층을 순차적으로 증착하는 방법이다.
이러한 원자층증착법(ALD)은 화학기상증착법(CVD)처럼 화학반응을 이용하는 증착법이지만 각각의 가스가 챔버 내에서 혼합되지 않고 한개씩 펄스로 흘려진다는 점에서 화학기상증착법(CVD)과 구별된다.
예컨대, A와 B 가스를 사용하는 경우, 먼저 A가스만을주입한다. 이 때, A가스 분자가 화학흡착(Chemical absorption)된다. 챔버에 잔류한 A가스는 아르곤이나 질소와 같은 비활성가스로 퍼지한다. 이후 B가스만을 주입하면, A가스와와 B가스 사이의 반응은 화학흡착된 A가스가 있는 표면에서만 일어나 단원자층 박막이 증착된다. 이때문에 어떠한 몰포로지(Morphology)를 가진 표면이라 해도 100%의 단차피복성(Step coverage)을 획득할 수 있는 것으로 알려져 있다. A가스 및 B가스의 반응 후 챔버에 잔존하는 B가스 및 반응부산물을 퍼지시킨다. A 또는 B 가스를 유입시켜 원자층 증착을 반복함으로써 박막의 두께를 원자층 단위로 조절할 수 있게 된다.
다시 말하면, 원자층 증착법에 의한 박막의 두께는 증착공정의 반복횟수와 밀접한 관계가 있다.
전술한 원리를 이용하여 알루미늄, 티타늄 및 산소가 혼합된 수소배리어막(AlTiO)을 증착하기 위해 소스물질로 AlX3와 TiX4또는 TiX2를 이용한다.
먼저 알루미늄소스물질인 AlX3에서, X는 H, C1∼C10알킬(alkyl), C2∼C10알케닐(alkenyl), C1∼C8알콕시(alkoxy), C6∼C12아릴(aryl), β-디케토네이트(diketonates), 사이클로펜타디에닐(cyclopentadienyl), C1∼C8알킬사이클로펜타디에닐(alkylcyclopentadienyl) 및 상기의 물질에 할로겐(halogen)이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
그리고, 티타늄소스물질인 TiX4에서, X는 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴, β-디케토네이트, 사이클로펜타디에닐, C1∼C8알킬사이클로펜타디에닐 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
그리고, 소스물질들을 반응시키기 위한 반응가스로는 O2, N2O, NH3, H2O, H2O2, ROH, RCOOH, C2∼C10디올(diol) 또는 이들의 혼합기체를 사용하되, 여기서 R은 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
전술한 물질중에서 소스물질로는 AlX3, TiX4(또는 TiX2)를 이용하고, 반응가스로는 산소(O2)를 이용한 경우에 대해 설명하기로 한다.
먼저 산소(O2)는 아래와 같은 [반응식1]과 같이 각각 알루미늄소스 및 티타늄소스와 반응하여 AlOx및 TiOx을 만들고, 휘발성이 강한 반응부산물(XO2)을 생성하며, 이들 반응부산물들은 휘발성이 강하기 때문에 진공으로 쉽게 제거된다.
AlX3+ O2----->AlOx+ 3XO2(↑)
TiX4+ O2----->TiOx+ 4XnO2(↑)
TiX2+ O2----->TiOx+ 2XO2(↑)
위 [반응식1]을 참조하여 원자층 증착법을 설명하면, 먼저 AlTiO이 증착될 기판을 증착챔버내에 로딩한 후, 알루미늄소스 공급기로부터 알루미늄소스 공급관을 통해 알루미늄소스인 AlX3을 증착챔버내로 T1시간동안 유입시킨다. 여기서, T1시간은 AlX3이 기판상에 화학적으로 흡착하여 원자층을 형성하는데 충분한 시간이다.
상술한 T1시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 AlX3를 3sccm∼150sccm의 유량으로 0.1초∼1초동안 유입시키며, AlX3이 흡착될 기판은 100℃∼900℃를 유지한다.
T1시간동안 AlX3를 공급한 후, 알루미늄소스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T2시간동안 공급하여 기판위에 화학적으로 흡착하지 않고 증착챔버내에 남아 있는 AlX3을 배기가스관을 통해 제거한다.
이때, T2시간은 미반응 AlX3를 제거하기에 충분한 시간이면 되는데, 0.1초∼10초가 바람직하고, 퍼지가스로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용하며, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
한편, 퍼지가스외에 펌핑(pumping)에 의해 미반응 AlX3를 제거할 수도 있다.
T2시간동안 미반응 AlX3를 퍼지시킨 후, 반응가스공급기로부터 반응가스공급관을 통해 산소(O2)를 증착챔버내로 T3시간동안 유입시킨다. 여기서, T3시간은 산소(O2)가 기판상에 화학적으로 흡착된 AlX3와 반응하는데 충분한 시간이다.
따라서, T3시간동안 기판에 흡착된 AlX3와 반응가스인 산소가 [반응식1]과 같이 반응하여 기판상에 순수한 AlOx박막을 형성시킨다.
상술한 T3시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 반응가스인 산소(O2)를 100sccm∼3000sccm의 유량으로 0.1초∼1초동안 유입시키며, AlX3이 흡착된 기판은 100℃∼900℃를 계속 유지한다.
T3시간동안 산소를 공급한 후, 반응가스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T4시간동안 공급하여 AlX3와 산소의 반응부산물을 배기가스관을 통해 제거한다.
이때, T4시간은 반응부산물을 제거하기에 충분한 시간이면 되는데, 0.1초∼10초가 바람직하고, 퍼지가스로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용하며, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
다음으로, T4시간동안 반응부산물을 퍼지한 후, 티타늄소스 공급기로부터 티타늄소스 공급관을 통해 티타늄소스인 TiX4을 증착챔버내로 T5시간동안 유입시킨다. 여기서, T5시간은 TiX4가 AlOx상에 화학적으로 흡착하여 원자층을 형성하는데충분한 시간이다.
상술한 T5시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 TiX4를 3sccm∼150sccm의 유량으로 0.1초∼1초동안 유입시키며, TiX4이 AlOx상에 흡착되는 동안 기판은 100℃∼900℃를 유지한다.
T5시간동안 TiX4를 공급한 후, 티타늄소스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T6시간동안 공급하여 화학적으로 흡착하지 않고 증착챔버내에 남아 있는 TiX4을 배기가스관을 통해 제거한다.
이때, T6시간은 미반응 TiX4를 제거하기에 충분한 시간이면 되는데, 0.1초∼10초가 바람직하고, 퍼지가스로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용하며, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
한편, 퍼지가스외에 펌핑에 의해 미반응 TiX4를 제거할 수도 있다.
T6시간동안 미반응 TiX4를 퍼지시킨 후, 반응가스공급기로부터 반응가스공급관을 통해 산소(O2)를 증착챔버내로 T7시간동안 유입시킨다. 여기서, T7시간은 NH3가 AlOx상에 흡착된 TiX4와 반응하는데 충분한 시간이다.
따라서, T7시간동안 TiX4와 반응가스인 산소가 [반응식1]과 같이 반응하여 AlOx상에 순수한 TiOx박막을 형성시킨다.
상술한 T7시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 반응가스인 산소(O2)를 100sccm∼3000sccm의 유량으로 0.1초∼1초동안 유입시키며, TiOx이 형성되는 동안 기판은 100℃∼900℃를 계속 유지한다.
T7시간동안 산소를 공급한 후, 반응가스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T8시간동안 공급하여 TiX4와 산소의 반응부산물을 배기가스관을 통해 제거한다.
이때, T8시간은 반응부산물을 제거하기에 충분한 시간이면 되는데, 0.1초∼10초가 바람직하고, 퍼지가스로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용하며, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
상술한 바와 같이, 알루미늄소스 공급 단계(T1), 퍼지가스 공급 단계(T2), 반응가스 공급 단계(T3), 퍼지가스 공급 단계(T4), 티타늄소스 공급 단계(T5), 퍼지가스 공급 단계(T6), 반응가스 공급 단계(T7), 퍼지가스 공급 단계(T8)를 하나의 사이클(1 cycle)로 적용하고, 하나의 사이클을 거치면서 일정한 두께의 AlTiO이 증착된다.
이 사이클을 반복하면 AlTiO의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 원하는 두께의 AlTiO 박막을 기판상에 증착할 수 있다. 이때, 하나의 사이클당 증착되는 AlTiO 박막의 두께는 증착챔버내로 유입되는 AlX3, TiX4, 반응가스 및 퍼지가스의 공급 유량과 공급 시간에 따라 결정된다.
한편, AlTiO의 원자층 증착은 전술한 단계의 1사이클외에 알루미늄소스 공급 단계(T1), 퍼지가스 공급 단계(T2), 반응가스 공급 단계(T3), 퍼지가스 공급 단계(T4), 플라즈마 처리 단계, 티타늄소스 공급 단계(T5), 퍼지가스 공급 단계(T6), 반응가스 공급 단계(T7), 퍼지가스 공급 단계(T8), 플라즈마 처리 단계를 하나의 사이클(1 cycle)로 적용하는 플라즈마원자층증착법(Plasma Enhanced ALD)을 이용할 수도 있다. 여기서, 플라즈마 처리 단계시, NH3, N2, O2, N2O, H2O 또는 이들의 혼합기체를 이용한다.
또한, 반응가스 공급 단계, 퍼지가스 공급 단계, 알루미늄소스 공급 단계(T1), 퍼지가스 공급 단계(T2), 반응가스 공급 단계(T3), 퍼지가스 공급 단계(T4), 반응가스 공급 단계, 퍼지 가스 공급 단계, 티타늄소스 공급 단계(T5), 퍼지가스 공급 단계(T6), 반응가스 공급 단계(T7), 퍼지가스 공급 단계(T8)를 하나의 사이클(1 cycle)로 적용하거나, 반응가스 공급 단계, 퍼지가스 공급 단계, 알루미늄소스 공급 단계(T1), 퍼지가스 공급 단계(T2), 반응가스 공급 단계(T3), 퍼지가스 공급 단계(T4), 반응가스 공급 단계, 퍼지 가스 공급 단계, 플라즈마 처리 단계, 티타늄소스 공급 단계(T5), 퍼지가스 공급 단계(T6), 반응가스 공급 단계(T7), 퍼지가스 공급 단계(T8), 플라즈마 처리 단계를 하나의 사이클(1 cycle)로 적용할 수 있다.
한편, 원자층 증착법외에 화학기상증착법을 이용하여 AlTiO막을 형성할 수 있는데, 알루미늄, 티타늄 및 산소가 혼합된 수소배리어막(AlTiO)을 증착하기 위해 소스물질로 AlX3와 TiX4또는 TiX2를 이용한다.
먼저 알루미늄소스물질인 AlX3에서, X는 H, C1∼C10알킬(alkyl), C2∼C10알케닐(alkenyl), C1∼C8알콕시(alkoxy), C6∼C12아릴(aryl), β-디케토네이트(diketonates), 사이클로펜타디에닐(cyclopentadienyl), C1∼C8알킬사이클로펜타디에닐(alkylcyclopentadienyl) 및 상기의 물질에 할로겐(halogen)이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
그리고, 티타늄소스물질인 TiX4에서, X는 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴, β-디케토네이트, 사이클로펜타디에닐, C1∼C8알킬사이클로펜타디에닐 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
그리고, 소스물질들을 반응시키기 위한 반응가스로는 O2, N2O, NH3, H2O, H2O2, ROH, RCOOH, C2∼C10디올(diol) 또는 이들의 혼합기체를 사용하되, 여기서 R은 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나이다.
도 2는 본 발명의 실시예에 따른 AlTiO 복합산화물체를 수소배리어막으로 적용한 FeRAM을 도시한 소자 단면도이다.
도 2를 참조하여, FeRAM의 제조 방법을 설명하면, 먼저 반도체기판(21)의 소정 부분에 필드산화막(22)을 형성하여 활성영역을 정의하고, 반도체기판(21)의 활성영역상에 게이트산화막(23)과 워드라인(24)을 형성한 후, 워드라인(24) 양측의 반도체기판(21)에 불순물을 이온주입하여 소스/드레인(25)을 형성한다.
다음으로, 워드라인(24)을 포함한 반도체기판(21)상에 제1층간절연막(26)을 형성한 후, 제1층간절연막(26)을 선택적으로 식각하여 소스/드레인(25) 중 일측 소스/드레인(25)을 노출시키는 비트라인콘택홀(도시 생략)을 형성한다. 연속해서, 비트라인콘택홀을 통해 일측 소스/드레인(25)에 접속되는 비트라인(27)을 형성한다.
다음으로, 비트라인(27)을 포함한 전면에 제2층간절연막(28)을 형성한 후, 제2층간절연막(28)의 소정 표면상에 하부전극(29), 강유전체막(30)과 상부전극(31)의 순서로 적층된 캐패시터를 형성한다.
한편, 캐패시터를 형성하기 위한 식각과정에서 제2층간절연막(28)이 식각되는 것을 방지하기 위한 식각보호막을 제2층간절연막(28)상에 형성하고, 캐패시터의 하부전극이 들리는 현상을 방지하기 위한 접착층이 식각보호막과 하부전극(29) 사이에 형성될 수 있다.
다음으로, 캐패시터를 포함한 전면에 원자층증착법 또는 화학기상증착법을 통해 제1AlTiO막(32)을 증착 및 패터닝하여 캐패시터만을 덮는 제1AlTiO막(32)을 형성하고, 전면에 제3층간절연막(33)을 형성한 후, 제3층간절연막(33)과 제1AlTiO막(32)을 선택적으로 식각하여 캐패시터의 상부전극(31)을 노출시키는 콘택홀을 형성한다. 아울러, 제3층간절연막(33), 제2층간절연막(28) 및 제1층간절연막(26)을 식각하여 소스/드레인(25)을 노출시키는 콘택홀을 동시 또는 순차적으로 형성한다.
다음으로, 캐패시터의 상부전극(31)상에만 연결되는 확산방지막(34)을 형성한 후, 캐패시터의 상부전극(31)과 트랜지스터의 소스/드레인(25)을 전기적으로 연결시키는 제1금속배선(35)을 형성한다. 여기서, 캐패시터와 트랜지스터를 연결시키는 제1금속배선(35)을 국부배선이라 일컫는다.
다음으로, 제1금속배선(35)을 포함한 전면에 원자층증착법 또는 화학기상증착법을 통해 제2AlTiO막(36)을 증착하고, 그 결과물상에 금속간절연막(37) 및 제2금속배선(도시 생략)을 형성하며, 제2금속배선을 포함한 구조물을 덮는 제3AlTiO막(38)을 형성한 후 보호막(39)을 형성한다.
한편, 각 AlTiO막은 200Å∼1000Å 정도의 두께로 형성되는데, 이 두께는 수소확산을 방지할 수 있는 충분한 두께이다.
상술한 도 2에 도시된 바에 의하면, 캐패시터를 덮는 AlTiO막을 형성하고 있으므로 후속 층간절연막 및 보호막 공정시 발생되는 수소의 캐패시터로의 확산을 방지할 수 있고, 더욱이 각 금속배선공정이 완료된 후에도 AlTiO막을 형성하고 있어 수소확산효과가 증대된다.
한편, AlTiO막을 형성한 후에, AlTiO막을 조밀화시키고 그 표면에 산소를 충진시키는 개질화 공정을 진행하여 수소배리어막의 내산화특성을 더욱 강화시킨다.
이러한 AlTiO막의 조밀화 및 산소 충진 방법은 다양하게 이루어질 수 있다.
제1예로서, 열처리 챔버내로 이송시켜 급속열처리(RTP)하는데, 급속열처리는산소(O2) 분위기, 아르곤과 산소의 혼합분위기(Ar+O2), 또는 질소와 산소의 혼합분위기(N2+O2)에서 이루어지되 100℃∼650℃의 온도에서 1분∼5분동안 진행된다. 이 때, 각각 산소, 아르곤 및 질소의 유량을 변화시키면서 열처리한다.
제2예로서, 챔버내에 산소를 유입한 후 이온화시키고, 반도체기판측의 전기장에 의해 이온화된 산소를 AlTiO측으로 가속시키므로써 AlTiO을 조밀화시킴과 동시에 막내에 산소를 충진시킨다.
제3예로서, 챔버내에 아르곤을 유입한 후 이온화시키고, 이온화된 아르곤을 AlTiO과 충돌시키므로써 AlTiO의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 AlTiO상에 균일한 산화막을 형성시킨다.
제4예로서, 챔버내에 질소를 유입한 후 이온화시키고, 이온화된 질소를 AlTiO과 충돌시키므로써 AlTiO의 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 AlTiO상에 균일한 산화막을 형성시킨다.
제5예로서, 챔버내에 질소와 산소를 동시에 유입시킨 후 이온화시키고, 이온화된 질소 및 산소를 AlTiO과 충돌시키므로써 AlTiO의 막질을 조밀하게 만들어준 후, 이온화된 산소를 이용하여 AlTiO상에 균일한 산화막을 형성시킨다.
제6예로서, 챔버내에서 NH4로 열처리하여 AlTiO을 조밀화시킨 후 추가로 산소를 유입 및 이온화시킨 후, 이온화된 산소를 이용하여 AlTiO상에 균일한 산화막을 형성시킨다.
제7예로서, 챔버내에서 NH4플라즈마와 산소플라즈마로 AlTiO상에 균일한 산화막을 형성시킨다.
제8예로서, 챔버내에서 UV 오존으로 열처리하여 AlTiO을 조밀화시킴과 동시에 AlTiO상에 균일한 산화막을 형성시킨다.
상술한 제2예 내지 제8예를 조합하여 AlTiO막을 개질화시킬 수도 있으며, 제 2예 내지 제8예는 모두 100℃∼650℃의 온도에서 1분∼5분동안 이루어진다.
도면에 도시되지 않았지만, DRAM, 특히 BST를 유전막으로 이용하는 캐패시터에서도 수소배리어막으로서 AlTiO막을 이용할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 캐패시터 형성후 층간절연막과 보호막 공정에서 발생하는 수소가 캐패시터로 침입하는 것을 억제하여 소자의 전기적 특성 열화를 방지함과 동시에 수율 향상의 효과가 있다. 즉, 층간절연막 형성 전에 캐패시터를 덮는 수소배리어막을 형성함에 따라 수소가 캐패시터로 침입하는 것을 방지할 수 있어 소자 개발을 용이하게 하고, 금속배선 형성 이후의 후속 공정은 DRAM을 위해 개발된 공정을 그대로 적용할수 있게되어 FeRAM 소자를 위한 별도의 후속 공정 개발이 불필요하여 경제적인 장점이 있다.

Claims (10)

  1. 삭제
  2. 캐패시터 제조후 절연막 및 보호막 공정에서 발생되는 수소의 캐패시터로의 확산을 방지하는 수소배리어막에 있어서,
    상기 수소배리어막이 알루미늄에 티타늄과 산소가 첨가된 복합산화물체이며, 상기 복합산화물체에서 상기 알루미늄은 50∼90at%의 조성비를 갖고, 상기 티타늄은 10∼50at%의 조성비를 가지며, 상기 산소는 1∼80at%의 조성비를 갖는 특징으로 하는 수소배리어막.
  3. 기판을 증착챔버내에 로딩시키는 단계; 및
    상기 증착챔버내로 알루미늄소스, 티타늄소스 및 반응가스를 공급하여 상기 기판상에 알루미늄에 티타늄과 산소가 첨가된 복합산화물체를 증착하는 단계
    포함하여 이루어짐을 특징으로 하는 수소배리어막의 형성 방법.
  4. 제3항에 있어서,
    상기 알루미늄소스는,
    AlX3이되, 상기 X는 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴, β-디케토네이트, 사이클로펜타디에닐, C1∼C8알킬사이클로펜타디에닐 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 수소배리어막의 형성 방법.
  5. 제3항에 있어서,
    상기 티타늄소스는,
    TiX4또는 TiX2중에서 선택되되, 상기 X는 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴, β-디케토네이트, 사이클로펜타디에닐, C1∼C8알킬사이클로펜타디에닐 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 수소배리어막의 형성 방법.
  6. 제3항에 있어서,
    상기 반응가스는,
    O2, N2O, NH3, H2O, H2O2, ROH, RCOOH, C2∼C10디올 또는 이들의 혼합기체를사용하되, 상기 R은 H, C1∼C10알킬, C2∼C10알케닐, C1∼C8알콕시, C6∼C12아릴 및 상기의 물질에 할로겐이 첨가된 유도체들로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 수소배리어막의 형성 방법.
  7. 제3항에 있어서,
    상기 복합산화물체는,
    100℃∼900℃의 온도에서 200Å∼1000Å의 두께로 형성되는 것을 특징으로 하는 수소배리어막의 형성 방법.
  8. 삭제
  9. 삭제
  10. 트랜지스터가 형성된 반도체기판 상부에 캐패시터를 형성하는 단계;
    상기 캐패시터를 덮으며 알루미늄과 티타늄을 함유하는 제1 수소배리어막을 형성하는 단계;
    상기 캐패시터와 상기 트랜지스터를 연결하는 금속배선을 형성하는 단계;
    상기 금속배선 상에 알루미늄과 티타늄을 함유하는 제2 수소배리어막을 형성하는 단계; 및
    상기 제2 수소배리어막상에 보호막을 형성하는 단계
    를 포함함을 특징으로 하는 반도체장치의 제조 방법.
KR10-2002-0027593A 2002-05-18 2002-05-18 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 KR100467369B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0027593A KR100467369B1 (ko) 2002-05-18 2002-05-18 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
US10/330,129 US6900095B2 (en) 2002-05-18 2002-12-30 Hydrogen barrier layer and method for fabricating semiconductor device having the same
US11/111,745 US20050191849A1 (en) 2002-05-18 2005-04-22 Hydrogen barrier layer and method for fabricating semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027593A KR100467369B1 (ko) 2002-05-18 2002-05-18 수소배리어막 및 그를 구비한 반도체장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030089746A KR20030089746A (ko) 2003-11-28
KR100467369B1 true KR100467369B1 (ko) 2005-01-24

Family

ID=29417430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027593A KR100467369B1 (ko) 2002-05-18 2002-05-18 수소배리어막 및 그를 구비한 반도체장치의 제조 방법

Country Status (2)

Country Link
US (2) US6900095B2 (ko)
KR (1) KR100467369B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
WO2004107446A1 (ja) * 2003-05-27 2004-12-09 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
KR100687760B1 (ko) * 2005-10-19 2007-02-27 한국전자통신연구원 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자
KR100721206B1 (ko) * 2006-05-04 2007-05-23 주식회사 하이닉스반도체 반도체소자의 스토리지노드 컨택 형성방법
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
US8652589B2 (en) * 2008-01-25 2014-02-18 Oerlikon Trading Ag, Truebbach Permeation barrier layer
CN103827350B (zh) * 2011-07-11 2016-01-13 莲花应用技术有限责任公司 混合金属氧化物阻挡膜和用于制备混合金属氧化物阻挡膜的原子层沉积方法
KR102382025B1 (ko) 2015-03-04 2022-04-04 삼성디스플레이 주식회사 표시 장치
DE102017107707A1 (de) * 2017-04-10 2018-10-11 Osram Oled Gmbh Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064099A (ko) * 1999-12-24 2001-07-09 박종섭 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
KR20020030723A (ko) * 2000-10-17 2002-04-25 마츠시타 덴끼 산교 가부시키가이샤 강유전체 메모리 및 그 제조방법
KR20020075740A (ko) * 2001-03-27 2002-10-05 샤프 가부시키가이샤 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치
KR20020076148A (ko) * 2001-03-26 2002-10-09 샤프 가부시키가이샤 향상된 수소 분해 내성을 갖는 전극 재료 및 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI92897C (fi) * 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5970378A (en) * 1996-09-03 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma treatment process for forming low resistance titanium nitride layer
US5998297A (en) * 1996-10-23 1999-12-07 Texas Instruments Incorporated Method of etching copper or copper-doped aluminum
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
KR19990062231A (ko) 1997-12-31 1999-07-26 김영환 디램의 워드라인 드라이브 회로
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
KR100353804B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
KR100320796B1 (ko) * 1999-12-29 2002-01-17 박종섭 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
US6500678B1 (en) * 2001-12-21 2002-12-31 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6656748B2 (en) * 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
US6576482B1 (en) * 2002-05-07 2003-06-10 Texas Instruments Incorporated One step deposition process for the top electrode and hardmask in a ferroelectric memory cell
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064099A (ko) * 1999-12-24 2001-07-09 박종섭 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
KR20020030723A (ko) * 2000-10-17 2002-04-25 마츠시타 덴끼 산교 가부시키가이샤 강유전체 메모리 및 그 제조방법
KR20020076148A (ko) * 2001-03-26 2002-10-09 샤프 가부시키가이샤 향상된 수소 분해 내성을 갖는 전극 재료 및 제조 방법
KR20020075740A (ko) * 2001-03-27 2002-10-05 샤프 가부시키가이샤 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치

Also Published As

Publication number Publication date
KR20030089746A (ko) 2003-11-28
US6900095B2 (en) 2005-05-31
US20050191849A1 (en) 2005-09-01
US20030216028A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
KR102013442B1 (ko) 티타늄 카바이드 막들을 위한 실란 및 보란 처리들
EP1292970B1 (en) Thin film forming method
US6838122B2 (en) Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
US6821862B2 (en) Methods of manufacturing integrated circuit devices that include a metal oxide layer disposed on another layer to protect the other layer from diffusion of impurities and integrated circuit devices manufactured using same
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
JP4350318B2 (ja) 半導体素子のアルミニウム酸化膜形成方法
US20050191849A1 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
KR20060052474A (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20020001376A (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR100414870B1 (ko) 원자층 증착 방법을 이용한 캐패시터의 제조 방법
KR101094379B1 (ko) 오존을 반응가스로 이용한 귀금속막의 형성 방법
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR100498588B1 (ko) 산소확산배리어막 및 그를 구비한 반도체장치
KR100431743B1 (ko) 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100443356B1 (ko) 루테늄막의 단원자층 증착법
KR100390811B1 (ko) 백금막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR20050015442A (ko) 엠오씨브이디에 의한 산화하프늄 박막 증착 방법
KR20080057086A (ko) 반도체 소자의 비트 라인 제조 방법
KR20030050672A (ko) 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법
KR20060132269A (ko) 반도체 소자의 금속콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee