KR20060132269A - 반도체 소자의 금속콘택 형성 방법 - Google Patents
반도체 소자의 금속콘택 형성 방법 Download PDFInfo
- Publication number
- KR20060132269A KR20060132269A KR1020050052525A KR20050052525A KR20060132269A KR 20060132269 A KR20060132269 A KR 20060132269A KR 1020050052525 A KR1020050052525 A KR 1020050052525A KR 20050052525 A KR20050052525 A KR 20050052525A KR 20060132269 A KR20060132269 A KR 20060132269A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal contact
- metal
- forming
- bit line
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 112
- 239000002184 metal Substances 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000013212 metal-organic material Substances 0.000 claims 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 8
- 229930195733 hydrocarbon Natural products 0.000 description 4
- 150000002430 hydrocarbons Chemical class 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XOUPWBJVJFQSLK-UHFFFAOYSA-J titanium(4+);tetranitrite Chemical compound [Ti+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O XOUPWBJVJFQSLK-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명인 반도체 소자의 금속콘택 형성 방법은 반도체 기판 상에 비트라인콘택을 갖는 제1 절연막을 형성하는 단계와, 제1 절연막 및 비트라인콘택 위에 비트라인을 형성하는 단계와, 비트라인 위에 제2 절연막을 형성하는 단계와, 제2 절연막의 일부를 식각하여 비트라인콘택의 상부표면을 노출시키는 금속콘택홀을 형성하는 단계와, 금속콘택홀의 내부 및 제2 절연막 위에 이동플라즈마 금속유기물 화학적기상증착방법으로 장벽금속막을 형성하는 단계와, 그리고 장벽금속막이 형성된 금속콘택홀 내부에 금속콘택용 도전막을 매립하여 금속콘택을 형성하는 단계를 포함한다.
장벽금속막, RPMOCVD, 매립불량, TDEAT
Description
도 1은 종래기술에 따른 반도체소자의 금속콘택 형성 방법을 설명하기 위하여 나타내 보인 단면도이다.
도 2는 종래기술에 따른 반도체소자의 금속콘택 형성 방법의 문제점을 설명하기 위하여 나타내 보인 셈(SEM) 사진이다.
도 3 내지 도 5 는 본 발명에 따른 반도체 소자의 금속콘택 형성 방법을 설명하기 위해 나타내 보인 단면도들이다.
-도면의 주요부분에 대한 부호의 설명-
400 : 반도체 기판 410 : 제1 절연막
420 : 비트라인콘택 430 : 식각방지막
440 : 제2 절연막 445 : 금속콘택홀
450 : 장벽금속막 460 : 금속콘택용 도전막
본 발명은 반도체 소자의 형성 방법에 관한 것으로서, 보다 상세하게는 금속 콘택용 도전막의 매립불량을 개선하기 위한 반도체소자의 금속콘택 형성 방법에 관한 것이다.
도 1은 종래기술에 따른 반도체소자의 금속콘택 형성 방법을 설명하기 위하여 나타내 보인 단면도이다.
먼저 도 1을 참조하면, 반도체 기판(100) 상에 비트라인콘택(120)을 갖는 제1 절연막(110)을 형성하고, 그 위에 비트라인(130)을 형성한다. 다음에 비트라인(130) 위에 제2 절연막(140)을 형성하고, 제2 절연막(140)의 일부분을 선택 식각하여 비트라인(130)의 상부표면 일부를 노출시키는 금속콘택홀(145)을 형성한다.
다음에 금속콘택홀(145) 및 제2 절연막(140) 위에 장벽금속막(Barrier Metal)(150)을 형성한다. 장벽금속막(150)은, IMPTi(Ionized Metal Plasma Ti)막 및 티타늄나이트라이드막(TiN)이 순차 적층되어 이루어진다.
티타늄나이트라이드막(155)은, 금속유기물 화학기상증착방법(MOCVD; Metal Organic Chemical Vapor Deposition)을 사용하여 형성할 수 있다. 금속유기물 화학적기상증착방법을 사용하여 티타늄나이트라이드막(155)을 형성할 경우에는, 먼저 티타늄나이트라이드막을 50Å의 두께로 형성한 다음에 티타늄나이트라이드막 내에 형성되어 있는 불순물을 제거하기 위하여 질소(N2) 및 수소(H2)를 소스가스로 사용하는 플라즈마공정을 35초 동안 수행하고 있다.
다음에 금속콘택홀(145)이 매립되도록 장벽금속막(150) 및 제2 절연막(140) 위에 금속콘택용 도전물(160)로서 텅스텐막(W)을 형성한다. 금속콘택용 도전물 (160)은, 화학적기상증착방법(CVD; Chemical Vapor Deposition)을 사용하여 형성할 수 있다. 다음에 도면에서 도시하지는 않았지만, 제2 절연막(140)의 상부가 노출되도록 금속콘택용 도전물(160) 및 장벽금속막(150)을 제거하여 금속콘택(미도시)을 형성한다.
이와 같은 종래의 반도체소자의 금속콘택 형성 방법에 있어서, 티타늄나이트라이드막 내의 불순물을 제거하기 위해 플라즈마공정을 수행할 때, 금속콘택홀(145)의 바닥부분에 형성된 티타늄나이트라이드막(135)의 두께가 감소하여 효과적인 장벽금속막(150)으로서의 역할을 할 수 없게 된다는 문제가 있다. 이에 따라 후속공정으로 장벽금속막(150) 위에 금속콘택용 도전막(160)을 증착할 때 사용하는 텅스텐플로르(WF6) 가스로부터의 베리어특성을 확보하는 것이 주요한 이슈가 되었다.
한편, 금속콘택을 형성하는 과정에서 금속유기물 화학적기상증착방법(MOCVD)을 사용하여 장벽금속막(150)인 티타늄나이트라이드막(155)을 형성한 후 이를 장시간 대기중에 노출시켰을 때 티타늄나이트라이드막(155) 내에 함유된 탄화수소(hydrocarbon)가 대기 중에 산소(O2)와 결함한다는 문제가 있다. 대기 중에 장시간 노출된 티타늄나이트라이드막(155) 내에는 불순물이 형성되어 티타늄나이트라이드막(155)의 특성을 열화시키고 비 저항을 증가시킨다. 장시간 노출된 티타늄나이트라이드막(155) 위에 금속콘택용 도전막(160)으로 텅스텐막(W)을 매립하는 후속공정을 수행하게 되면 티타늄나이트라이드막(155) 위에 텅스텐의 결정핵생성층 (nucleation)이 형성되지 못하여서 도면에서 'A'로 나타낸 바와 같이 금속콘택의 매립불량을 유발한다. 이에 따라 소자의 특성이 열화되어 급격한 콘택 저항 증가 현상이 발생하게 된다.
도 2는 종래기술에 따른 반도체소자의 금속콘택 형성 방법의 문제점을 설명하기 위하여 나타내 보인 셈(SEM) 사진이다. 도면에서 동일한 부호는 같은 부분을 나타낸다.
이를 참조하면, 비트라인콘택(120)과 연결되도록 금속콘택(200)이 형성되어있으며 도면에서 'B'로 나타낸 바와 같이 금속콘택의 하부가 완전히 매립되지 않는 매립불량 현상이 발생된 것을 확인 할 수 있다. 이와 같은 문제는 소자의 집적도가 증가할 수 록 더욱 심화되고 있는 실정이다.
따라서 상기와 같은 문제를 해결하기 위하여 금속콘택홀(145) 내부에 장벽금속막(150)을 형성한 다음에 시간의 지연 없이 바로 금속콘택용 도전막(160)을 형성하거나 또는 2 내지 3시간 이내에 금속콘택용 도전막(160) 형성하는 공정을 수행하여야 하는 공정상의 부담이 있다.
상기한 바와 같은 문제를 해결하기 위하여 본 발명이 이루고자하는 기술적인 과제는 금속콘택용 도전막의 매립불량을 개선하여 소자의 전기적인 특성을 향상시키기 위한 반도체소자의 금속콘택 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 금속콘 택 형성 방법은, 반도체 기판 상에 비트라인콘택을 갖는 제1 절연막을 형성하는 단계; 상기 제1 절연막 및 비트라인콘택 위에 비트라인을 형성하는 단계; 상기 비트라인 위에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 일부를 식각하여 상기 비트라인콘택의 상부표면을 노출시키는 금속콘택홀을 형성하는 단계; 상기 금속콘택홀의 내부 및 제2 절연막 위에 이동플라즈마 금속유기물 화학적기상증착방법으로 장벽금속막을 형성하는 단계; 및 상기 장벽금속막이 형성된 금속콘택홀 내부에 금속콘택용 도전막을 매립하여 금속콘택을 형성하는 단계를 포함한다.
상기 이동플라즈마 금속유기물 증착방법은, TDEAT를 소스가스로 사용하여 플라즈마로 여기시킨 후 발생된 라디칼만을 주된 챔버 내에 주입할 수 있다.
상기 이동플라즈마 금속유기물 증착방법은, 수소를 소스가스로 사용하여 플라즈마를 발생시킨 후 라디칼만을 주된 챔버 내에 주입할 수 있다.
상기 TDEAT 소스가스는, 별도의 플라즈마 챔버 내에서 플라즈마를 발생시키기 위한 소스파워로서 40W와, 1torr의 압력 및 13.56MHZ의 공정조건으로 플로우시킬 수 있다.
상기 장벽금속막은, IMPTi막 및 티타늄나이트라이드막이 순차 적층되어 이루어질 수 있다.
상기 금속콘택용 도전막은, 화학적기상증착방법을 사용하여 텅스텐막으로 형성할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 도면에서 여러층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 부호를 붙였다.
도 3 내지 도 5 는 본 발명에 따른 반도체 소자의 금속콘택 형성 방법을 설명하기 위해 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 반도체 기판(400) 상에 비트라인콘택(420)을 갖는 제1 절연막(410)을 형성한 다음에 그 위에 비트라인(430)을 형성한다. 다음에 비트라인의 일부를 식각하여 비트라인콘택(420)의 상부표면을 노출시키는 금속콘택홀(445)을 형성한다. 비록 도면에 나타내지는 않았지만 디램(DRAM; Dynamic Random Acess Memory) 소자의 경우, 반도체 기판(400) 내에는 소스/드레인 영역과 같은 불순물영역들이 존재한다.
다음에 도 4를 참조하면, 금속콘택홀(445) 및 제2 절연막(440) 위에 장벽금속막(Barrier Metal)(450)을 형성한다. 장벽금속막(450)은, IMPTi(Ionized Metal Plasma Ti)막(451) 및 티타늄나이트라이드막(TiN)(455)이 순차 적층되어 이루어진다. 장벽금속막(450)을 형성하는 방법을 보다 상세히 설명하면, 먼저 IMPTi막(451)을 200Å의 두께로 형성한 다음에 티타늄나이트라이드막(451)을 형성한다. 티타늄나이트라이드막(451)은 이동플라즈마 금속유기물 화학적기상증착방법(RPMOCVD; Remote Plasma Metal Organic Chemical Vapor Deposition)으로 형성할 수 있다.
이를 보다 상세히 설명하면, TDEAT(Tetrakis-Diethyl-Amido-Titanium)를 소스가스로 사용하여 별도의 이동(remote)된 챔버(chamber) 내에서 플로우시키고 플라즈마(plasma)를 여기 시킨 후 발생된 라디칼(radical)만을 주된(main) 챔버 내에 주입한다. 다음에 별도의 이동된 챔버 내에서 수소(H2)가스를 소스가스로 사용하여 플라즈마를 여기시킨 후 발생된 라디칼만을 주된 챔버 내에 주입한다. 다음에 도 1의 구조체를 주된 챔버 내에 로딩한 다음에 이 챔버 내에서 금속유기물 화학적기상증착방법(MOCVD)을 수행하여 티타늄나이트라이트막(445)을 형성한다. TDEAT를 소스가스로 사용하여 플라즈마를 여기시키기 위해서는 소스파워로서 대략 40W와, 1torr의 압력 및 13.56MHZ 주파수 바이어스의 공정조건을 사용할 수 있다.
이와 같이 플라즈마 금속유기물 화학적기상증착방법을 사용하여 티타늄나이트라이드막(445)을 형성하면, 티타늄나이트라이드막(445)을 형성 할 때 발생하는 부산물로부터 티타늄나이트라이드막(445)의 오염을 최소화 할 수 있으며, 대략 250°정도의 저온 증착이 가능하기 때문에 티타늄나이트라이드막(445)의 스텝커버리지(step coverage)를 향상시킬 수 있다.
또한 수소 소스가스를 이용하기 때문에, 티타늄나이트라이트막(445) 형성 후 막내에 존재하는 불순물인 탄화수소(hydrocarbon) 중 카본(carbon)이 TiC막의 형태로 존재하게 된다. 이에 따라 탄화수소 불순물의 양이 대폭 감소되어 티타늄나이트라이드막(445)의 비저항을 감소시킬 수 있다. 또한 TiC막은, 후속의 금속콘택용 도전막 매립공정에서 사용하는 텅스텐플로르막(WF6)으로부터 베리어(barrier)의 역활을 수행한다. 또한 이동플라즈마 금속유기물 화학적기상증착방법으로 형성된 장벽금속막은, 장시간 대기중에 노출시키더라도 불순물과 대기중에 산소가 결합하여 발생하는 텅스텐 매립불량이 발생하지 않기 때문에 공정상의 부담을 줄일 수 있다.
다음에 도 5를 참조하면, 장벽금속막(450)이 형성된 금속콘택홀(445)이 매립되도록 장벽금속막(450) 및 제2 절연막(440) 위에 금속콘택용 도전막(460)으로서 텅스텐막(W)을 형성한다. 금속콘택용 도전막(460)은 화학적기상증착방법(CVD)을 사용하여 형성할 수 있다, 다음에 도면에서 도시하지는 않았지만, 제2 절연막(440)의 상부가 노출되도록 금속콘택용 도전막(460) 및 장벽금속막(450)을 제거하여 금속콘택을 형성한다.
지금까지 설명한 바와 같이 본 발명에 따른 반도체소자의 금속콘택 형성 방법에 따르면, 금속콘택홀 내부에 장벽금속막을 형성할 때, TDEAT 및 수소를 소스가스로 사용하는 이동플라즈마 금속유기물 화학적기상증착방법을 사용하여 형성하였다. 이 방법을 사용하게 되면 저온 증착공정이 가능하기 때문에 장벽금속막의 스텝커버리지가 우수해지는 이점이 있다. 또한 이 방법으로 형성된 장벽금속막은, 장시간 대기중에 노출되더라도 산소와 반응하지 않기 때문에 금속콘택용 도전막의 매립특성을 향상시킬 수 있다.
또한 수소를 소스가스로 사용하게 되면, 장벽금속막인 티타늄나이트라이드막 내의 탄화수소 중 탄소가 TiC막으로 존재하기 때문에 티타늄나이트라이드막 내의 불순물을 저하시킬 수 있다. 또한, TiC막은 금속콘택용 도전막을 매립할 때 사용되는 텅스텐플로르 가스로부터 베리어막으로의 역할을 하기 때문에 장벽금속막의 기능을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리보호범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리보호 범위에 속하는 것이다.
Claims (6)
- 반도체 기판 상에 비트라인콘택을 갖는 제1 절연막을 형성하는 단계;상기 제1 절연막 및 비트라인콘택 위에 비트라인을 형성하는 단계;상기 비트라인 위에 제2 절연막을 형성하는 단계;상기 제2 절연막의 일부를 식각하여 상기 비트라인콘택의 상부표면을 노출시키는 금속콘택홀을 형성하는 단계;상기 금속콘택홀의 내부 및 제2 절연막 위에 이동플라즈마 금속유기물 화학적기상증착방법으로 장벽금속막을 형성하는 단계; 및상기 장벽금속막이 형성된 금속콘택홀 내부에 금속콘택용 도전막을 매립하여 금속콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
- 제1항에 있어서,상기 이동플라즈마 금속유기물 증착방법은, TDEAT를 소스가스로 사용하여 플라즈마로 여기시킨 후 발생된 라디칼만을 주된 챔버 내에 주입하는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
- 제1항에 있어서,상기 이동플라즈마 금속유기물 증착방법은, 수소를 소스가스로 사용하여 플 라즈마를 발생시킨 후 라디칼만을 주된 챔버 내에 주입하는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
- 제2항에 있어서,상기 TDEAT 소스가스는, 별도의 플라즈마 챔버 내에서 플라즈마를 발생시키기 위한 소스파워로서 40W와, 1torr의 압력 및 13.56MHZ의 공정조건으로 플로우시키는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
- 제1항에 있어서,상기 장벽금속막은, IMPTi막 및 티타늄나이트라이드막이 순차 적층되어 이루어지는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
- 제1항에 있어서,상기 금속콘택용 도전막은, 화학적기상증착방법을 사용하여 텅스텐막으로 형성하는 것을 특징으로 하는 반도체소자의 금속콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052525A KR20060132269A (ko) | 2005-06-17 | 2005-06-17 | 반도체 소자의 금속콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050052525A KR20060132269A (ko) | 2005-06-17 | 2005-06-17 | 반도체 소자의 금속콘택 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060132269A true KR20060132269A (ko) | 2006-12-21 |
Family
ID=37811864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050052525A KR20060132269A (ko) | 2005-06-17 | 2005-06-17 | 반도체 소자의 금속콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060132269A (ko) |
-
2005
- 2005-06-17 KR KR1020050052525A patent/KR20060132269A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927163B2 (en) | Method and apparatus for manufacturing a barrier layer of semiconductor device | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| KR101225642B1 (ko) | Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 | |
| US5962344A (en) | Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections | |
| US20050191849A1 (en) | Hydrogen barrier layer and method for fabricating semiconductor device having the same | |
| US20050158990A1 (en) | Methods of forming metal wiring layers for semiconductor devices | |
| US7462568B2 (en) | Method for forming interlayer dielectric film in semiconductor device | |
| KR20040059842A (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| KR20040053460A (ko) | 반도체 소자의 제조 방법 | |
| US20120273921A1 (en) | Semiconductor device and method for fabricating the same | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| JP2008305921A (ja) | 半導体装置及びその製造方法 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| KR20060132269A (ko) | 반도체 소자의 금속콘택 형성 방법 | |
| US20070037378A1 (en) | Method for forming metal pad in semiconductor device | |
| US7524761B2 (en) | Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance | |
| KR100316021B1 (ko) | 텅스텐 질화막 전극을 갖는 캐패시터 형성방법 | |
| KR100762243B1 (ko) | 반도체 소자의 제조방법 | |
| US20070173069A1 (en) | Method of forming insulating layer of semiconductor device | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100437619B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100800136B1 (ko) | 반도체 소자의 제조방법 | |
| US20080070405A1 (en) | Methods of forming metal wiring layers for semiconductor devices | |
| KR100687879B1 (ko) | 반도체 소자의 금속컨택 형성방법 | |
| KR20010108839A (ko) | 반도체 소자의 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |