JP2002110931A - 強誘電体メモリ装置 - Google Patents
強誘電体メモリ装置Info
- Publication number
- JP2002110931A JP2002110931A JP2000302215A JP2000302215A JP2002110931A JP 2002110931 A JP2002110931 A JP 2002110931A JP 2000302215 A JP2000302215 A JP 2000302215A JP 2000302215 A JP2000302215 A JP 2000302215A JP 2002110931 A JP2002110931 A JP 2002110931A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- hydrogen
- insulating film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体メモリ装置のキャパシタ部に水素の
侵入を防止し、水素によるキャパシタの劣化に起因する
誤動作を防止する。 【解決手段】 シリコン基板１１の上に素子分離酸化膜
１２、コンタクトプラグ１３を有する層間絶縁膜１４、
下部電極１５ａと強誘電体材料からなる容量絶縁膜１５
ｂと上部電極１５ｃとからなる強誘電体キャパシタ１
５、導電性水素バリア膜１６、コンタクトホール２３を
有する層間絶縁膜２２、このコンタクトホールに形成さ
れた配線層１７を形成することにより、強誘電体メモリ
装置を構成する。この導電性水素バリア膜１６は、Ｔｉ
Ａｌ合金やその窒化物、または、それら材料の一部を酸
化させた膜を用いる。
侵入を防止し、水素によるキャパシタの劣化に起因する
誤動作を防止する。 【解決手段】 シリコン基板１１の上に素子分離酸化膜
１２、コンタクトプラグ１３を有する層間絶縁膜１４、
下部電極１５ａと強誘電体材料からなる容量絶縁膜１５
ｂと上部電極１５ｃとからなる強誘電体キャパシタ１
５、導電性水素バリア膜１６、コンタクトホール２３を
有する層間絶縁膜２２、このコンタクトホールに形成さ
れた配線層１７を形成することにより、強誘電体メモリ
装置を構成する。この導電性水素バリア膜１６は、Ｔｉ
Ａｌ合金やその窒化物、または、それら材料の一部を酸
化させた膜を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体キャパシ
タを有する強誘電体メモリ装置に関するものである。
タを有する強誘電体メモリ装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置としては、例えばＳｒ
Ｂｉ2Ｔａ2Ｏ9（以下、ＳＢＴと記す）やＰｂ（Ｚｒ，
Ｔｉ）Ｏ3（以下、ＰＺＴと記す）等のヒステリシス特
性を有する強誘電体材料を容量絶縁膜に用いた、不揮発
性メモリである強誘電体メモリが開発されている。
Ｂｉ2Ｔａ2Ｏ9（以下、ＳＢＴと記す）やＰｂ（Ｚｒ，
Ｔｉ）Ｏ3（以下、ＰＺＴと記す）等のヒステリシス特
性を有する強誘電体材料を容量絶縁膜に用いた、不揮発
性メモリである強誘電体メモリが開発されている。
【０００３】以下、従来の強誘電体メモリ装置について
図面を参照しながら説明する。
図面を参照しながら説明する。
【０００４】図７は、従来の強誘電体メモリ装置の構成
断面図である。
断面図である。
【０００５】図７に示すように、シリコンよりなる半導
体基板１上にトランジスタ２が形成されており、半導体
基板１上に堆積させた層間絶縁膜３には、導電性薄膜よ
りなる下部電極４ａと強誘電体薄膜よりなる容量絶縁膜
４ｂと導電性薄膜よりなる上部電極４ｃとを有する強誘
電体キャパシタ４が形成されている。
体基板１上にトランジスタ２が形成されており、半導体
基板１上に堆積させた層間絶縁膜３には、導電性薄膜よ
りなる下部電極４ａと強誘電体薄膜よりなる容量絶縁膜
４ｂと導電性薄膜よりなる上部電極４ｃとを有する強誘
電体キャパシタ４が形成されている。
【０００６】層間絶縁膜３には、トランジスタ２と強誘
電体キャパシタ４との間に位置する半導体基板１の上面
を露出させる第１のコンタクトホール５と上部電極４ｃ
の上面を露出させる第２のコンタクトホール６とが形成
され、第１のコンタクトホール５と第２のコンタクトホ
ール６に半導体基板１と上部電極４ｃとを電気的に接続
する導電膜よりなる配線層７が形成されている。層間絶
縁膜３及び配線層７の上には全面にわたって表面保護膜
８が形成されている。
電体キャパシタ４との間に位置する半導体基板１の上面
を露出させる第１のコンタクトホール５と上部電極４ｃ
の上面を露出させる第２のコンタクトホール６とが形成
され、第１のコンタクトホール５と第２のコンタクトホ
ール６に半導体基板１と上部電極４ｃとを電気的に接続
する導電膜よりなる配線層７が形成されている。層間絶
縁膜３及び配線層７の上には全面にわたって表面保護膜
８が形成されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな強誘電体メモリ装置に用いられるＳＢＴやＰＺＴ等
の強誘電体は酸化物であるため、還元性雰囲気、特に水
素に曝されると強誘電体酸化物が還元されることで結晶
組成が崩れて、絶縁特性や強誘電体特性が大きく劣化し
てしまうことが知られている。
うな強誘電体メモリ装置に用いられるＳＢＴやＰＺＴ等
の強誘電体は酸化物であるため、還元性雰囲気、特に水
素に曝されると強誘電体酸化物が還元されることで結晶
組成が崩れて、絶縁特性や強誘電体特性が大きく劣化し
てしまうことが知られている。
【０００８】特に近年、強誘電体メモリ装置の微細化が
図られるに伴って強誘電体キャパシタの縮小化が図られ
ていることから、水素による影響はさらに大きくなって
くる。
図られるに伴って強誘電体キャパシタの縮小化が図られ
ていることから、水素による影響はさらに大きくなって
くる。
【０００９】ところが、水素を含んだ雰囲気は、ＬＳＩ
等の半導体装置の製造工程では一般的に生じている。例
えば、Ａｌ配線形成後にＭＯＳトランジスタの特性確保
のため、水素を含んだ雰囲気でアニールが行われる。更
に、半導体装置の微細化に伴い、アスペクト比の大きな
コンタクトホールのＷ（タングステン）の埋め込みには
ＣＶＤ法が用いられるが、これは水素を含む非常に強い
還元雰囲気下で行われる。
等の半導体装置の製造工程では一般的に生じている。例
えば、Ａｌ配線形成後にＭＯＳトランジスタの特性確保
のため、水素を含んだ雰囲気でアニールが行われる。更
に、半導体装置の微細化に伴い、アスペクト比の大きな
コンタクトホールのＷ（タングステン）の埋め込みには
ＣＶＤ法が用いられるが、これは水素を含む非常に強い
還元雰囲気下で行われる。
【００１０】本発明では、以上のことを考慮して、強誘
電体メモリ装置製造時の水素還元雰囲気下でも、強誘電
体キャパシタ部の強誘電体材料からなる容量絶縁膜に水
素が侵入しないようにすることで、還元雰囲気による容
量絶縁膜の劣化を防止し得る高集積な強誘電体メモリ装
置を提供することを目的とする。
電体メモリ装置製造時の水素還元雰囲気下でも、強誘電
体キャパシタ部の強誘電体材料からなる容量絶縁膜に水
素が侵入しないようにすることで、還元雰囲気による容
量絶縁膜の劣化を防止し得る高集積な強誘電体メモリ装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１記載の強誘電体メモリ装置は、基
板上に、下部電極と前記下部電極上に形成された強誘電
体材料よりなる容量絶縁膜と前記容量絶縁膜上に形成さ
れた上部電極とを有する強誘電体キャパシタが形成さ
れ、前記上部電極上、あるいは、前記上部電極上及び前
記上部電極と前記容量絶縁膜の側面を、導電性水素バリ
ア性を有するＴｉＡｌ合金又はＴｉＡｌ合金の窒化物か
らなる膜で覆う構成を有することを特徴とするものであ
る。また、本発明の請求項２記載の強誘電体メモリ装置
は、請求項１記載の強誘電体メモリ装置において、前記
導電性水素バリア性を有する膜が、ＴｉＡｌ合金又はＴ
ｉＡｌ合金の窒化物の一部を酸化した膜であることを特
徴とするものである。
め、本発明の請求項１記載の強誘電体メモリ装置は、基
板上に、下部電極と前記下部電極上に形成された強誘電
体材料よりなる容量絶縁膜と前記容量絶縁膜上に形成さ
れた上部電極とを有する強誘電体キャパシタが形成さ
れ、前記上部電極上、あるいは、前記上部電極上及び前
記上部電極と前記容量絶縁膜の側面を、導電性水素バリ
ア性を有するＴｉＡｌ合金又はＴｉＡｌ合金の窒化物か
らなる膜で覆う構成を有することを特徴とするものであ
る。また、本発明の請求項２記載の強誘電体メモリ装置
は、請求項１記載の強誘電体メモリ装置において、前記
導電性水素バリア性を有する膜が、ＴｉＡｌ合金又はＴ
ｉＡｌ合金の窒化物の一部を酸化した膜であることを特
徴とするものである。
【００１２】これらのＴｉＡｌ系材料は、２種類の相
（物質）からなる組織を形成する特徴があって水素ガス
のパスとなる粒界ができにくい上に、水素を多く吸蔵し
やすく、かつ、吸蔵した水素を放出する温度が６００℃
であるＴｉと、水素と共有結合するＡｌとの合金である
ので、多量の水素をより安定に吸蔵することができる。
（物質）からなる組織を形成する特徴があって水素ガス
のパスとなる粒界ができにくい上に、水素を多く吸蔵し
やすく、かつ、吸蔵した水素を放出する温度が６００℃
であるＴｉと、水素と共有結合するＡｌとの合金である
ので、多量の水素をより安定に吸蔵することができる。
【００１３】さらに、ＴｉＡｌ合金やその窒化物を酸化
すると表面に緻密なＡｌ2Ｏ3の相ができるが、そのＡｌ
2Ｏ3は水素のバリア性を有する材料としてよく知られて
いる。それゆえ、水素バリア膜として前記ＴｉＡｌ系材
料を用いた場合、強誘電体メモリ装置製造工程において
水素還元雰囲気に曝されても、前記ＴｉＡｌ系材料によ
って水素が強誘電体材料からなる容量絶縁膜に浸透する
ことを防ぐことができるので、水素還元雰囲気下での強
誘電体キャパシタの特性劣化を回避することができる。
また、前記ＴｉＡｌ系材料は導電性を有しているため電
極取り出し口の開口を設ける必要がないことから、前記
容量絶縁膜を十分保護すると同時に引き出し用の配線層
との良好なコンタクトを取ることができる。
すると表面に緻密なＡｌ2Ｏ3の相ができるが、そのＡｌ
2Ｏ3は水素のバリア性を有する材料としてよく知られて
いる。それゆえ、水素バリア膜として前記ＴｉＡｌ系材
料を用いた場合、強誘電体メモリ装置製造工程において
水素還元雰囲気に曝されても、前記ＴｉＡｌ系材料によ
って水素が強誘電体材料からなる容量絶縁膜に浸透する
ことを防ぐことができるので、水素還元雰囲気下での強
誘電体キャパシタの特性劣化を回避することができる。
また、前記ＴｉＡｌ系材料は導電性を有しているため電
極取り出し口の開口を設ける必要がないことから、前記
容量絶縁膜を十分保護すると同時に引き出し用の配線層
との良好なコンタクトを取ることができる。
【００１４】請求項３に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタが絶縁性水素バリア性
を有するアモルファス構造のＳｉ膜あるいはＳｉＣ膜で
覆われていることを特徴とするものである。
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタが絶縁性水素バリア性
を有するアモルファス構造のＳｉ膜あるいはＳｉＣ膜で
覆われていることを特徴とするものである。
【００１５】前記構成のように水素バリア膜としてＳｉ
のアモルファス構造膜を用いると、結晶化膜のように水
素ガスのパスとなる粒界等がないために十分な水素ガス
遮断性を得ることができるとともに、アモルファスＳｉ
中のＳｉの未結合手（ダングリングボンド）が容易に水
素と結合することから、水素の吸蔵性も有する。さら
に、アモルファスＳｉＣではＳｉの未結合手とともにＣ
の未結合手があり、ＣとＨの結合エネルギーはＳｉとＨ
の結合エネルギーより大きいことから、より安定に水素
を吸蔵することが可能である。それゆえ、水素バリア膜
として前記アモルファス構造のＳｉあるいはＳｉＣを用
いた場合、強誘電体メモリ装置製造工程において水素還
元雰囲気に曝されても、前記材料により水素が強誘電体
材料からなる容量絶縁膜に浸透することを防ぐことがで
きるので、水素還元雰囲気下での強誘電体キャパシタの
特性劣化を回避することができる。
のアモルファス構造膜を用いると、結晶化膜のように水
素ガスのパスとなる粒界等がないために十分な水素ガス
遮断性を得ることができるとともに、アモルファスＳｉ
中のＳｉの未結合手（ダングリングボンド）が容易に水
素と結合することから、水素の吸蔵性も有する。さら
に、アモルファスＳｉＣではＳｉの未結合手とともにＣ
の未結合手があり、ＣとＨの結合エネルギーはＳｉとＨ
の結合エネルギーより大きいことから、より安定に水素
を吸蔵することが可能である。それゆえ、水素バリア膜
として前記アモルファス構造のＳｉあるいはＳｉＣを用
いた場合、強誘電体メモリ装置製造工程において水素還
元雰囲気に曝されても、前記材料により水素が強誘電体
材料からなる容量絶縁膜に浸透することを防ぐことがで
きるので、水素還元雰囲気下での強誘電体キャパシタの
特性劣化を回避することができる。
【００１６】請求項４に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタを覆うように形成され
た水素の透過を遮断する水素バリア膜が、水素拡散低減
材料と水素吸蔵材料の積層構成となっていることを特徴
とするものである。
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタを覆うように形成され
た水素の透過を遮断する水素バリア膜が、水素拡散低減
材料と水素吸蔵材料の積層構成となっていることを特徴
とするものである。
【００１７】この構成では水素の拡散低減効果と吸蔵効
果の２つの機構によって水素が強誘電体材料からなる容
量絶縁膜に浸透することを防ぐことができるので、水素
還元雰囲気下での強誘電体キャパシタの特性劣化を回避
することができる。
果の２つの機構によって水素が強誘電体材料からなる容
量絶縁膜に浸透することを防ぐことができるので、水素
還元雰囲気下での強誘電体キャパシタの特性劣化を回避
することができる。
【００１８】本発明の請求項５記載の強誘電体メモリ装
置は、請求項４記載の強誘電体メモリ装置において、前
記水素拡散低減材料が、ＳｉＯＮあるいはＳｉ3Ｎ4から
なることを特徴とするものである。また、本発明の請求
項６記載の強誘電体メモリ装置は、請求項４記載の強誘
電体メモリ装置において、前記水素吸蔵材料の構成元素
がＴｉ、Ｔａ、Ｖ、Ｙ、Ｚｒ、ＮｂあるいはＨｆを含む
材料からなることを特徴とするものである。
置は、請求項４記載の強誘電体メモリ装置において、前
記水素拡散低減材料が、ＳｉＯＮあるいはＳｉ3Ｎ4から
なることを特徴とするものである。また、本発明の請求
項６記載の強誘電体メモリ装置は、請求項４記載の強誘
電体メモリ装置において、前記水素吸蔵材料の構成元素
がＴｉ、Ｔａ、Ｖ、Ｙ、Ｚｒ、ＮｂあるいはＨｆを含む
材料からなることを特徴とするものである。
【００１９】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
態により詳細に説明する。
【００２０】（実施の形態１）図１に本発明の第１の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
図１に示すように、この強誘電体メモリ装置では、シリ
コン基板１１の上に素子分離酸化膜１２、コンタクトプ
ラグ１３を有する層間絶縁膜１４、下部電極１５ａと強
誘電体材料からなる容量絶縁膜１５ｂと上部電極１５ｃ
とを有する強誘電体キャパシタ１５、水素バリア膜１６
及び配線層１７が順番に形成され、上部電極１５ｃ上
と、上部電極１５ｃ及び容量絶縁膜１５ｂの側面がＴｉ
Ａｌ系の水素バリア膜１６で覆われている。また、シリ
コン基板１１の不純物拡散領域１８の間のゲート酸化膜
１９の上にゲート電極２０が形成されている。
施形態に係る強誘電体メモリ装置の側面断面図を示す。
図１に示すように、この強誘電体メモリ装置では、シリ
コン基板１１の上に素子分離酸化膜１２、コンタクトプ
ラグ１３を有する層間絶縁膜１４、下部電極１５ａと強
誘電体材料からなる容量絶縁膜１５ｂと上部電極１５ｃ
とを有する強誘電体キャパシタ１５、水素バリア膜１６
及び配線層１７が順番に形成され、上部電極１５ｃ上
と、上部電極１５ｃ及び容量絶縁膜１５ｂの側面がＴｉ
Ａｌ系の水素バリア膜１６で覆われている。また、シリ
コン基板１１の不純物拡散領域１８の間のゲート酸化膜
１９の上にゲート電極２０が形成されている。
【００２１】次に、上述のように構成されたこの第１の
実施形態による強誘電体メモリ装置の製造方法について
図２を用いて説明する。
実施形態による強誘電体メモリ装置の製造方法について
図２を用いて説明する。
【００２２】まず図２（ａ）に示すように、通常のＣＭ
ＯＳプロセスによりシリコン基板１１上で不純物拡散領
域１８の間（素子分離酸化膜１２から隔てられている）
に形成されるゲート酸化膜１９上に、ゲート電極２０を
形成することによりトランジスタ部を作製する。その
後、ＢＰＳＧ層による第１の層間絶縁膜１４を形成し、
図２（ａ）に示すようにエッチングによってコンタクト
ホールを形成する。コンタクトホールの側面及び底面に
スパッタリング法でＴｉを１０ｎｍ、ＣＶＤ法でＴｉＮ
を１０ｎｍ堆積させた後、ＣＶＤ法によってＷをコンタ
クトホールに埋め込み、ＣＭＰによりエッチバックして
コンタクトプラグ１３を形成する。
ＯＳプロセスによりシリコン基板１１上で不純物拡散領
域１８の間（素子分離酸化膜１２から隔てられている）
に形成されるゲート酸化膜１９上に、ゲート電極２０を
形成することによりトランジスタ部を作製する。その
後、ＢＰＳＧ層による第１の層間絶縁膜１４を形成し、
図２（ａ）に示すようにエッチングによってコンタクト
ホールを形成する。コンタクトホールの側面及び底面に
スパッタリング法でＴｉを１０ｎｍ、ＣＶＤ法でＴｉＮ
を１０ｎｍ堆積させた後、ＣＶＤ法によってＷをコンタ
クトホールに埋め込み、ＣＭＰによりエッチバックして
コンタクトプラグ１３を形成する。
【００２３】次に図２（ｂ）に示すように、下部電極１
５ａをスパッタリング法により４０ｎｍのＴｉＮ、１０
０ｎｍのＩｒ、１００ｎｍのＩｒＯ2、５０ｎｍのＰｔ
を順次成膜し、エッチングにより下部電極１５ａの加工
を行うことにより形成する。そして、第２の層間絶縁膜
２１としてＣＶＤ法によりＮＳＧ膜を５００ｎｍ形成
し、ＣＭＰにより下部電極１５ａの上面と第２の層間絶
縁膜２１の上面の平坦化を行う。
５ａをスパッタリング法により４０ｎｍのＴｉＮ、１０
０ｎｍのＩｒ、１００ｎｍのＩｒＯ2、５０ｎｍのＰｔ
を順次成膜し、エッチングにより下部電極１５ａの加工
を行うことにより形成する。そして、第２の層間絶縁膜
２１としてＣＶＤ法によりＮＳＧ膜を５００ｎｍ形成
し、ＣＭＰにより下部電極１５ａの上面と第２の層間絶
縁膜２１の上面の平坦化を行う。
【００２４】次に図２（ｃ）に示すように、下部電極１
５ａのＰｔ上に例えばＳＢＴ膜のような強誘電体材料か
らなる容量絶縁膜１５ｂをスピン塗布により１００ｎｍ
成膜し、さらにその上にスパッタリング法により上部電
極１５ｃとなるＰｔを１００ｎｍ成膜する。そして、容
量絶縁膜１５ｂと上部電極１５ｃが図２（ｃ）に示すよ
うに下部電極１５ａの上面の面積より大きく残るように
エッチング加工する。
５ａのＰｔ上に例えばＳＢＴ膜のような強誘電体材料か
らなる容量絶縁膜１５ｂをスピン塗布により１００ｎｍ
成膜し、さらにその上にスパッタリング法により上部電
極１５ｃとなるＰｔを１００ｎｍ成膜する。そして、容
量絶縁膜１５ｂと上部電極１５ｃが図２（ｃ）に示すよ
うに下部電極１５ａの上面の面積より大きく残るように
エッチング加工する。
【００２５】引き続き、導電性の水素バリア膜１６を成
膜し、上部電極１５ｃの上面と、上部電極１５ｃと容量
絶縁膜１５ｂの側面を覆う形になるようにエッチング加
工を行う。ここで、水素バリア膜１６としてはスパッタ
リング法により成膜したＴｉＡｌ合金やその窒化物、あ
るいは、それらの材料の一部を酸化した膜として、例え
ば、ＴｉＡｌ合金やその窒化物を酸素中でＲＴＡ処理に
より極表面のみを酸化させた膜を用い、その水素バリア
膜１６の膜厚を１００ｎｍとしている。
膜し、上部電極１５ｃの上面と、上部電極１５ｃと容量
絶縁膜１５ｂの側面を覆う形になるようにエッチング加
工を行う。ここで、水素バリア膜１６としてはスパッタ
リング法により成膜したＴｉＡｌ合金やその窒化物、あ
るいは、それらの材料の一部を酸化した膜として、例え
ば、ＴｉＡｌ合金やその窒化物を酸素中でＲＴＡ処理に
より極表面のみを酸化させた膜を用い、その水素バリア
膜１６の膜厚を１００ｎｍとしている。
【００２６】この後、図２（ｄ）に示すように、全面に
第３の層間絶縁膜２２としてＯ3とＴＥＯＳ（テトラエ
トキシシラン）を用いた還元性のないＣＶＤ法によりＮ
ＳＧ膜を形成した後、上部電極１５ｃの上の第３の層間
絶縁膜２２にコンタクトホール２３を形成する。そし
て、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール２３を介して上部電極１５ｃと接
続される配線層１７を形成し、その配線層１７の上に保
護膜を形成する。
第３の層間絶縁膜２２としてＯ3とＴＥＯＳ（テトラエ
トキシシラン）を用いた還元性のないＣＶＤ法によりＮ
ＳＧ膜を形成した後、上部電極１５ｃの上の第３の層間
絶縁膜２２にコンタクトホール２３を形成する。そし
て、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール２３を介して上部電極１５ｃと接
続される配線層１７を形成し、その配線層１７の上に保
護膜を形成する。
【００２７】上記実施の形態においては、上部電極１５
ｃの上面と、上部電極１５ｃ及び強誘電体材料からなる
容量絶縁膜１５ｂの側面が水素バリア性を有するＴｉＡ
ｌ系材料で覆われるとともに、下部電極１５ａの最下層
にも水素バリア性のあるＴｉＮ膜があるため、強誘電体
キャパシタ１５の下面の一部を除く大部分が水素バリア
性のある膜で覆われることになる。それゆえ、強誘電体
キャパシタ形成以後の水素還元雰囲気下での工程におい
ても、酸化物の強誘電体材料からなる容量絶縁膜１５ｂ
へ拡散する水素の大部分を防止できるために、容量絶縁
膜１５ｂを構成する強誘電体材料のもつ特性が還元によ
って劣化されない。よって、高信頼性を有する強誘電体
メモリ装置が得られるとともに、高歩留まりを実現でき
る。
ｃの上面と、上部電極１５ｃ及び強誘電体材料からなる
容量絶縁膜１５ｂの側面が水素バリア性を有するＴｉＡ
ｌ系材料で覆われるとともに、下部電極１５ａの最下層
にも水素バリア性のあるＴｉＮ膜があるため、強誘電体
キャパシタ１５の下面の一部を除く大部分が水素バリア
性のある膜で覆われることになる。それゆえ、強誘電体
キャパシタ形成以後の水素還元雰囲気下での工程におい
ても、酸化物の強誘電体材料からなる容量絶縁膜１５ｂ
へ拡散する水素の大部分を防止できるために、容量絶縁
膜１５ｂを構成する強誘電体材料のもつ特性が還元によ
って劣化されない。よって、高信頼性を有する強誘電体
メモリ装置が得られるとともに、高歩留まりを実現でき
る。
【００２８】また、本実施形態において、下部電極１５
ａの最下層のＴｉＮの代わりにＴｉＡｌ合金やその窒化
物を用いると、さらに効果を高めることができる。
ａの最下層のＴｉＮの代わりにＴｉＡｌ合金やその窒化
物を用いると、さらに効果を高めることができる。
【００２９】（実施の形態２）図３に本発明の第２の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
この強誘電体メモリ装置ではシリコン基板３１の上に素
子分離酸化膜３２、コンタクトプラグ３３を有する層間
絶縁膜３４、第１の導電性の水素バリア膜３５、下部電
極３６ａと強誘電体材料からなる容量絶縁膜３６ｂと上
部電極３６ｃとを有する強誘電体キャパシタ３６、第２
の導電性の水素バリア膜３７、絶縁性の水素バリア膜３
８及び配線層３９がこの順で形成され、強誘電体キャパ
シタ３６の周辺部が隙間なく水素バリア膜で覆われてい
る。また、シリコン基板３１の不純物拡散領域４０の間
でゲート酸化膜４１の上にゲート電極４２が形成されて
いる。
施形態に係る強誘電体メモリ装置の側面断面図を示す。
この強誘電体メモリ装置ではシリコン基板３１の上に素
子分離酸化膜３２、コンタクトプラグ３３を有する層間
絶縁膜３４、第１の導電性の水素バリア膜３５、下部電
極３６ａと強誘電体材料からなる容量絶縁膜３６ｂと上
部電極３６ｃとを有する強誘電体キャパシタ３６、第２
の導電性の水素バリア膜３７、絶縁性の水素バリア膜３
８及び配線層３９がこの順で形成され、強誘電体キャパ
シタ３６の周辺部が隙間なく水素バリア膜で覆われてい
る。また、シリコン基板３１の不純物拡散領域４０の間
でゲート酸化膜４１の上にゲート電極４２が形成されて
いる。
【００３０】次に、上述のように構成されたこの第２の
実施形態による強誘電体メモリ装置の製造方法について
図４を用いて説明する。
実施形態による強誘電体メモリ装置の製造方法について
図４を用いて説明する。
【００３１】まず図４（ａ）に示すように、通常のＣＭ
ＯＳプロセスによりシリコン基板３１上で不純物拡散領
域４０の間（素子分離酸化膜３２から隔てられている）
のゲート酸化膜４１の上にゲート電極４２を形成するこ
とによりトランジスタ部を作製する。
ＯＳプロセスによりシリコン基板３１上で不純物拡散領
域４０の間（素子分離酸化膜３２から隔てられている）
のゲート酸化膜４１の上にゲート電極４２を形成するこ
とによりトランジスタ部を作製する。
【００３２】その後、ＢＰＳＧ層による第１の層間絶縁
膜３４を形成し、図４（ａ）に示すように、エッチング
によってコンタクトホールを形成する。コンタクトホー
ルの側面及び底面にスパッタリング法でＴｉを１０ｎ
ｍ、ＣＶＤ法でＴｉＮを１０ｎｍ堆積させて後、ＣＶＤ
法によってＷをコンタクトホールに埋め込み、ＣＭＰに
よりエッチバックしてコンタクトプラグ３３を形成す
る。
膜３４を形成し、図４（ａ）に示すように、エッチング
によってコンタクトホールを形成する。コンタクトホー
ルの側面及び底面にスパッタリング法でＴｉを１０ｎ
ｍ、ＣＶＤ法でＴｉＮを１０ｎｍ堆積させて後、ＣＶＤ
法によってＷをコンタクトホールに埋め込み、ＣＭＰに
よりエッチバックしてコンタクトプラグ３３を形成す
る。
【００３３】次に図４（ｂ）に示すように、スパッタリ
ング法により第１の導電性水素バリア膜３５であるＴｉ
Ａｌ合金あるいはその窒化物を４０ｎｍ成膜し、その上
に下部電極３６ａである１００ｎｍのＩｒ、１００ｎｍ
のＩｒＯ2、５０ｎｍのＰｔをこの順に成膜する。その
次に、下部電極３６ａのＰｔ上に例えばＳＢＴ膜のよう
な強誘電体材料からなる容量絶縁膜３６ｂをスピン塗布
により１００ｎｍ成膜し、さらにその上にスパッタリン
グ法により上部電極３６ｃとなるＰｔを１００ｎｍ成膜
する。そして、導電性の水素バリア膜３７としてスパッ
タリング法によりＴｉＡｌ合金やＴｉＡｌ合金の窒化物
を１００ｎｍ成膜し、第１の導電性水素バリア膜３５、
下部電極３６ａ、容量絶縁膜３６ｂ、上部電極３６ｃ及
び第２の導電性水素バリア膜３７を図４（ｂ）に示すよ
うにエッチング加工する。ここで、第２の導電性水素バ
リア膜３７として、ＴｉＡｌ合金やＴｉＡｌ合金の窒化
物の一部を酸化させた膜、例えば、ＴｉＡｌ合金やＴｉ
Ａｌ合金の窒化物を酸素中でＲＴＡ処理により極表面の
みを酸化させた膜を用いてもよい。
ング法により第１の導電性水素バリア膜３５であるＴｉ
Ａｌ合金あるいはその窒化物を４０ｎｍ成膜し、その上
に下部電極３６ａである１００ｎｍのＩｒ、１００ｎｍ
のＩｒＯ2、５０ｎｍのＰｔをこの順に成膜する。その
次に、下部電極３６ａのＰｔ上に例えばＳＢＴ膜のよう
な強誘電体材料からなる容量絶縁膜３６ｂをスピン塗布
により１００ｎｍ成膜し、さらにその上にスパッタリン
グ法により上部電極３６ｃとなるＰｔを１００ｎｍ成膜
する。そして、導電性の水素バリア膜３７としてスパッ
タリング法によりＴｉＡｌ合金やＴｉＡｌ合金の窒化物
を１００ｎｍ成膜し、第１の導電性水素バリア膜３５、
下部電極３６ａ、容量絶縁膜３６ｂ、上部電極３６ｃ及
び第２の導電性水素バリア膜３７を図４（ｂ）に示すよ
うにエッチング加工する。ここで、第２の導電性水素バ
リア膜３７として、ＴｉＡｌ合金やＴｉＡｌ合金の窒化
物の一部を酸化させた膜、例えば、ＴｉＡｌ合金やＴｉ
Ａｌ合金の窒化物を酸素中でＲＴＡ処理により極表面の
みを酸化させた膜を用いてもよい。
【００３４】引き続き、図４（ｃ）のように絶縁性の水
素バリア膜３８を成膜し、強誘電体キャパシタ３６の上
面と側面を覆う形になるようにエッチング加工を行う。
ここで、絶縁性の水素バリア膜３８としてはアモルファ
ス構造のＳｉやＳｉＣを用い、その水素バリア膜の膜厚
を２００ｎｍとしている。このアモルファス構造のＳｉ
やＳｉＣはＣＶＤ法で成膜するのが一般的であるが、Ｃ
ＶＤ法では成膜時に水素が発生してしまうことから、こ
れら材料の成膜はスパッタリング法で行うことが好まし
い。
素バリア膜３８を成膜し、強誘電体キャパシタ３６の上
面と側面を覆う形になるようにエッチング加工を行う。
ここで、絶縁性の水素バリア膜３８としてはアモルファ
ス構造のＳｉやＳｉＣを用い、その水素バリア膜の膜厚
を２００ｎｍとしている。このアモルファス構造のＳｉ
やＳｉＣはＣＶＤ法で成膜するのが一般的であるが、Ｃ
ＶＤ法では成膜時に水素が発生してしまうことから、こ
れら材料の成膜はスパッタリング法で行うことが好まし
い。
【００３５】この後、図４（ｄ）に示すように、全面に
第３の層間絶縁膜４３としてＯ3とＴＥＯＳを用いた還
元性のないＣＶＤ法によりＮＳＧ膜を形成した後、上部
電極３６ｃ上の絶縁性の水素バリア膜３８と第３の層間
絶縁膜４３にコンタクトホール４４を形成する。そし
て、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール４４を介して上部電極３６ｃと接
続される配線層３９を形成し、その配線層３９の上に保
護膜を形成する。
第３の層間絶縁膜４３としてＯ3とＴＥＯＳを用いた還
元性のないＣＶＤ法によりＮＳＧ膜を形成した後、上部
電極３６ｃ上の絶縁性の水素バリア膜３８と第３の層間
絶縁膜４３にコンタクトホール４４を形成する。そし
て、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール４４を介して上部電極３６ｃと接
続される配線層３９を形成し、その配線層３９の上に保
護膜を形成する。
【００３６】上記実施の形態においては、強誘電体キャ
パシタ３６の上面と下面が導電性で水素バリア性を有す
るＴｉＡｌ系材料膜で覆われるとともに、強誘電体キャ
パシタの上面と側面が絶縁性で水素バリア性を有するア
モルファス構造のＳｉあるいはＳｉＣの膜で覆われてい
ることから、強誘電体キャパシタ３６の全体が水素バリ
ア膜で隙間なく覆われることになる。それゆえ、強誘電
体キャパシタ形成以後の水素還元雰囲気下での工程にお
いても、酸化物の強誘電体材料からなる容量絶縁膜３６
ｂへ拡散する水素を防止できるために、容量絶縁膜３６
ｂを構成する強誘電体材料の特性が還元によって劣化さ
れない。よって、高信頼性を有する強誘電体メモリ装置
が得られるとともに、高歩留まりを実現できる。
パシタ３６の上面と下面が導電性で水素バリア性を有す
るＴｉＡｌ系材料膜で覆われるとともに、強誘電体キャ
パシタの上面と側面が絶縁性で水素バリア性を有するア
モルファス構造のＳｉあるいはＳｉＣの膜で覆われてい
ることから、強誘電体キャパシタ３６の全体が水素バリ
ア膜で隙間なく覆われることになる。それゆえ、強誘電
体キャパシタ形成以後の水素還元雰囲気下での工程にお
いても、酸化物の強誘電体材料からなる容量絶縁膜３６
ｂへ拡散する水素を防止できるために、容量絶縁膜３６
ｂを構成する強誘電体材料の特性が還元によって劣化さ
れない。よって、高信頼性を有する強誘電体メモリ装置
が得られるとともに、高歩留まりを実現できる。
【００３７】（実施の形態３）図５に本発明の第３の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
施形態に係る強誘電体メモリ装置の側面断面図を示す。
【００３８】この強誘電体メモリ装置ではシリコン基板
５１の上に素子分離酸化膜５２、コンタクトプラグ５３
を有する層間絶縁膜５４と第１の絶縁性水素バリア膜５
５、第１の導電性水素バリア膜５６、下部電極５７ａと
強誘電体材料からなる容量絶縁膜５７ｂと上部電極５７
ｃとを有する強誘電体キャパシタ５７、第２の導電性水
素バリア膜５８、第２の絶縁性水素バリア膜５９、第３
の絶縁性水素バリア膜６０及び配線層６１がこの順で形
成され、強誘電体キャパシタ５７の全体が水素バリア膜
で覆われている。また、シリコン基板５１の不純物拡散
領域６２の間のゲート酸化膜６３の上にゲート電極６４
が形成されている。
５１の上に素子分離酸化膜５２、コンタクトプラグ５３
を有する層間絶縁膜５４と第１の絶縁性水素バリア膜５
５、第１の導電性水素バリア膜５６、下部電極５７ａと
強誘電体材料からなる容量絶縁膜５７ｂと上部電極５７
ｃとを有する強誘電体キャパシタ５７、第２の導電性水
素バリア膜５８、第２の絶縁性水素バリア膜５９、第３
の絶縁性水素バリア膜６０及び配線層６１がこの順で形
成され、強誘電体キャパシタ５７の全体が水素バリア膜
で覆われている。また、シリコン基板５１の不純物拡散
領域６２の間のゲート酸化膜６３の上にゲート電極６４
が形成されている。
【００３９】次に、上述のように構成されたこの第３の
実施形態による強誘電体キャパシタの製造方法について
図６を用いて説明する。
実施形態による強誘電体キャパシタの製造方法について
図６を用いて説明する。
【００４０】まず図６（ａ）に示すように、通常のＣＭ
ＯＳプロセスによりシリコン基板５１上で不純物拡散領
域６２の間（素子分離酸化膜５２から隔てられている）
のゲート酸化膜６３上にゲート電極６４を形成すること
によりトランジスタ部を作製する。
ＯＳプロセスによりシリコン基板５１上で不純物拡散領
域６２の間（素子分離酸化膜５２から隔てられている）
のゲート酸化膜６３上にゲート電極６４を形成すること
によりトランジスタ部を作製する。
【００４１】その後、ＢＰＳＧ層による第１の層間絶縁
膜５４、及び、第１の絶縁性水素バリア膜５５であるＳ
ｉ3Ｎ4あるいはＳｉＯＮをＣＶＤ法により形成し、図６
（ａ）に示すようにエッチングによってコンタクトホー
ルを形成する。コンタクトホールの側面及び底面にスパ
ッタリング法でＴｉを１０ｎｍ、ＣＶＤ法でＴｉＮを１
０ｎｍ堆積させて後、ＣＶＤ法によってＷをコンタクト
ホールに埋め込み、ＣＭＰによりエッチバックしてコン
タクトプラグ５３を形成する。
膜５４、及び、第１の絶縁性水素バリア膜５５であるＳ
ｉ3Ｎ4あるいはＳｉＯＮをＣＶＤ法により形成し、図６
（ａ）に示すようにエッチングによってコンタクトホー
ルを形成する。コンタクトホールの側面及び底面にスパ
ッタリング法でＴｉを１０ｎｍ、ＣＶＤ法でＴｉＮを１
０ｎｍ堆積させて後、ＣＶＤ法によってＷをコンタクト
ホールに埋め込み、ＣＭＰによりエッチバックしてコン
タクトプラグ５３を形成する。
【００４２】次に図６（ｂ）に示すように、スパッタリ
ング法により第１の導電性水素バリア膜５６であるＴｉ
Ａｌ合金やその窒化物を４０ｎｍ成膜し、その上に下部
電極５７ａである１００ｎｍのＩｒ、１００ｎｍのＩｒ
Ｏ2、５０ｎｍのＰｔをこの順に成膜する。その次に、
下部電極５７ａのＰｔ上に例えばＳＢＴ膜のような強誘
電体材料からなる容量絶縁膜５７ｂをスピン塗布により
１００ｎｍ成膜し、さらにその上にスパッタリング法に
より上部電極５７ｃとなるＰｔを１００ｎｍ成膜する。
そして、導電性の水素バリア膜５８としてスパッタリン
グ法によりＴｉＡｌ合金やその窒化物を１００ｎｍ成膜
し、第１の導電性水素バリア膜５６、下部電極５７ａ、
容量絶縁膜５７ｂ、上部電極５７ｃ及び第２の導電性水
素バリア膜５８を図６（ｂ）に示すようにエッチング加
工する。ここで、第２の導電性水素バリア膜５８とし
て、ＴｉＡｌ合金やその窒化物の一部を酸化させた膜、
例えば、ＴｉＡｌ合金やその窒化物を酸素中でＲＴＡ処
理により極表面のみを酸化させた膜を用いてもよい。
ング法により第１の導電性水素バリア膜５６であるＴｉ
Ａｌ合金やその窒化物を４０ｎｍ成膜し、その上に下部
電極５７ａである１００ｎｍのＩｒ、１００ｎｍのＩｒ
Ｏ2、５０ｎｍのＰｔをこの順に成膜する。その次に、
下部電極５７ａのＰｔ上に例えばＳＢＴ膜のような強誘
電体材料からなる容量絶縁膜５７ｂをスピン塗布により
１００ｎｍ成膜し、さらにその上にスパッタリング法に
より上部電極５７ｃとなるＰｔを１００ｎｍ成膜する。
そして、導電性の水素バリア膜５８としてスパッタリン
グ法によりＴｉＡｌ合金やその窒化物を１００ｎｍ成膜
し、第１の導電性水素バリア膜５６、下部電極５７ａ、
容量絶縁膜５７ｂ、上部電極５７ｃ及び第２の導電性水
素バリア膜５８を図６（ｂ）に示すようにエッチング加
工する。ここで、第２の導電性水素バリア膜５８とし
て、ＴｉＡｌ合金やその窒化物の一部を酸化させた膜、
例えば、ＴｉＡｌ合金やその窒化物を酸素中でＲＴＡ処
理により極表面のみを酸化させた膜を用いてもよい。
【００４３】引き続き、図６（ｃ）に示すように、第２
の絶縁性水素バリア膜５９であるＴｉＯ2をスパッタリ
ング法により２００ｎｍ成膜し、強誘電体キャパシタ５
７の上面と側面を覆う形になるようにエッチング加工を
行う。
の絶縁性水素バリア膜５９であるＴｉＯ2をスパッタリ
ング法により２００ｎｍ成膜し、強誘電体キャパシタ５
７の上面と側面を覆う形になるようにエッチング加工を
行う。
【００４４】この後、図６（ｄ）に示すように、第２の
絶縁性水素バリア膜５９を有する基板全面に第３の絶縁
性水素バリア膜６０であるＳｉ3Ｎ4あるいはＳｉＯＮを
ＣＶＤ法により形成した後、上部電極５７ｃに到達する
ように第２の絶縁性水素バリア膜５９と第３の絶縁性水
素バリア膜６０にコンタクトホール６５を形成する。そ
して、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール６５を介して上部電極５７ｃと接
続される配線層６１を形成し、その配線層６１の上に保
護膜を形成する。
絶縁性水素バリア膜５９を有する基板全面に第３の絶縁
性水素バリア膜６０であるＳｉ3Ｎ4あるいはＳｉＯＮを
ＣＶＤ法により形成した後、上部電極５７ｃに到達する
ように第２の絶縁性水素バリア膜５９と第３の絶縁性水
素バリア膜６０にコンタクトホール６５を形成する。そ
して、Ａｌ合金等を堆積して所定の形状に加工すること
で、コンタクトホール６５を介して上部電極５７ｃと接
続される配線層６１を形成し、その配線層６１の上に保
護膜を形成する。
【００４５】上記実施の形態３においては、強誘電体キ
ャパシタ全体が水素吸蔵材料であるＴｉＡｌ系材料やＴ
ｉＯ2の膜で覆われるとともに、さらにその上に水素拡
散低減材料であるＳｉ3Ｎ4あるいはＳｉＯＮの膜で覆わ
れる構成を有している。それゆえ、強誘電体キャパシタ
形成以後の水素還元雰囲気下での工程においても、酸化
物の強誘電体材料からなる容量絶縁膜５７ｂへ拡散する
水素を完全に防止でき、容量絶縁膜５７ｂを構成する強
誘電体材料のもつ特性が還元によって劣化することを防
止することができる。よって、高信頼性を有する強誘電
体メモリ装置が得られるとともに、高歩留まりを実現で
きる。
ャパシタ全体が水素吸蔵材料であるＴｉＡｌ系材料やＴ
ｉＯ2の膜で覆われるとともに、さらにその上に水素拡
散低減材料であるＳｉ3Ｎ4あるいはＳｉＯＮの膜で覆わ
れる構成を有している。それゆえ、強誘電体キャパシタ
形成以後の水素還元雰囲気下での工程においても、酸化
物の強誘電体材料からなる容量絶縁膜５７ｂへ拡散する
水素を完全に防止でき、容量絶縁膜５７ｂを構成する強
誘電体材料のもつ特性が還元によって劣化することを防
止することができる。よって、高信頼性を有する強誘電
体メモリ装置が得られるとともに、高歩留まりを実現で
きる。
【００４６】また、本実施形態３においては第２の絶縁
性水素バリア膜５９としてＴｉＯ2を用いているが、そ
の代わりにＴｉＡｌ合金の酸化物を用いても同様の結果
が得られる。
性水素バリア膜５９としてＴｉＯ2を用いているが、そ
の代わりにＴｉＡｌ合金の酸化物を用いても同様の結果
が得られる。
【００４７】さらに、本実施形態においては、第１の絶
縁性水素バリア膜５５及び第３の絶縁性水素バリア膜６
０であるＳｉ3Ｎ4あるいはＳｉＯＮは層間絶縁膜として
も機能しているが、第１の絶縁性水素バリア膜５５及び
第３の絶縁性水素バリア膜６０をエッチング加工によっ
て強誘電体キャパシタ５７を囲む構成にして、その上を
全面に層間絶縁膜としてＯ3とＴＥＯＳを用いたＣＶＤ
法によりＮＳＧ膜を形成しても、同様の効果が得られ
る。
縁性水素バリア膜５５及び第３の絶縁性水素バリア膜６
０であるＳｉ3Ｎ4あるいはＳｉＯＮは層間絶縁膜として
も機能しているが、第１の絶縁性水素バリア膜５５及び
第３の絶縁性水素バリア膜６０をエッチング加工によっ
て強誘電体キャパシタ５７を囲む構成にして、その上を
全面に層間絶縁膜としてＯ3とＴＥＯＳを用いたＣＶＤ
法によりＮＳＧ膜を形成しても、同様の効果が得られ
る。
【００４８】加えて、実施形態３においては、水素吸蔵
材料としてＴｉＡｌ系材料やＴｉＯ 2といった構成元素
にＴｉを含む材料を使用しているが、この水素吸蔵材料
として構成元素にＴａ、Ｖ、Ｙ、Ｚｒあるいは、Ｎｂを
含む材料を用いても同様の結果が得られる。
材料としてＴｉＡｌ系材料やＴｉＯ 2といった構成元素
にＴｉを含む材料を使用しているが、この水素吸蔵材料
として構成元素にＴａ、Ｖ、Ｙ、Ｚｒあるいは、Ｎｂを
含む材料を用いても同様の結果が得られる。
【００４９】
【発明の効果】以上のように、本発明の強誘電体メモリ
装置では、容量絶縁膜を構成する酸化物である強誘電体
材料の水素による劣化を防止でき、還元性雰囲気下の工
程後も良好な容量特性を得ることができるため、高信頼
性、高歩留まりの強誘電体メモリ装置を実現できる。ま
た、強誘電体キャパシタ形成後にＷのＣＶＤ法による製
造プロセスが可能となるため、キャパシタ部として必要
なセル面積を縮小できるとともに、高アスペクト比のコ
ンタクト部が形成可能となる。
装置では、容量絶縁膜を構成する酸化物である強誘電体
材料の水素による劣化を防止でき、還元性雰囲気下の工
程後も良好な容量特性を得ることができるため、高信頼
性、高歩留まりの強誘電体メモリ装置を実現できる。ま
た、強誘電体キャパシタ形成後にＷのＣＶＤ法による製
造プロセスが可能となるため、キャパシタ部として必要
なセル面積を縮小できるとともに、高アスペクト比のコ
ンタクト部が形成可能となる。
【図１】本発明の第１の実施形態に係る強誘電体メモリ
装置の断面図
装置の断面図
【図２】本発明の第１の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
装置の製造方法を示す工程断面図
【図３】本発明の第２の実施形態に係る強誘電体メモリ
装置の断面図
装置の断面図
【図４】本発明の第２の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
装置の製造方法を示す工程断面図
【図５】本発明の第３の実施形態に係る強誘電体メモリ
装置の断面図
装置の断面図
【図６】本発明の第３の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
装置の製造方法を示す工程断面図
【図７】従来の強誘電体メモリ装置の構成断面図
１１、３１、５１ シリコン基板 １２、３２、５２ 素子分離酸化膜 １３、３３、５３ コンタクトプラグ １４、２１、２２、３４、４３、５４ 層間絶縁膜 １５、３６、５７ 強誘電体キャパシタ １５ａ、３６ａ、５７ａ 下部電極 １５ｂ、３６ｂ、５７ｂ 容量絶縁膜 １５ｃ、３６ｃ、５７ｃ 上部電極 １６、３５、３７、５６、５８ 導電性の水素バリア膜 １７、３９、６１ 配線層 １８、４０、６２ 不純物拡散領域 １９、４１、６３ ゲート酸化膜 ２０、４２、６４ ゲート電極 ２３、４４、６５ コンタクトホール ３８、５５、５９、６０ 絶縁性の水素バリア膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年８月２１日（２００１．８．２
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】請求項４に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁上に形成された上部電極
とを有する強誘電体キャパシタが形成され、前記強誘電
体キャパシタが水素バリア性を有するＴｉＡｌ合金の酸
化膜で覆われていることを特徴とするものである。この
構成では、ＴｉＡｌ系材料の２種類の相（物質）からな
る組織を形成するため水素ガスのパスとなる粒界ができ
にくいと共に、ＴｉＡｌ合金の酸化膜では全体に緻密な
Ａｌ2Ｏ3の相ができているため水素バリア性を高めるこ
とができる。次に、請求項５に係る発明の強誘電体メモ
リ装置は、基板上に、下部電極と前記下部電極上に形成
された強誘電体よりなる容量絶縁膜と前記容量絶縁膜上
に形成された上部電極とを有する強誘電体キャパシタが
形成され、前記強誘電体キャパシタを覆うように形成さ
れた水素の透過を遮断する水素バリア膜が、水素拡散低
減材料と水素吸蔵材料の積層構成となっていることを特
徴とするものである。
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁上に形成された上部電極
とを有する強誘電体キャパシタが形成され、前記強誘電
体キャパシタが水素バリア性を有するＴｉＡｌ合金の酸
化膜で覆われていることを特徴とするものである。この
構成では、ＴｉＡｌ系材料の２種類の相（物質）からな
る組織を形成するため水素ガスのパスとなる粒界ができ
にくいと共に、ＴｉＡｌ合金の酸化膜では全体に緻密な
Ａｌ2Ｏ3の相ができているため水素バリア性を高めるこ
とができる。次に、請求項５に係る発明の強誘電体メモ
リ装置は、基板上に、下部電極と前記下部電極上に形成
された強誘電体よりなる容量絶縁膜と前記容量絶縁膜上
に形成された上部電極とを有する強誘電体キャパシタが
形成され、前記強誘電体キャパシタを覆うように形成さ
れた水素の透過を遮断する水素バリア膜が、水素拡散低
減材料と水素吸蔵材料の積層構成となっていることを特
徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】請求項６に係る発明の強誘電体メモリ装置
は、請求項５記載の強誘電体メモリ装置において、前記
水素拡散低減材料が、ＳｉＯＮあるいはＳｉ3Ｎ4からな
ることを特徴とするものである。また、本発明の請求項
７記載の強誘電体メモリ装置は、請求項５記載の強誘電
体メモリ装置において、前記水素吸蔵材料の構成元素
が、Ｔｉ、Ｔａ、Ｖ、Ｙ、Ｚｒ、ＮｂあるいはＨｆを含
む材料からなることを特徴とするものである。
は、請求項５記載の強誘電体メモリ装置において、前記
水素拡散低減材料が、ＳｉＯＮあるいはＳｉ3Ｎ4からな
ることを特徴とするものである。また、本発明の請求項
７記載の強誘電体メモリ装置は、請求項５記載の強誘電
体メモリ装置において、前記水素吸蔵材料の構成元素
が、Ｔｉ、Ｔａ、Ｖ、Ｙ、Ｚｒ、ＮｂあるいはＨｆを含
む材料からなることを特徴とするものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 慎一郎 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F083 FR02 GA09 GA25 JA14 JA15 JA33 JA36 JA38 JA39 JA40 JA56 MA06 MA17 NA08 PR22 PR34 PR40
Claims (6)
- 【請求項１】 基板上に、下部電極と前記下部電極上に
形成された強誘電体材料よりなる容量絶縁膜と前記容量
絶縁膜上に形成された上部電極とを有する強誘電体キャ
パシタが形成され、前記上部電極上、あるいは、前記上
部電極上及び前記上部電極と前記容量絶縁膜の側面を、
導電性水素バリア性を有するＴｉＡｌ合金又はＴｉＡｌ
合金の窒化物からなる膜で覆う構成を有する強誘電体メ
モリ装置。 - 【請求項２】 前記導電性水素バリア性を有する膜が、
ＴｉＡｌ合金又はＴｉＡｌ合金の窒化物の一部を酸化し
た膜であることを特徴とする請求項１記載の強誘電体メ
モリ装置。 - 【請求項３】 基板上に、下部電極と前記下部電極上に
形成された強誘電体材料よりなる容量絶縁膜と前記容量
絶縁膜上に形成された上部電極とを有する強誘電体キャ
パシタが形成され、前記強誘電体キャパシタが絶縁性水
素バリア性を有するアモルファス構造のＳｉ膜あるいは
ＳｉＣ膜で覆われていることを特徴とする強誘電体メモ
リ装置。 - 【請求項４】 基板上に、下部電極と前記下部電極上に
形成された強誘電体よりなる容量絶縁膜と前記容量絶縁
膜上に形成された上部電極とを有する強誘電体キャパシ
タが形成され、前記強誘電体キャパシタを覆うように形
成された水素の透過を遮断する水素バリア膜が、水素拡
散低減材料と水素吸蔵材料の積層構成となっていること
を特徴とする強誘電体メモリ装置。 - 【請求項５】 前記水素拡散低減材料が、ＳｉＯＮある
いはＳｉ3Ｎ4からなることを特徴とする請求項４記載の
強誘電体メモリ装置。 - 【請求項６】 前記水素吸蔵材料の構成元素にＴｉ、Ｔ
ａ、Ｖ、Ｙ、Ｚｒ、ＮｂあるいはＨｆを含む材料からな
ることを特徴とする請求項４記載の強誘電体メモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302215A JP2002110931A (ja) | 2000-10-02 | 2000-10-02 | 強誘電体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302215A JP2002110931A (ja) | 2000-10-02 | 2000-10-02 | 強誘電体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110931A true JP2002110931A (ja) | 2002-04-12 |
Family
ID=18783604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302215A Pending JP2002110931A (ja) | 2000-10-02 | 2000-10-02 | 強誘電体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110931A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089076A (ko) * | 2002-05-16 | 2003-11-21 | 주식회사 하이닉스반도체 | 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법 |
| WO2004107446A1 (ja) | 2003-05-27 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| KR100467369B1 (ko) * | 2002-05-18 | 2005-01-24 | 주식회사 하이닉스반도체 | 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 |
| KR100474592B1 (ko) * | 2002-06-28 | 2005-03-10 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| JP2005354103A (ja) * | 2003-05-27 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007049192A (ja) * | 2002-11-13 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007201243A (ja) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | 半導体装置の製造方法 |
| DE102006013812A1 (de) * | 2005-12-20 | 2007-09-06 | Fujitsu Ltd., Kawasaki | Dünnfilmkondensator und Verfahren zur Herstellung desselben, elektronische Anordnung und Leiterplatte |
| CN100355073C (zh) * | 2002-11-13 | 2007-12-12 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP2009272319A (ja) * | 2008-04-30 | 2009-11-19 | Rohm Co Ltd | 強誘電体メモリ装置およびその製造方法 |
| US7807995B2 (en) | 2006-07-27 | 2010-10-05 | Panasonic Corporation | Nonvolatile semiconductor memory apparatus and manufacturing method thereof |
| JP2014502783A (ja) * | 2010-12-09 | 2014-02-03 | 日本テキサス・インスツルメンツ株式会社 | 水素障壁で封止された強誘電性キャパシタ |
-
2000
- 2000-10-02 JP JP2000302215A patent/JP2002110931A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089076A (ko) * | 2002-05-16 | 2003-11-21 | 주식회사 하이닉스반도체 | 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법 |
| KR100467369B1 (ko) * | 2002-05-18 | 2005-01-24 | 주식회사 하이닉스반도체 | 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 |
| US6900095B2 (en) | 2002-05-18 | 2005-05-31 | Hynix Semiconductor Inc. | Hydrogen barrier layer and method for fabricating semiconductor device having the same |
| KR100474592B1 (ko) * | 2002-06-28 | 2005-03-10 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| JP2007049192A (ja) * | 2002-11-13 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4509992B2 (ja) * | 2002-11-13 | 2010-07-21 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| CN100355073C (zh) * | 2002-11-13 | 2007-12-12 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US7557011B2 (en) | 2003-05-27 | 2009-07-07 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2005354103A (ja) * | 2003-05-27 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4549947B2 (ja) * | 2003-05-27 | 2010-09-22 | パナソニック株式会社 | 半導体装置 |
| WO2004107446A1 (ja) | 2003-05-27 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| EP1653514A1 (en) * | 2003-05-27 | 2006-05-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and process for producing the same |
| US7326990B2 (en) | 2003-05-27 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1653514A4 (en) * | 2003-05-27 | 2010-07-21 | Panasonic Corp | SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE |
| US7180122B2 (en) | 2003-05-27 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7456078B2 (en) | 2005-12-20 | 2008-11-25 | Fujitsu Limited | Thin-film capacitor and method for fabricating the same, electronic device and circuit board |
| DE102006013812A1 (de) * | 2005-12-20 | 2007-09-06 | Fujitsu Ltd., Kawasaki | Dünnfilmkondensator und Verfahren zur Herstellung desselben, elektronische Anordnung und Leiterplatte |
| JP2007201243A (ja) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4671039B2 (ja) * | 2006-01-27 | 2011-04-13 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7807995B2 (en) | 2006-07-27 | 2010-10-05 | Panasonic Corporation | Nonvolatile semiconductor memory apparatus and manufacturing method thereof |
| JP2009272319A (ja) * | 2008-04-30 | 2009-11-19 | Rohm Co Ltd | 強誘電体メモリ装置およびその製造方法 |
| JP2014502783A (ja) * | 2010-12-09 | 2014-02-03 | 日本テキサス・インスツルメンツ株式会社 | 水素障壁で封止された強誘電性キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970477B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| KR100395766B1 (ko) | 강유전체 기억 소자 및 그 형성 방법 | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| US7413949B2 (en) | Capacitor and method for fabricating the same | |
| JP2002353416A (ja) | 半導体記憶装置およびその製造方法 | |
| US6204070B1 (en) | Method for manufacturing ferroelectric capacitor | |
| US6887752B2 (en) | Semiconductor memory and process for fabricating the same | |
| JPH10321811A (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| JP2002110931A (ja) | 強誘電体メモリ装置 | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| JP2003174145A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| US20070235787A1 (en) | Capacitor device having three-dimensional structure | |
| JPH09162369A (ja) | 半導体メモリ素子の製造方法 | |
| JP2003068991A (ja) | 半導体装置及びその製造方法 | |
| US20090256259A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2004281956A (ja) | 半導体装置及びその製造方法 | |
| JPH08330538A (ja) | 半導体メモリ | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| JP2004303995A (ja) | 半導体装置の構造およびその製造方法 | |
| EP1094507A2 (en) | Barrier layers for ferroelectric memory devices | |
| JP2003197871A (ja) | 半導体装置及びその製造方法 | |
| JP3966094B2 (ja) | 半導体装置およびその製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP2002289796A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |