KR100187658B1 - 반도체 소자의 티타늄나이트라이드막 형성방법 - Google Patents

반도체 소자의 티타늄나이트라이드막 형성방법 Download PDF

Info

Publication number
KR100187658B1
KR100187658B1 KR1019950025867A KR19950025867A KR100187658B1 KR 100187658 B1 KR100187658 B1 KR 100187658B1 KR 1019950025867 A KR1019950025867 A KR 1019950025867A KR 19950025867 A KR19950025867 A KR 19950025867A KR 100187658 B1 KR100187658 B1 KR 100187658B1
Authority
KR
South Korea
Prior art keywords
titanium nitride
semiconductor device
nitride film
plasma
plasma treatment
Prior art date
Application number
KR1019950025867A
Other languages
English (en)
Other versions
KR970013058A (ko
Inventor
박홍락
김정태
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950025867A priority Critical patent/KR100187658B1/ko
Publication of KR970013058A publication Critical patent/KR970013058A/ko
Application granted granted Critical
Publication of KR100187658B1 publication Critical patent/KR100187658B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 티타늄나이트라이드막 형성방법에 관한 것으로, 막의 질을 향상시키며, 전기적 비저항값을 감소시키기 위하여 티타늄나이트라이드(TiN)를 다수번 분할하여 증착하며, 각 증착단계후 플라즈마(Plasma) 처리를 실시하므로써 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 티타늄나이트라이드막 형성방법에 관한 것이다.

Description

반도체 소자의 티타늄나이트라이드막 형성방법
제1a 내지 제1c도는 본 발명에 따른 반도체 소자의 티타늄나이트라이드막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2a 및 2b : 제1및 제2티타늄나이트라이드막
3 : 불순물
본 발명은 반도체 소자의 티타늄나이트라이드막 형성방법에 관한 것으로, 특히 티타늄나이트라이드(TiN)를 다수번 분할하여 증착하며, 각 증착단계후 플라즈마(Plasma)처리를 실시하므로써 전기적 비저항값을 감소시킬 수 있도록 한 반도체 소자의 티타늄나이트라이드막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 티타늄나이트라이드(TiN)는 베리어 금속(Barrier Metal)으로 사용된다. 베리어 금속은 실리콘기판에 형성된 접합영역에 알루미늄(Al)과 같은 금속이 접촉되는 경우 알루미늄(Al)과 실리콘(Si)의 상호 확산에 의해 발생되는 접합 파괴(Junction Spiking) 현상을 방지하기 위하여 금속층을 형성하기 전에 증착하는 확산 방지용 금속이다. 티타늄나이트라이드(TiN)는 알루미늄 및 실리콘과의 반응성이 없고, 고온에서 열적 안정성이 우수하다. 또한 알루미늄, 실리콘 등에 대한 확산 억제 능력이 높고 실리콘과 저항성 접촉(Ohmic Contact)이 가능한 금속이다. 그러면 종래 반도체 소자의 티타늄나이트라이드막 형성방법을 설명하면 다음과 같다.
종래에는 티타늄나이트라이드(TiN)막을 물리적 기상 증착(Physical Vapor Deposition : PVD)방법을 이용하여 형성하였다. 그러나 반도체 소자가 고집적화됨에 따라 악화되는 층덮힘(Step Coverage)특성을 향상시키기 위해 근래에는 화학 기상 증착(Chemical Vapor Deposition : CVD)방법을 이용한다. 티타늄나이트라이드막은 테트라키스 디 메틸 아미노 티타늄(이하, TDMAT라 칭함) 소오스(Source)와 테트라키스 디 에틸 아미노 티타늄(이하, TDEAT라 칭함) 소오스의 열분해에 의해 증착된다. 그런데 증착된 티타늄나이트라이드막은 고온에서의 불완전한 열분해로 인하여 내부에 카본(Carbon), 산소기 등과 같은 불순물을 다량 함유하며, 다공질성을 갖는다. 그러므로 수분 및 산소 등을 다량으로 흡수하기 때문에 시간의 경과에 따라 전기적 비저항값이 크게 증가되어 매우 불안전한 전기적특성을 갖게 된다. 이를 개선하기 위하여 티타늄나이트라이드를 증착한 후 질소 및 수수 가스를 이용한 플라즈마 처리를 실시하였다. 그러나 이와 같은 한 번의 플라즈마 처리로 막 표면의 불순물은 제거되지만, 막 내부에 존재하는 불순물들은 그대로 잔류되어 효과적이지 못했다.
따라서 본 발명은 티타늄나이트라이드(TiN)를 다수번 분할하여 증착하며, 각 증착단계후 플라즈마 처리를 실시하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 티타늄나이트라이드막 형성방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 소정의 공정을 거친 실리콘기판상에 화학 기상 증착방법으로 티타늄나이트라이드를 소정의 두께로 증착하는 제1단계와, 상기 단계로부터 질소 및 수소가 혼합된 가스를 이용한 1차 플라즈마 처리를 실시하는 제2단계와, 상기 단계로부터 질소 가스를 이용한 2차 플라즈마 처리를 실시하는 제3단계와, 상기 단계로부터 상기 실리콘기판상에 원하는 두께의 티타늄나이트라이드막이 형성될 때까지 상기 제1 내지 제3단계를 반복 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a 및 제1b도는 본 발명에 따른 반도체 소자의 티타늄나이트라이드막 형성방법을 설명하기 위한 소자의 단면도로서, 제1a도는 소정의 공정을 거친 실리콘기판(1)상에 화학 기상 증착 방법으로 티타늄나이트라이드(TiN)를 50 내지 100Å의 두께로 증착하여 제1티타늄나이트라이드(2A)을 형성한 상태의 단면도인데, 고온에서 TDMAT 및 TDEAT 소오소의 불완전한 열분해로 인하여 카본, 산소기 등과 같은 불순물(3)이 다량 함유되며, 다공질성을 갖는다.
제1b도는 상기 제1티타늄나이트라이드(2A)내에 함유된 불순물(3)을 제거하기 위하여 인-시투(In-Situ)로 질소 및 수소가 혼합된 가스를 이용한 1차 플라즈마 처리를 20 내지 40초간 실시하고, 계속해서 질소가스를 2차 플라즈마 처리를 20 내지 40초간 실시한 상태의 단면도이다.
제1c도는 상기 제1티타늄나이트라이드(2A) 상에 화학 기상 증착방법으로 티타늄나이트라이드(TiN)를 50 내지 100Å의 두께로 증착하여 제2티타늄나이트라이드막(2B)을 형성한 후 상기 제2티타늄나이트라이드(2B)내에 함유된 불순물을 제거하기 위하여 인-시투로 질소 및 수소가 혼합된 가스를 이용한 1차 플라즈마 처리를 20 내지 40초간 실시하고, 계속해서 질소가스를 이용한 2차 플라즈마 처리를 20 내지 40초간 실시한 상태의 단면도이다. 상기 1차 및 2차 플라즈마 처리시 사용되는 플라즈마는 300 내지 600℃의 온도, 0.5 내지 10Torr의 압력 및 150 내지 700W(와트)의 고주파전력(RF Power)에 의해 발생되며, 상기 1차 플라즈마 처리시 사용되는 질소 및 수소의 량은 100 내지 500sccm 정도이다. 여기서 상기 1차 및 2차 플라즈마 처리에 의해 얻어지는 효과를 설명하면 다음과 같다.
상기 1차 플라즈마 처리시 활성화된 수소는 다공질의 티타늄나이트라이드막 내부로 침투되어 -C≡N, =C=N- 및 =C=0 결합을 끊고 탄소 및 산소와 결합하여 CH3, CH4및 H2O 가스로 발산된다. 동시에 활성화된 질소 이온은 챔버내에 잔류하는 산소가 박막 내부로 침투되는 것을 억제시키며, 상기 CH3, CH4및 H2O 가스의 발산에 의해 결합이 끊겨 비어있는 탄소 및 산소의 자리에 충진된다. 이후 상기 2차 플라즈마 처리를 통해 상기 질소 이온이 티타늄나이트라이드막 내부로 충진되는 효과를 최대화시킨다. 그러므로 안정된 전기적 성질을 갖는 티타늄나이트라이드막이 형성된다.
또한, 반도체 소자의 제조에서 사용되는 티타늄나이트라이드막의 두께는 100 내지 1500Å 정도이다. 만일 본 발명을 이용하여 300Å 두께의 티타늄나이트라이드막을 형성한다면, 티타늄나이트라이드를 100Å의 두께로 3회 분할하여 증착하거나, 50Å의 두께로 6회 분할하여 증착할 수 있다. 본 발명은 후자의 조건에서 더 좋은 특성을 갖는 박막을 얻을 수 있다. 예를 들어 티타늄나이트라이드를 100Å의 두께로 증착하고 인-시투로 질소 및 수소가 100 내지 500SCCM로 혼합된 가스, 450℃의 온도, 1Torr의 압력 및 350W의 고주파전력을 사용하여 발생시킨 플라즈마를 이용하여 1차 플라즈마 처리를 실시하고, 티타늄나이트라이드를 100Å의 두께로 증착한 후 질소 가스 및 450℃의 온도, 1Torr의 압력 및 350W의 고주파전력을 사용하여 발생시킨 플라즈마를 이용하여 2차 플라즈마 처리를 실시한 경우 한 번의 플라즈마 처리를 거친 박막에 비해 시간이 경과한 후에도 박막 전체에 걸쳐 균일한 막질이 유지되며, 700 내지 800μΩcm정도의 낮은 비저항값을 얻을 수 있다.
상술한 바와 같이 본 발명에 의하면 티타늄나이트라이드(TiN)를 다수번 분할하여 증착하며, 각 증착단계후 1차 및 2차 플라즈마 처리를 순차적으로 실시하여 막 내부에 존재하는 불순물을 완전히 제거하므로써 전기적 특성이 안정되며, 비저항값이 낮은 박막을 형성할 수 있고, 따라서 소자의 신뢰성이 향상될 수 있는 탁월한 효과가 있다.

Claims (5)

  1. 반도체 소자의 티타늄나이트라이드막 형성방법에 있어서 소정의 공정을 거친 실리콘기판상에 화학 기상 증착방법으로 티타늄나이트라이드를 소정의 두께로 증착하는 제1단계와, 상기 단계로부터 질소 및 수소가 혼합된 가스를 이용한 1차 플라즈마 처리를 실시하는 제2단계와, 상기 단계로부터 질소 가스를 이용한 2차 플라즈마 처리를 실시하는 제3단계와, 상기 단계로부터 상기 실리콘기판상에 원하는 두께의 티타늄나이트라이드막이 형성될 때까지 상기 제1 내지 제3단계를 반복 실시하는 것을 특징으로 하는 반도체 소자의 티타늄나이트라이드막 형성방법.
  2. 제1항에 있어서 상기 1차 및 2차 플라즈마 처리시 사용되는 플라즈마는 300 내지 600℃의 온도, 0.5 내지 10Torr의 압력 및 150 내지 700W의 고주파전력에 의해 발생되는 것을 특징으로 하는 반도체 소자의 티타늄나이트라이드막 형성방법.
  3. 제1 또는 제2항에 있어서, 상기 1차 및 2차 플라즈마 처리는 각각 20 내지 40초간 실시하는 것을 특징으로 하는 반도체 소자의 티타늄나이트라이드막 형성방법.
  4. 제1항에 있어서, 상기 제2단계는 인-시투로 실시되는 것을 특징으로 하는 반도체 소자의 티타늄나이트라이드막 형성방법.
  5. 제1항에 있어서, 상기 질소 및 수소의 량은 100 내지 500sccm을 특징으로 하는 반도체 소자의 티타늄나이트라이드막 형성방법.
KR1019950025867A 1995-08-22 1995-08-22 반도체 소자의 티타늄나이트라이드막 형성방법 KR100187658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025867A KR100187658B1 (ko) 1995-08-22 1995-08-22 반도체 소자의 티타늄나이트라이드막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025867A KR100187658B1 (ko) 1995-08-22 1995-08-22 반도체 소자의 티타늄나이트라이드막 형성방법

Publications (2)

Publication Number Publication Date
KR970013058A KR970013058A (ko) 1997-03-29
KR100187658B1 true KR100187658B1 (ko) 1999-06-01

Family

ID=19424030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025867A KR100187658B1 (ko) 1995-08-22 1995-08-22 반도체 소자의 티타늄나이트라이드막 형성방법

Country Status (1)

Country Link
KR (1) KR100187658B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211506B2 (en) 2003-07-15 2007-05-01 Samsung Electronics Co., Ltd. Methods of forming cobalt layers for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211506B2 (en) 2003-07-15 2007-05-01 Samsung Electronics Co., Ltd. Methods of forming cobalt layers for semiconductor devices

Also Published As

Publication number Publication date
KR970013058A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US6958301B2 (en) Method for forming Ta2O5 dielectric layer by using in situ N2O plasma treatment
KR100402085B1 (ko) 플라즈마에의해강화된티타늄질화물의어닐링방법
US20030003719A1 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
JPH08337875A (ja) 窒化チタン膜形成方法
EP0711846A1 (en) Titanium nitride deposited by chemical vapor deposition
JP2760490B2 (ja) 半導体素子の金属配線製造方法
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
KR100467369B1 (ko) 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US20080207006A1 (en) Process for fabricating an integrated circuit
US20070082130A1 (en) Method for foming metal wiring structure
US10483099B1 (en) Method for forming thermally stable organosilicon polymer film
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR19980033334A (ko) 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법
JP2003022985A (ja) 半導体装置の製造方法およびその製造装置
KR0161889B1 (ko) 반도체장치의 배선 형성방법
US6080667A (en) Method of treating CVD titanium nitride with silicon ions
US6562708B1 (en) Method for incorporating silicon into CVD metal films
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100513810B1 (ko) 촉매에 의한 원자층 증착 방식을 이용한 ti막 형성 방법
KR100215540B1 (ko) 반도체 금속박막의 배선방법
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR100406562B1 (ko) 금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee