DE102006005994A1 - Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile - Google Patents

Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile Download PDF

Info

Publication number
DE102006005994A1
DE102006005994A1 DE102006005994A DE102006005994A DE102006005994A1 DE 102006005994 A1 DE102006005994 A1 DE 102006005994A1 DE 102006005994 A DE102006005994 A DE 102006005994A DE 102006005994 A DE102006005994 A DE 102006005994A DE 102006005994 A1 DE102006005994 A1 DE 102006005994A1
Authority
DE
Germany
Prior art keywords
semiconductor
active
active area
circuit carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006005994A
Other languages
English (en)
Inventor
Martin Dipl.-Phys. Franosch
Andreas Dr.-Ing. Meckes
Edward Dipl.-Ing. Fürgut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006005994A priority Critical patent/DE102006005994A1/de
Priority to US11/672,760 priority patent/US20070182029A1/en
Publication of DE102006005994A1 publication Critical patent/DE102006005994A1/de
Priority to US13/025,552 priority patent/US20110133297A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem Halbleiterchip (2), der ein Halbleitersubstrat (3) mit einer aktiven Oberseite (4), einem aktiven Flächenbereich (5) auf der aktiven Oberseite (4) und Kontaktflächen (6), die den aktiven Flächenbereich (5) umgeben und mit dem aktiven Flächenbereich (5) elektrisch verbunden sind, aufweist. Der aktive Flächenbereich (5) ist von einer freitragenden Abdeckung (7), die einen Hohlraum (8) über dem aktiven Flächenbereich (5) bildet, geschützt. Die Höhe (h) des Hohlraumes (8) entspricht der Dicke einer für Halbleiterwafer üblichen Photolackschicht. Auf den Kontaktflächen (6) sind Flipchipkontakte (9) angeordnet, welche die Abdeckung (7) überragen und auf Kontaktanschlussflächen (10) eines Schaltungsträgers (11) fixiert sind, wobei der Zwischenraum (12) zwischen Schaltungsträger (11) und Halbleiterchip (2) mit einem elektrisch isolierenden Unterfüllmaterial (13) aufgefüllt ist. Die verbliebene Oberseite (16) des Schaltungsträgers (11), die Randseiten (14, 15) des Unterfüllmaterials (13) und des Halbleiterchips (2) sind von einer Kunststoffgehäusemasse (17) umhüllt.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip und ein Verfahren zur Herstellung derartiger Halbleiterbauteile, wobei das Halbleiterbauteil insbesondere als BAW-Filter (bulk-acoustic-wave-filter), als Resonator, als Sensor oder als Aktor in mikro-elektromechanischen Systemen, auch MEMs genannt, eingesetzt werden soll. Dazu weist eine aktive Oberseite des Halbleiterchips einen aktiven Flächenbereich auf, der von einer frei tragenden Abdeckung abgedeckt ist.
  • Ferner betrifft die Erfindung einen Halbleiterwafer mit mehreren derartigen Halbleiterchips, sowie einen Nutzen mit mehreren Halbleiterbauteilpositionen, wobei in den Halbleiterbauteilpositionen Halbleiterchips mit einer Hohlraum bildenden Abdeckung über entsprechenden Flächenbereichen angeordnet sind. Schließlich betrifft die Erfindung Verfahren zur Herstellung eines geeigneten Halbleiterwafers, eines geeigneten Nutzens und mehrerer derartiger Halbleiterbauteile.
  • Die zunehmende Miniaturisierung, insbesondere bei mikroelektromagnetischen und mikro-elektromechanischen Systemen erfordert Abdeck-, Abschirm- und/oder Resonanzstrukturen aus Materialien, deren Struktur komplex ist und deren Montage aufwendige Hilfswerkzeuge erfordert, was gleichzeitig dem Miniaturisierungsgrad für Abdeck-, Abschirm- und/oder Resonanzstrukturen Grenzen setzt.
  • Der Zusammenbau, bei dem jedes Abdeck-, Abschirm-, und/oder Resonanzelement einzeln auf einem Halbleitersubstrat aufzubringen ist, ist darüber hinaus kostenintensiv. Eine verbesserte Lösung ist aus der Druckschrift DE 102 56 116 A1 bekannt, bei der auf einem Halbleiterchip über einem aktiven Flächenbereich eine frei tragende elektrisch leitende Abdeckschicht angeordnet ist, die einen Hohlraum über dem Flächenbereich ausbildet.
  • Bei dieser Lösung treten jedoch erhebliche Probleme auf, wenn für ein derartiges Halbleiterbauteil eine kompakte unter Hochdruck geformte Kunststoffgehäusemasse vorzusehen ist, welche das Halbleiterbauteil und die Abdeckung vor äußeren Beschädigungen schützen soll. Der dabei auftretende Hochdruck von 8 MPa bis 10 MPa zerstört die druckempfindliche Abdeckung und damit das Halbleiterbauelement.
  • Aus der Druckschrift DE 103 53 767 ist darüber hinaus eine Vorrichtung zur Häusung einer mikromechanischen Struktur und ein Verfahren zur Herstellung derselben bekannt, bei der ein den Hohlraum bildender Photolack im Bereich des Hohlraums unvernetzt als Opfermaterial vorgesehen ist. Dazu ist der unvernetzte Photolack von einem vernetzten Photolackbereich mit einer Öffnung umgeben, über die das unvernetzte Opfermaterial durch Lösungsmittel entfernt werden kann, sodass schließlich eine Gehäusestruktur aus vernetztem Photolack vorliegt.
  • Auch diese Vorrichtung hat den Nachteil, dass ebenfalls Öffnungen zum Entfernen des Opfermaterials in Form von unvernetztem Photolack notwendig sind, um den Hohlraum für das Häusen zu gewährleisten. Darüber hinaus ist ein kostenaufwendiges Verfahren erforderlich, um ein derartiges Bauteil mit Hohlraum zu realisieren. Schließlich hält auch diese Hohl raumstruktur einer Einbettung in eine Kunststoffgehäusemasse nicht stand, wenn dazu ein Spritzgussverfahren mit einem Fertigungsdruck von 8 Mpa bis 10 Mpa gearbeitet wird.
  • Aus der Druckschrift DE 103 16 776 ist ein Verfahren zur Erzeugung einer Schutzabdeckung für ein Bauelement bekannt, bei dem ebenfalls Photolacke zum Einsatz kommen und eine Hohlraumstruktur durch Entfernen eines Opfermaterials über eine Öffnung in einer Abdeckschicht aus hochvernetztem Photolack entsteht. Halbleiterbauelemente mit einer derart druckempfindlichen Hohlraumstruktur haben den Nachteil, dass sie einem nachfolgenden Fertigungsdruck zwischen 8 Mpa und 10 Mpa zum Einbetten in eine Kunststoffgehäusemasse nicht standhalten und somit für eine Integration mit anderen Halbleiterelementen in einer gemeinsamen Kunststoffgehäusemasse nicht geeignet sind.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement anzugeben, das den Miniaturisierungsgrad bei Abdeck-, Abschirm- und/oder Resonanzstrukturen erhöht und gleichzeitig einen hochbelastbaren Schutz des Halbleiterbauteils in Form einer unter Hochdruck geformten Kunststoffgehäusemasse, ohne Beschädigung der miniaturisierten Abdeckung, ermöglicht.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchip, der ein Halbleitersubstrat mit einer aktiven Oberseite, mit einem aktiven Flächenbereich auf der aktiven Oberseite und mit Kontaktflächen, die den aktiven Flächenbereich umgeben, und mit dem aktiven Flächenbereich elektrisch ver bunden sind, aufweist. Der aktive Flächenbereich ist von einer frei tragenden Abdeckung, die einen Hohlraum über dem aktiven Flächenbereich ausbildet, geschützt. Die Höhe des Hohlraums entspricht der Dicke einer für die Halbleiterwaferfertigung üblichen Photolackschicht. Auf den Kontaktflächen sind Flipchipkontakte angeordnet, welche die Abdeckung überragen und auf Kontaktanschlussflächen eines Schaltungsträgers des Halbleiterbauteils fixiert sind. Dabei ist der Zwischenraum zwischen Schaltungsträger und Halbleiterchip mit einem elektrisch isolierenden Unterfüllmaterial, das Randseiten ausbildet, aufgefüllt. Die nicht durch das Unterfüllmaterial bedeckte und somit verbliebene Oberseite des Schaltungsträgers, die Randseiten des Unterfüllmaterials und die Randseiten des Halbleiterchips sind von einer Kunststoffgehäusemasse umhüllt.
  • Dieses Halbleiterbauteil hat gegenüber dem Halbleiterbauteil aus dem Stand der Technik gemäß DE 102 56 116 A1 den Vorteil, dass anstelle einer dünnen Kunststoffgehäusemasse, die über der Abdeckschicht bei dem bekannten Halbleiterbauteil angeordnet ist, nun ein Unterfüllmaterial die Abdeckung vor Beschädigungen schützt, so dass dieser Halbleiterchip mit seinen Flipchipkontakten und dem empfindlichen aktiven Flächenbereich sowie mit seiner druckempfindlichen Abdeckung aus einer vernetzten Photolackschicht durch eine zusätzliche Kunststoffgehäusemasse geschützt ist, die bei hohem Kompressionsdruck den gesamten Halbleiterchip umhüllt und dennoch die durch das Unterfüllmaterial geschützte Abdeckung im Zwischenraum zwischen Oberseite des Halbleiterchips und Oberseite des Schaltungsträgers nicht beschädigt.
  • Damit wird ein hoch filigranes Halbleiterbauteil geschaffen, dessen Aufbau im aktiven Flächenbereich durch einen wenige Mikrometer hohen Hohlraum geschützt wird, während eine hochdruckfeste massive Kunststoffgehäusemasse das Halbleiterbauteil vor Beschädigungen schützt. Dabei weist der Photolack vorzugsweise Benzocyclobuten (BCB), Polybenzoxazol (PBO), Epoxydharz oder Polyimid (PI) auf.
  • In einer bevorzugten Ausführungsform ist es vorgesehen, dass auf dem Schaltungsträger eine Verdrahtungsstruktur mit Verdrahtungsleitungen angeordnet ist, die von Kontaktanschlussflächen über Durchkontakte durch den Schaltungsträger zu Außenkontaktflächen führen. Ferner können auf den Außenkontaktflächen oberflächenmontierbare Außenkontakte, wie Lotkugeln, Lothöcker und/oder galvanisch aufgebrachte säulenförmige oder quaderförmige Außenkontakte angeordnet sein. Ein derartiges Halbleiterbauteil hat den Vorteil, dass unabhängig von der Herstellung der Halbleiterchips entsprechende Schaltungsträger vorbereitet werden können, die mehrere Halbleiterbauteilpositionen aufweisen mit den oben angegebenen Merkmalen, wie der Verdrahtungsstruktur, den Durchkontakten und/oder den Außenkontaktflächen. Außerdem ist ein erhöhter Integrationsgrad möglich, indem zusätzlich zu dem Halbleiterchip mit Hohlraumstruktur weitere Halbleiterchips in die Kunststoffgehäusemasse eingebettet sein können.
  • In einer weiteren Ausführungsform der Erfindung weist das Unterfüllmaterial ein aushärtbares mit Kapillarwirkung in den Zwischenraum drucklos einbringbares Kunstharz, vorzugsweise ein noch nicht ausgehärtetes Epoxidharz auf. Ein derartiges Unterfüllmaterial, das kapillar zwischen der Oberseite des Halbleiterchips mit der erfindungsgemäßen Abdeckung und der Oberseite des Schaltungsträgers eingebracht werden kann, hat den Vorteil, dass sich in den Randbereichen des Halbleiterchips ein Meniskus als Randseite des Unterfüllmaterials aus bildet, der dafür sorgt, dass bei dem Umhüllen bei erhöhtem Druck mit einer Kunststoffgehäusemasse die filigrane Struktur des mikroskopisch kleinen Hohlraums keine Beschädigungen erfährt.
  • In diesem Zusammenhang wird unter mikroskopisch kleinem Hohlraum ein Hohlraum verstanden, der nur wenige Mikrometer aufweist und damit nur unter einem Lichtmikroskop präzise messbar ist. Durch das drucklose Einfüllen und Umhüllen des Hohlraumgehäuses aus einer Abdeckung und einem Hohlraum durch z.B. ein Gießharz, das anschließend ausgehärtet wird, kann die Widerstandsfähigkeit des Flipchip-gebondeten Chips auf dem Schaltungsträger um ein Vielfaches gegenüber den aus dem Stand der Technik bekannten elektronischen Bauteilen erhöht werden. Auch wird das Design des aktiven Flächenbereichs unabhängiger von der Fertigungstechnik, da der Schutz auch für größere Abdeckungen durch ein Unterfüllmaterial gewährleistet werden kann. Somit können mit gleichbleibender Dicke der Abdeckung bedeutend größere Flächen überspannt werden. Dies ist insbesondere dann von Vorteil, wenn es technologisch nicht möglich ist, die Abdeckung mit zunehmender Dicke weiter zu verstärken und zu gestalten, was gleichzeitig mit einem höheren Kostenaufwand verbunden ist. Außerdem wird die Abdeckung in vorteilhafter Weise durch das Unterfüllmaterial von äußeren Belastungen entlastet.
  • Insbesondere werden derartige aktive und durch einen Hohlraum geschützte Flächenbereiche für Frontend-Module für Mobilfunkgeräte oder als ein Leistungsverstärker-Modul eines derartigen Mobilfunkgerätes und/oder als Filtermodul verwendet. Dazu werden auf der aktiven Oberseite des Halbleitersubstrats Strukturen im aktiven Flächenbereich erzeugt, deren Dimensionen bis hinunter in den Nanometerbereich minimiert sind.
  • Die Erfindung betrifft bei einem weiteren Aspekt einen Halbleiterwafer, der in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen mit aktiven Flächenbereichen auf einer aktiven Oberseite des Halbleiterwafers aufweist. In den Halbleiterchippositionen umgeben Kontaktflächen den aktiven Flächenbereich, wobei der aktive Flächenbereich über Verdrahtungsleitungen mit den Kontaktflächen verbunden ist. Außerdem sind die aktiven Flächenbereiche in den Halbleiterbauteilpositionen des Halbleiterwafers von einer frei tragenden Abdeckung, die einen Hohlraum über dem aktiven Flächenbereich bildet, geschützt. Dabei entspricht die Höhe des Hohlraums, wie oben bereits für den Halbleiterchip beansprucht, einer Dicke, die den üblichen Dicken von Photolackschichten auf einem Halbleiterwafer entsprechen.
  • Auf einem Halbleiterwafer können auf den Kontaktflächen bereits die Flipchipkontakte angeordnet sein, insbesondere dann, wenn es sich um quaderförmige oder säulenförmige Flipchipkontakte handelt, die auf dem gesamten Halbleiterwafer für eine Vielzahl von Halbleiterchips galvanisch abgeschieden werden können.
  • Ein weiterer Aspekt der Erfindung betrifft einen Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen. Dabei weisen die Halbleiterbauteilpositionen einen Halbleiterchip auf. Dieser Halbleiterchip besitzt, wie oben bereits erwähnt, ein Halbleitersubstrat mit einer aktiven Oberseite, einem aktiven Flächenbereich auf der aktiven Oberseite und Kontaktflächen, die den aktiven Flächenbereich umgeben und dem aktivem Flächenbereich elektrisch verbunden sind. Diese Halbleiterchips sind darüber hinaus dadurch gekennzeichnet, dass auf dem aktiven Flächenbereich eine frei tra gende Abdeckung, die einen Hohlraum über dem aktiven Flächenbereich ausbildet, angeordnet ist.
  • Auch die Höhe des Hohlraums entspricht den üblichen Dicken von Photolackschichten auf Halbleiterwafern. Auf dem Nutzen sind die Halbleiterchips mit ihren Flipchipkontakten "face down" auf einem Schaltungsträger des Nutzens in den jeweiligen Halbleiterbauteilpositionen angeordnet, wobei die Kontaktflächen Flipchipkontakte aufweisen, die ihrerseits auf Kontaktanschlussflächen der Oberseite des Schaltungsträgers angeordnet sind. Der Zwischenraum zwischen dem Schaltungsträger und dem Halbleiterchip ist mit einem elektrisch isolierenden Unterfüllmaterial, das Randseiten ausbildet, aufgefüllt, wobei jeder der Halbleiterchips auf dem Schaltungsträger in den Halbleiterbauteilpositionen an seinen Randseiten einen Meniskus aus Unterfüllmaterial ausbildet, der den Zwischenraum zwischen Halbleiterchip und Schaltungsträger abdichtet. Damit wird der empfindliche Bereich der Abdeckung auf der aktiven Oberseite des Halbleiterchips derart geschützt, dass der Nutzen eine über mehrere Halbleiterbauteilpositionen sich erstreckende, unter Hochdruck aufgebrachte Kunststoffgehäusemasse aufweisen kann. Somit ist der Nutzen eine Verbundplatte aus Schaltungsträger, Halbleiterchips, Unterfüllmaterial und Kunststoffgehäusemasse.
  • Schließlich ist auf dem Schaltungsträger eine Verdrahtungsstruktur mit Verdrahtungsleitungen angeordnet, die von Kontaktanschlussflächen in jeder der Halbleiterbauteilpositionen über Durchkontakte durch den Schaltungsträger zu Außenkontaktflächen führen, wobei auf den Außenkontaktflächen oberflächenmontierbare Außenkontakte angeordnet sind. Das Unterfüllmaterial ist in jedem der Halbleiterchips in den einzelnen Halbleiterbauteilpositionen mittels Kapillarwirkung ein gebracht und weist vorzugsweise ein nicht ausgehärtetes, dünnflüssiges Epoxidharz auf.
  • Ein Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterbauteilpositionen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt. Danach werden aktive Flächenbereiche in den Halbleiterchippositionen auf der aktiven Oberseite des Halbleiterwafers unter Aufbringen von Kontaktflächen außerhalb der aktiven Flächenbereiche erzeugt. Schließlich werden mittels Photolithographie Hohlraumstrukturen auf den aktiven Flächenbereichen mittels bekannter Technologien hergestellt, sodass über den aktiven Flächenbereichen dünne Hohlräume entstehen, die von einer von dem Flächenbereich beabstandeten Abdeckung geschützt sind. Schließlich können noch Flipchipkontakte auf die Kontaktflächen, welche den aktiven Flächenbereich umgeben, aufgebracht werden, und der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt werden. Damit stehen Halbleiterchips zur Verfügung, die nun zur Herstellung eines Nutzens oder zur Herstellung einzelner Halbleiterbauteile eingesetzt werden können.
  • In einem Ausführungsbeispiel des Verfahrens werden vorzugsweise unvernetzte Photolackstrukturen für eine Opferschicht eingesetzt, wenn die Abdeckung aus einem vernetzten Photolack besteht. Diese unvernetzte Photolackschichten aufweisenden Opferschichten können anschließend mit Hilfe von Lösungsmitteln durch eine Öffnung in der Abdeckung entfernt werden.
  • Bei einem Verfahren zur Herstellung eines Nutzens mit mehreren Halbleiterbauteilpositionen wird zunächst, wie oben bereits im Detail erörtert, ein Halbleiterwafer hergestellt.
  • Anschließend werden die Halbleiterchips mit darauf angeordneten Flipchipkontakten und einem Hohlraum, welcher auf aktiven Flächenbereichen angeordnet ist und von einer Abdeckung geschützt ist, auf entsprechenden Halbleiterbauteilpositionen eines Schaltungsträgers fixiert. Dazu wird vorbereitend auf dem Schaltungsträger eine Verdrahtungsstruktur mit Kontaktanschlussflächen aufgebracht, auf die die Flipchipkontakte der Halbleiterchips in den einzelnen Halbleiterbauteilpositionen aufgelötet oder aufgeklebt werden können.
  • Der Zwischenraum in den Halbleiterbauteilpositionen zwischen den Halbleiterchips und dem Schaltungsträger des Nutzens wird durch druckloses Unterfüllen mit einem Unterfüllmaterial aufgefüllt, bis sich an den Randseiten der Halbleiterchips entsprechende Menisken des Unterfüllmaterials zu Randseiten des Unterfüllmaterials ausbilden. Dabei wird die Kapillarwirkung von dünnflüssigen, aber aushärtbaren Kunstharzen genutzt, um möglichst druckfrei den Zwischenraum aufzufüllen. Anschließend werden mindestens die frei gebliebenen Oberseiten des Schaltungsträgers, der Randseiten des Unterfüllmaterials und der Randseiten der Halbleiterchips mit einer Kunststoffgehäusemasse unter Kompressionsdruck und unter Ausbilden einer Verbundplatte als Nutzen umhüllt.
  • Für ein Verfahren zur Herstellung mehrerer Halbleiterbauteile wird dann lediglich der so entstandene Nutzen in einzelne Halbleiterbauteile aufgetrennt. Das Aufbringen der Kunststoffgehäusemasse wird vorzugsweise bei einem Druck von 8 MPa bis 10 MPa durchgeführt. Diese hohe Belastung kann die Abdeckung über dem aktiven Flächenbereich der einzelnen Halbleiterchips eines Nutzens nur dann überstehen, wenn vorher das drucklos aufgebrachte Unterfüllmaterial ausgehärtet ist und damit die druckempfindliche Abdeckung schützt.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 bis 4 zeigen schematische Querschnitte durch einen Nutzen beim Aufbringen und Verpacken von Halbleiterchips zu Halbleiterbauteilen;
  • 1 zeigt einen schematischen Querschnitt durch einen Schaltungsträger mit Halbleiterbauteilpositionen und darüber angeordneten Halbleiterchips;
  • 2 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 1 nach Aufbringen der Halbleiterchips in den Halbleiterbauteilpositionen;
  • 3 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 2 nach Aufbringen eines Unterfüllmaterials;
  • 4 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 3 nach Aufbringen einer Kunststoffgehäusemasse;
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer Ausführungsform der Erfindung;
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil nach Aufbringen von Außenkontakten.
  • 1 zeigt einen schematischen Querschnitt durch einen Schaltungsträger 11 mit Halbleiterbauteilpositionen 23 und darüber angeordneten Halbleiterchips 2. Die Halbleiterchips 2 weisen ein Halbleitersubstrat 3 auf, das einen aktiven Flächenbereich 5 aufweist, über dem ein Hohlraum 8 angeordnet ist, der von einer frei tragenden Abdeckung 7 überdacht ist. Die frei tragende Abdeckung 7 stützt sich in den Randbereichen des aktiven Flächenbereichs 5 auf Abstandshalter 26 ab, so dass eine minimale Hohlraumhöhe h im Mikrometerbereich gewährleistet wird. Diese Hohlraumhöhe h ist dadurch entstanden, dass eine strukturierte Opferschicht aus unvernetztem Photolack auf einem Halbleiterwafer, der diesen Halbleiterchip 2 aufweist, abgeschieden wurde.
  • Auf der aktiven Oberseite 4 des Halbleiterchips 2 sind Kontaktflächen 6 außerhalb des aktiven Flächenbereichs 5 angeordnet, auf denen Flipchipkontakte 9 fixiert sind. Diese Flipchipkontakte 9 ragen über die frei tragende Abdeckung 7 hinaus, so dass sie auf den darunter angeordneten Kontaktanschlussflächen 10 des Schaltungsträgers 11 durch Auflöten oder Aufkleben fixiert werden können. Dazu weist der Schaltungsträger 11 auf seiner Oberseite 16 derartige Kontaktanschlussflächen 10 auf, die in Abstand und Größe und Anordnung dem Abstand und der Größe und der Anordnung der Flipchipkontakte 9 des Halbleiterchips 2 entsprechen. Dazu wird, wie 1 zeigt, in jeder der Halbleiterbauteilpositionen 23 ein Halbleiterchip 2 in Pfeilrichtung A abgesenkt, so dass die Flipchipkontakte 9 auf den Kontaktanschlussflächen 10 des Schaltungsträgers 11 fixiert werden können.
  • 2 zeigt einen schematischen Querschnitt durch einen Schaltungsträger 11 gemäß 1 nach Aufbringen der Halbleiterchips 2 in den Halbleiterbauteilpositionen 23. Dazu können die Flipchipkontakte 9 auf den Kontaktanschlussflächen 10 auf der Oberseite 16 des Schaltungsträgers 11 aufgelötet sein. Dabei entsteht ein Zwischenraum 12 bzw. ein Spalt zwischen der Oberseite 4 des Halbleiterchips 2 und der Oberseite 16 des Schaltungsträgers 11. Dieser Zwischenraum 12 wird durch den Hohlraum 8 und die zugehörige Abdeckung 7 vermindert, so dass es möglich ist, mittels Kapillarwirkung den Zwischenraum 12 mit einem entsprechend dünnflüssigen, nicht ausgehärteten Kunststoffharz unter Ausbildung von einem Meniskus in den Randbereichen der Halbleiterchips 2 aufzufüllen.
  • 3 zeigt einen schematischen Querschnitt durch den Schaltungsträger 11 gemäß 2 nach Aufbringen eines Unterfüllmaterials 13. Dieses Unterfüllmaterial 13 wird derart gewählt, dass es sowohl die Oberseite 16 des Schaltungsträgers 11 als auch die aktive Oberseite 4 des Halbleiterchips 2 sowie die Oberflächen der Flipchipkontakte 9 und die Oberseiten der Abdeckung 7 entsprechend gut benetzt. Aufgrund der hohen Benetzbarkeit dieser Oberflächen durch das Unterfüllmaterial 13 ergibt sich aufgrund der Oberflächenspannungen des dünnflüssigen Unterfüllmaterials 13 eine Kapillarwirkung, die vollständig den Zwischenraum 12 zwischen dem Halbleiterchip und dem Schaltungsträger 11 auffüllt.
  • Dabei entsteht in den Randbereichen des Halbleiterchips 2 und des Unterfüllmaterials 13 ein Meniskus aus Unterfüllmaterial 13, der nach dem Aushärten aufgrund der Benetzbarkeit eine konvexe Kontur aufweist. Aufgrund der Kapillarwirkung ist es möglich, dass das Unterfüllmaterial 13 drucklos den Zwischenraum 12 auffüllt, ohne die dünne Abdeckung 7 zu belasten und ohne den Hohlraum 8 zu verändern. Nach dem Aushärten des Unterfüllmaterials bei Temperaturen zwischen 80°C und 150°C kann nun ein mechanisch stabiles Kunststoffgehäuse hergestellt werden. Dieses kann durch Aufbringen einer aushärtbaren Kunststoffmasse bei einem Druck zwischen 8 MPa und 10 MPa durchgeführt werden, ohne dass die Abdeckung 7 oder der Hohlraum 8 Schaden nehmen.
  • 4 zeigt einen schematischen Querschnitt durch den Schaltungsträger 11 gemäß 3 nach Aufbringen einer Kunststoffgehäusemasse 17. Mit dem Aufbringen der Kunststoffgehäusemasse 17 unter Umhüllen der noch verbliebenen Oberflächen 16 des Schaltungsträgers 11 sowie unter Umhüllen der Randseiten 14 und 15 des Unterfüllmaterials sowie der Randseiten 28 und 29 der Halbleiterchips sowie in dieser Ausführungsform der Erfindung auch der Rückseiten 30 der Halbleiterchips 2 unter Druck entsteht eine Verbundplatte 24. Diese Verbundplatte 24 stellt einen Nutzen 25 dar, der entlang der strichpunktierten Linien 31 in einzelne Halbleiterbauteile aufgetrennt werden kann.
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 gemäß einer Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den 1 bis 4 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Die Komponenten des Halbleiterbauteils 1 sind in eine Kunststoffgehäusemasse 17 eingebettet, wobei die Oberseite 4 des Halbleiterchips 2 mit dem Hohlraum 8 in einer Höhe h einerseits durch eine Abdeckung 7 mit einer Dicke d in einem aktiven Flächenbereich 5 geschützt ist, und andererseits eine Unterfüllmasse 13 diese Abdeckung 7 druckgeschützt umgibt.
  • Gleichzeitig hüllt die Unterfüllmasse 13 auch die Flipchipkontakte 9 des Halbleiterchips ein, wobei diese Flipchipkon takte 9 auf Kontaktanschlussflächen 10 der Oberseite 16 des Schaltungsträgers 11 angeordnet sind. Auf dieser Oberseite 16 ist zusätzlich eine Verdrahtungsstruktur 18 mit Verdrahtungsleitungen 19 angeordnet, welche die Kontaktanschlussflächen 10 mit Durchkontakten 20 durch den Schaltungsträger 11 verbinden und auf der Unterseite 27 des Schaltungsträgers in Außenkontaktflächen 21 übergehen. Diese Außenkontaktflächen sind von einer Lötstopplackschicht 32 umgeben.
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil 1 nach Aufbringen von Außenkontaktflächen 22 auf die Außenkontaktflächen 21. Dabei sorgt die Lötstopplackschicht 32 dafür, dass der aufgelötete Außenkontakt 22 lediglich die Außenkontaktflächen 21 benetzt. Dieses Halbleiterbauteil 1 zeichnet sich dadurch aus, dass es einen Hohlraum 8 von minimaler Höhe h über einem aktiven Flächenbereich 5 aufweist, der von einer Abdeckschicht 7 von minimaler Dicke d umgeben wird und dennoch ist dieses Halbleiterbauteil durch eine solide Kunststoffgehäusemasse 17 vor Beschädigungen geschützt, wobei diese Kunststoffgehäusemasse 17 bei hohem Überdruck zwischen 8 MPa und 10 MPa aufgebracht worden ist, ohne dass die druckempfindliche dünne Abdeckschicht 7 beschädigt wurde. Ein derartiges Halbleiterbauteil 1 mit einem derartigen Hohlraum 8 minimaler Höhe h wird für alle Halbleiterbauelemente eingesetzt, wo ein hoher Zusammenbauausstoß benötigt wird, und wo für alle Komponenten Flipchipkontakt-Technologien angestrebt werden und wo vorzugsweise BAW-Module zum Einsatz kommen.
    • 1
    Halbleiterbauteil
    2
    Halbleiterchip
    3
    Halbleitersubstrat
    4
    aktive Oberseite
    5
    aktiver Flächenbereich
    6
    Kontaktfläche
    7
    frei tragende Abdeckung
    8
    Hohlraum
    9
    Flipchipkontakt
    10
    Kontaktanschlussfläche
    11
    Schaltungsträger
    12
    Zwischenraum
    13
    Unterfüllmaterial
    14
    Randseite des Unterfüllmaterials
    15
    Randseite des Unterfüllmaterials
    16
    Oberseite des Schaltungsträgers
    17
    Kunststoffgehäusemasse
    18
    Verdrahtungsstruktur
    19
    Verdrahtungsleitung
    20
    Durchkontakt
    21
    Außenkontaktfläche
    22
    Außenkontakt
    23
    Halbleiterbauteilposition
    24
    Verbundplatte
    25
    Nutzen
    26
    Abstandshalter
    27
    Unterseite des Schaltungsträgers
    28
    Randseite des Halbleiterchips
    29
    Randseite des Halbleiterchips
    30
    Rückseite des Halbleiterchips
    31
    strichpunktierte Linie
    32
    Lötstopplackschicht
    A
    Pfeilrichtung
    h
    Höhe des Hohlraums
    d
    Dicke der Abdeckung

Claims (25)

  1. Halbleiterbauteil mit einem Halbleiterchip (2), der ein Halbleitersubstrat (3) mit einer aktiven Oberseite (4), einem aktiven Flächenbereich (5) auf der aktiven Oberseite (4) und Kontaktflächen (6), die den aktiven Flächenbereich (5) umgeben und mit dem aktiven Flächenbereich (5) elektrisch verbunden sind, aufweist, wobei der aktive Flächchenbereich (5) von einer freitragenden Abdeckung (7), die einen Hohlraum (8) über dem aktivem Flächenbereich (5) bildet, geschützt ist, und wobei die Höhe (h) des Hohlraumes (8) der Dicke einer für Halbleiterwafer üblichen Photolackschicht entspricht, und wobei auf den Kontaktflächen (6) Flipchipkontakte (9) angeordnet sind, welche die Abdeckung (7) überragen und auf Kontaktanschlussflächen (10) eines Schaltungsträgers (11) fixiert sind, wobei der Zwischenraum (12) zwischen Schaltungsträger (11) und Halbleiterchip (2) mit einem elektrisch isolierenden Unterfüllmaterial (13), das Randseiten (14, 15) ausbildet, aufgefüllt ist, und wobei mindestens die verbliebene Oberseite (16) des Schaltungsträgers (11), die Randseiten (14, 15) des Unterfüllmaterials (13) und des Halbleiterchips (2) von einer Kunststoffgehäusemasse (17) umhüllt sind.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass auf dem Schaltungsträger (11) eine Verdrahtungsstruktur (18) mit Verdrahtungsleitungen (19) angeordnet ist, die von Kontaktanschlussflächen (10) über Durchkontakte (20) durch den Schaltungsträger (11) zu Außenkontaktflächen (21) führen, wobei auf den Außenkontaktflächen (21) oberflächenmontierbare Außenkontakte (22) angeordnet sind.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Unterfüllmaterial (13) ein aushärtbares mit Kapillarwirkung in den Zwischenraum (12) drucklos einbringbares Kunstharz, vorzugsweise ein Epoxidharz aufweist.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Abdeckung (7) einen ausgehärteten, vernetzten Photolack aufweist.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der aktive Flächenbereich (5) einen Sensor in MEM-Struktur, ein BAW-Filter, ein Mikrophon oder mikrostrukturierte Aktoren aufweist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der aktive Flächenbereich (5) ein Frontend-Modul eines Mobilfunkgerätes oder ein Leistungsverstärker-Modul des Mobilfunkgerätes und/oder ein Filtermodul aufweist.
  7. Halbleiterwafer, der in Zeilen und Spalten angeordnete Halbleiterchippositionen mit aktiven Flächenbereichen (5) auf einer aktiven Oberseite (4) des Halbleiterwafers aufweist, wobei Kontaktflächen (6) den aktiven Flächenbereich (5) einer Halbleiterchipposition umgeben und über Verdrahtungsleitungen (19) mit dem aktiven Flächenbereich (5) elektrisch verbunden sind, und wobei der ak tive Flächenbereich (5) von einer freitragenden Abdeckung (7), die einen Hohlraum (8) über dem aktiven Flächenbereich (5) bildet, geschützt ist, wobei die Höhe (h) des Hohlraumes (8) der Dicke einer für Halbleiterwafer üblichen Photolackschicht entspricht.
  8. Halbleiterwafer nach Anspruch 7, dadurch gekennzeichnet, dass auf den Kontaktflächen (6) Flipchipkontakte (9) angeordnet sind, welche die Abdeckung überragen.
  9. Halbleiterwafer nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, dass die Abdeckung (7) einen ausgehärteten, vernetzten Photolack aufweist.
  10. Halbleiterwafer nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass der aktive Flächenbereich (5) einen Sensor in MEM-Struktur, ein BAW-Filter, ein Mikrophon oder mikrostrukturierte Aktoren aufweist.
  11. Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (23), wobei die Halbleiterbauteilpositionen (23) einen Halbleiterchip (2) aufweisen, der ein Halbleitersubstrat (3) mit einer aktiven Oberseite (4), einem aktiven Flächenbereich (5) auf der aktiven Oberseite (4) und Kontaktflächen (6), die den aktiven Flächenbereich (5) umgeben und mit dem aktiven Flächenbereich (5) elektrisch verbunden sind, aufweist, wobei der aktive Flächenbereich (5) von einer freitragenden Abdeckung (7), die einen Hohlraum (8) über dem aktiven Flächenbereich (5) bildet, geschützt ist, und wobei die Höhe (h) des Hohlraumes (8) der Dicke einer für Halbleiterwafer üblichen Photolackschicht entspricht, und wobei auf den Kontaktflächen (6) Flipchipkontakte (9) angeordnet sind, welche die Abdeckung (7) überragen und auf Kontaktanschlussflächen (10) eines Schaltungsträgers (11) fixiert sind, wobei der Zwischenraum (12) zwischen Schaltungsträger (11) und Halbleiterchip (2) mit einem elektrisch isolierenden Unterfüllmaterial (13), das Randseiten (14, 15) ausbildet, aufgefüllt ist, und wobei mindestens die verbliebene Oberseite (16) des Schaltungsträgers (11), die Randseiten (14, 15) des Unterfüllmaterials (13) und des Halbleiterchips (2) von einer Kunststoffgehäusemasse (17) derart umhüllt in den Halbleiterbauteilpositionen (23) sind, dass eine Verbundplatte (24) vorliegt.
  12. Nutzen nach Anspruch 11, dadurch gekennzeichnet, dass die Abdeckung eine Dicke (d) aufweist, die einer Dicke einer ausgehärteten und vernetzten Photolackschicht entspricht.
  13. Nutzen nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass auf dem Schaltungsträger (11) eine Verdrahtungsstruktur (18) mit Verdrahtungsleitungen (19) angeordnet ist, die von Kontaktanschlussflächen (10) über Durchkontakte (20) durch den Schaltungsträger (11) zu Außenkontaktflächen (21) führen, wobei auf den Außenkontaktflächen (21) oberflächenmontierbare Außenkontakte (22) angeordnet sind.
  14. Nutzen nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das Unterfüllmaterial (13) ein aushärtbares mit Kapillarwirkung in den Zwischenraum drucklos einbringbares Kunstharz, vorzugsweise ein Epoxidharz aufweist.
  15. Nutzen nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass der aktive Flächenbereich (5) einen Sensor in MEM-Struktur, ein BAW-Filter, ein Mikrophon oder mikrostrukturierte Aktoren aufweist.
  16. Nutzen nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass der aktive Flächenbereich (5) ein Frontend-Modul eines Mobilfunkgerätes oder ein Leistungsverstärker-Modul des Mobilfunkgerätes und/oder ein BAW-Filtermodul aufweist.
  17. Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterchippositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen; – Erzeugen eines aktiven Flächenbereichs (5) in den Halbleiterchippositionen auf der aktiven Oberseite (4) des Halbleiterwafers und Aufbringen von Kontaktflächen (6) außerhalb des aktiven Flächenbereichs (5); – Herstellen einer Hohlraumgehäusestruktur über dem aktiven Flächenbereich (5) mittels Photolithographie aus einem ausgehärteten und vernetzten Photolack; – Aufbringen von Flipchipkontakten (9) auf die Kontaktflächen; – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (2).
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass eine Opferschicht auf dem Halbleiterwafer aus einer strukturierten, unvernetzten und nicht ausgehärteten Photolackschicht aufgebracht wird.
  19. Verfahren zur Herstellung eines Nutzens (25) mit mehreren Halbleiterbauteilpositionen (23), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen; – Erzeugen eines aktiven Flächenbereichs (5) in den Halbleiterchippositionen auf der aktiven Oberseite (4) des Halbleiterwafers und Aufbringen von Kontaktflächen (6) außerhalb des aktiven Flächenbereichs (5); – Herstellen einer Hohlraumgehäusestruktur über dem aktiven Flächenbereich (5) mittels Photolithographie aus einem ausgehärteten und vernetzten Photolack; – Aufbringen von Flipchipkontakten (9) auf die Kontaktflächen (6); – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (2); – Herstellen eines Schaltungsträgers (11) mit in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen (23), die Kontaktanschlussflächen (10) für ein elektrisches Verbinden mit Flipchipkontakten (9) eines Halbleiterchips (2) aufweisen; – Aufbringen der Halbleiterchips (2) mit ihren Flipchipkontakten (9) auf den Kontaktanschlussflächen (10) des Schaltungsträgers (11) in den Halbleiterbauteilpositionen (23); – druckloses Unterfüllen des Zwischenraums (12) zwischen Halbleiterchips (2) und Schaltungsträger (11) mit einem aushärtbaren Kunstharz unter Bildung von Randseiten (14, 15,) aus Unterfüllmaterial (13); – Umhüllen mindestens der freien Oberseite (16) des Schaltungsträgers (11), der Randseiten (14, 15) des Unterfüllmaterials (13) und der Hableiterchips (2) mit einer Kunststoffgehäusemasse (17) unter Kompressionsdruck und unter Ausbildung einer Verbundplatte (24) als Nutzen (25).
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass eine Opferschicht auf dem Halbleiterwafer aus einer strukturierten, nicht ausgehärteten und unvernetzten Photolackschicht aufgebracht wird.
  21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass zum drucklosen Unterfüllen des Zwischenraums (12) zwischen Halbleiterchips (2) und Schaltungsträger (11) mit einem aushärtbaren Kunstharz ein dünnflüssiges Kunstharz mit Hilfe von Kapillarkräften den Zwischenraum (12) unter Ausbildung eines Meniskus zu Randseiten (14, 15) auffüllt.
  22. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen; – Erzeugen eines aktiven Flächenbereichs (5) in den Halbleiterchippositionen auf der aktiven Oberseite (4) des Halbleiterwafers und Aufbringen von Kontaktflächen (6) außerhalb des aktiven Flächenbereichs (5); – Herstellen einer Hohlraumstruktur über dem aktiven Flächenbereich (5) mittels Photolithographie aus einem ausgehärteten und vernetzten Photolack; – Aufbringen von Flipchipkontakten (9) auf die Kontaktflächen (6); – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (2); – Herstellen eines Schaltungsträgers (11) mit in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen (23), die Kontaktanschlussflächen (10) für ein elektrisches Verbinden mit Flipchipkontakten (9) eines Halbleiterchips (2) aufweisen; – Aufbringen der Halbleiterchips (2) mit ihren Flipchipkontakten (9) auf den Kontaktanschlussflächen (10) des Schaltungsträgers (11) in den Halbleiterbauteilpositionen (23); – druckloses Unterfüllen des Zwischenraums (12) zwischen Halbleiterchips (2) und Schaltungsträger (11) mit einem aushärtbaren Kunstharz unter Bildung von Randseiten (14, 15) aus Unterfüllmaterial (13); – Umhüllen mindestens der freien Oberseite (16) des Schaltungsträgers (11), der Randseiten (14, 15) des Unterfüllmaterials (13) und der Hableiterchips (2) mit einer Kunststoffgehäusemasse (17) unter Kompressionsdruck und unter Ausbildung einer Verbundplatte (24) als Nutzen (25); – Auftrennen des Nutzens in einzelne Halbleiterbauteile.
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass eine Opferschicht auf dem Halbleiterwafer aus einer strukturierten, nicht ausgehärteten und unvernetzten Photolackschicht aufgebracht wird.
  24. Verfahren nach Anspruch 22 oder Anspruch 23, dadurch gekennzeichnet, dass zum drucklosen Unterfüllen des Zwischenraums (12) zwischen Halbleiterchips (2) und Schaltungsträger (11) mit einem aushärtbaren Kunstharz ein dünnflüssiges Kunstharz mit Hilfe von Kapillarkräften den Zwischenraum (12) unter Ausbildung eines Meniskus zu Randseiten (14, 15) auffüllt.
  25. Verfahren nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass oberflächenmontierbare Außenkontakte (22) auf der Unterseite (27) des Schaltungsträgers (11) vor oder nach dem Auftrennen des Nutzens (25) in einzelne Halbleiterbauteile (1) aufgebracht werden.
DE102006005994A 2006-02-08 2006-02-08 Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile Withdrawn DE102006005994A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006005994A DE102006005994A1 (de) 2006-02-08 2006-02-08 Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
US11/672,760 US20070182029A1 (en) 2006-02-08 2007-02-08 Semiconductor component and method for producing semiconductor components
US13/025,552 US20110133297A1 (en) 2006-02-08 2011-02-11 Semiconductor component and method for producing semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006005994A DE102006005994A1 (de) 2006-02-08 2006-02-08 Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile

Publications (1)

Publication Number Publication Date
DE102006005994A1 true DE102006005994A1 (de) 2007-08-16

Family

ID=38265933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006005994A Withdrawn DE102006005994A1 (de) 2006-02-08 2006-02-08 Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile

Country Status (2)

Country Link
US (2) US20070182029A1 (de)
DE (1) DE102006005994A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057492A1 (de) * 2007-11-29 2009-06-18 Infineon Technologies Ag Mikroelektromechanisches System
US9938140B2 (en) 2012-10-12 2018-04-10 Infineon Technologies Ag MEMS device and method of manufacturing a MEMS device
DE112013007511B4 (de) 2013-10-17 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen, Anordnung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen und oberflächenmontierbare Trägervorrichtung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559139B2 (en) * 2007-12-14 2013-10-15 Intel Mobile Communications GmbH Sensor module and method for manufacturing a sensor module
US8080993B2 (en) * 2008-03-27 2011-12-20 Infineon Technologies Ag Sensor module with mold encapsulation for applying a bias magnetic field
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
WO2013014869A1 (ja) * 2011-07-25 2013-01-31 株式会社村田製作所 電子部品およびその製造方法並びに電子部品を備える複合モジュール並びにその製造方法
DE102013222433A1 (de) * 2013-11-05 2015-05-21 Robert Bosch Gmbh Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
TWI538113B (zh) * 2014-02-14 2016-06-11 南茂科技股份有限公司 微機電晶片封裝及其製造方法
US20150380343A1 (en) * 2014-06-27 2015-12-31 Raytheon Company Flip chip mmic having mounting stiffener
US9564506B2 (en) 2015-01-06 2017-02-07 International Business Machines Corporation Low end parasitic capacitance FinFET
US11476832B2 (en) * 2018-11-30 2022-10-18 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic resonator module
US20220052667A1 (en) * 2020-08-14 2022-02-17 Qorvo Us, Inc. Electronic device with solder interconnect and multiple material encapsulant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256116A1 (de) * 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10316776A1 (de) * 2003-04-11 2004-11-11 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE10353767A1 (de) * 2003-11-17 2005-06-30 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760526A (en) * 1995-04-03 1998-06-02 Motorola, Inc. Plastic encapsulated SAW device
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
WO2002063763A1 (fr) * 2001-02-06 2002-08-15 Matsushita Electric Industrial Co., Ltd. Dispositif de traitement des ondes acoustiques de surface, procede de fabrication associe, et dispositif a circuit electronique
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
WO2005088706A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with perforated substrate
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10256116A1 (de) * 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10316776A1 (de) * 2003-04-11 2004-11-11 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE10353767A1 (de) * 2003-11-17 2005-06-30 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057492A1 (de) * 2007-11-29 2009-06-18 Infineon Technologies Ag Mikroelektromechanisches System
US9938140B2 (en) 2012-10-12 2018-04-10 Infineon Technologies Ag MEMS device and method of manufacturing a MEMS device
DE102013111163B4 (de) 2012-10-12 2019-05-02 Infineon Technologies Ag MEMS-Bauelement und Verfahren zum Fertigen eines MEMS-Bauelements
US10384934B2 (en) 2012-10-12 2019-08-20 Infineon Technologies Ag MEMS device and method of manufacturing a MEMS device
US10829368B2 (en) 2012-10-12 2020-11-10 Infineon Technologies Ag MEMS device and method of manufacturing a MEMS device
DE112013007511B4 (de) 2013-10-17 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen, Anordnung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen und oberflächenmontierbare Trägervorrichtung

Also Published As

Publication number Publication date
US20070182029A1 (en) 2007-08-09
US20110133297A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
DE102007058951B4 (de) MEMS Package
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE10239866B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010030960B4 (de) Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102006011753A1 (de) Halbleitersensorbauteil mit Sensorgehäuse und Sensorchip und Verfahren zur Herstellung desselben
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102007043526B4 (de) Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102004050178B3 (de) Flip-Chip-Bauelement
DE10318074B4 (de) Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE102010030457B4 (de) Verfahren zur Herstellung von gehäusten mikromechanischen Bauelementen und entsprechendes gehäustes mikromechanisches Bauelement
DE19754372A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP2452359B1 (de) Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip
DE102018204772B3 (de) Chip-Stapelanordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE, SG

8128 New person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

Effective date: 20130610

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Effective date: 20130610

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902