KR100282432B1 - 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법 - Google Patents

티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법 Download PDF

Info

Publication number
KR100282432B1
KR100282432B1 KR1019990000568A KR19990000568A KR100282432B1 KR 100282432 B1 KR100282432 B1 KR 100282432B1 KR 1019990000568 A KR1019990000568 A KR 1019990000568A KR 19990000568 A KR19990000568 A KR 19990000568A KR 100282432 B1 KR100282432 B1 KR 100282432B1
Authority
KR
South Korea
Prior art keywords
test pattern
mos
voltage
tddb
mos transistor
Prior art date
Application number
KR1019990000568A
Other languages
English (en)
Other versions
KR20000016823A (ko
Inventor
김하중
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019990000568A priority Critical patent/KR100282432B1/ko
Priority to US09/342,514 priority patent/US6351135B1/en
Publication of KR20000016823A publication Critical patent/KR20000016823A/ko
Application granted granted Critical
Publication of KR100282432B1 publication Critical patent/KR100282432B1/ko
Priority to US09/995,680 priority patent/US6781401B2/en
Priority to US10/895,285 priority patent/US7170309B2/en
Priority to US11/643,656 priority patent/US7479797B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트에 소요되는 시간을 줄이고 이에따라서 테스트에 필요한 측정장비의 사용시간도 줄이므로써 측정비용을 줄일 수 있으며, 또한 동일한 시간에 보다 많은 수의 테스트 데이터를 얻으므로써 통계적측면에서 측정결과의 정밀성을 높일 수 있는 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법을 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 본 발명 TDDB 테스트 패턴은 모스캐패시터 및 모스트랜지스터와 상기 모스캐패시터와 상기 모스트랜지스터의 동작을 제어하는 퓨즈로 구성된 복수개의 단위 테스트패턴셀과, 상기 각 단위 테스트패턴 셀의 모스캐패시터 및 모스트랜지스터에 동시에 스트레스전압을 인가하는 제 1 전압공급부와, 상기 복수개의 단위 테스트패턴셀의 총드레인전류량의 변화를 연속적으로 측정하여 복수개의 단위 테스트패턴셀의 총 브레이크다운시간을 측정하기 위한 전류계와, 상기 제 1 전압공급부와 각 단위 테스트패턴 셀의 퓨즈 사이에 각각 위치하는 복수개의 전압 폴싱 노드(Voltage Forcing Node:VFN)와, 상기 전류계와 상기 복수개의 단위 테스트패턴셀의 각 모스트랜지스터의 드레인단 사이에 각각 위치하는 드레인전류 측정노드(Drain Current Measuring Node:DCMN)와, 상기 모스트랜지스터의 드레인단에 전압을 인가하는 제 2 전압공급부를 포함하여 구성됨을 특징으로 한다.

Description

티디디비(ＴＤＤＢ) 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 ＴＤＤＢ테스트방법 {TIME DEPENDENT DIELECTRIC BREAKDOWN TEST PATTERN AND METHOD FOR TESTING TDDB OF MOS CAPACITOR DIELECTRIC }
본 발명은 TDDB 테스트 패턴에 대한 것으로, 특히 테스트시간을 줄일 수 있고 통계적으로 측정결과의 정밀성을 높이기에 알맞은 티디디비(TDDB : Time Dependent Dielectric Breakdown) 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법에 관한 것이다.
첨부 도면을 참조하여 종래 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법에 대하여 설명하면 다음과 같다.
도 1은 종래 TDDB 테스트 패턴을 나타낸 단위회로도이고, 도 2는 도 1을 이용하여 모스캐패시터 유전체막의 TDDB를 측정한 실험데이타도이다.
종래 TDDB 테스트 패턴은 도 1에 도시한 바와 같이 한쪽전극이 접지되어 있는 모스캐패시터(1)가 있고, 모스캐패시터(1)의 다른전극에 일정한 전압(Vforce)을 전달하기 위한 전압인가 전극(2)이 있다. 그리고 모스캐패시터(1)와 전압인가 전극(2)의 사이에 모스캐패시터(1)의 전류를 측정하기 위한 전류계(3)가 있다.
상기와 같이 구성된 종래 TDDB 테스트패턴의 테스트방법에 대하여 설명하면 다음과 같다.
먼저 모스캐패시터(1)의 한쪽전극을 접지시키고 다른전극에 Vforce의 일정한 스트레스 전압을 가한 후에 시간에 따른 모스캐패시터(1)의 전류의 변화를 전류계(3)를 통하여 측정한다.
도 2는 이와 같은 방법에 의해 측정된 시간에 따른 모스캐패시터의 전류를 나타낸 일예로써 모스캐패시터(1)에 전압 스트레스를 가한 후 340초 정도의 시간이 경과하면 전류가 급격하게 증가하는 것을 볼 수 있는데 이 340초의 시간이 모스캐패시터(1)의 Tbd(Time to breakdown)이다.
이와 같은 종래 TDDB 테스트패턴을 이용한 테스트방법으로 N개의 단위 테스트패턴 셀의 각 모스캐패시터의 Tbd를 측정하기 위해서는 N개의 단위 테스트패턴 셀을 각각 테스트하여야 하므로 N번의 테스트과정이 필요하다.
그리고 한 개의 단위 테스트패턴 셀의 모스캐패시터 유전체막이 브레이크다운을 일으키는 평균시간이 Tavg일 때 N개의 각 단위 테스트패턴 셀의 각 모스캐패시터 유전체막의 Tbd를 측정하는데는 총 N×Tavg의 시간이 소요된다.
상기와 같이 종래 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법은 다음과 같은 문제가 있다.
N개의 단위 테스트패턴 셀의 Tbd를 테스트하기 위한 시간이 많이 소요되고, 이에 따라서 테스트 측정장비를 장시간 사용하여야 하므로 테스트에 드는 비용도 많이 필요하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 테스트에 소요되는 시간을 줄이고, 이에따라서 테스트에 필요한 측정장비의 사용시간도 줄이므로써 측정비용을 줄일 수 있는 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법을 제공하는데 그 목적이 있다.
또 다른 목적은 동일한 시간에 보다 많은 수의 테스트 데이터를 얻으므로써 통계적측면에서 측정결과의 정밀성을 높일 수 있는 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법을 제공하는데 있다.
도 1은 종래 TDDB 테스트 패턴을 나타낸 단위회로도
도 2는 도 1을 이용하여 TDDB 시간을 측정한 실험데이타도
도 3은 본 발명 단위 테스트패턴 셀을 이용한 TDDB 테스트 패턴을 나타낸 단위회로도
도 4는 도 3을 이용하여 모스캐패시터 유전체막의 TDDB를 측정한 실험데이타도
도 5는 본 발명 TDDB 테스트 패턴을 나타낸 전체회로구성도
도 6은 도 5를 이용하여 모스캐패시터 유전체막의 TDDB를 측정한 실험데이타도
도 7은 본 발명 제 1 실시예에 따른 TDDB 테스트 패턴을 나타낸 구조단면도
도 8은 본 발명 제 2 실시예에 따른 TDDB 테스트 패턴을 나타낸 구조단면도
도면의 주요 부분에 대한 부호의 설명
10: 단위 테스트패턴 셀 11: 모스 캐패시터
11a: 캐패시터전극 12: 모스트랜지스터
12a: 트랜지스터전극 13: 퓨즈
14: 일정전압(Vforce) 인가전극 15: 전류계
16: 드레인전압(Vdd) 인가전극17: 소오스패드1
VFN: 일정(Constant) 전압 폴싱 노드(Voltage Forcing Node)
DCMN: 드레인 전류 측정 노드(Drain Current Measuring Node)
18: VFN패드 19: DCMN패드
20: 소오스패드2 21: 드레인패드
상기와 같은 목적을 달성하기 위한 본 발명 TDDB 테스트 패턴은 모스캐패시터 및 모스트랜지스터와 상기 모스캐패시터와 상기 모스트랜지스터의 동작을 제어하는 퓨즈로 구성된 복수개의 단위 테스트패턴셀과, 상기 복수개의 단위 테스트패턴 셀의 모스캐패시터 및 모스트랜지스터에 동시에 스트레스전압을 인가하는 제 1 전압공급부와, 상기 복수개의 단위 테스트패턴셀을 구성하는 모스트랜지스터의 총드레인전류량의 변화를 연속적으로 측정하기 위한 전류계와, 상기 제 1 전압공급부와 각 단위 테스트패턴 셀의 퓨즈 사이에 각각 위치하는 전압 폴싱 노드(Voltage Forcing Node:VFN)와, 상기 전류계와 상기 복수개의 단위 테스트패턴셀의 각 모스트랜지스터의 드레인단 사이에 각각 위치하는 드레인전류 측정노드(Drain Current Measuring Node:DCMN)와, 상기 각 단위 테스트패턴셀내의 상기 모스트랜지스터의 드레인단에 전압을 인가하는 제 2 전압공급부를 포함하여 구성됨을 특징으로 한다.
또한 상기와 같은 구성을 갖는 TDDB 테스트 패턴을 이용한 모스캐패시터 유전체막의 TDDB 테스트방법은 제 1 전압공급부로 부터 복수개의 단위 테스트패턴 셀의 각 모스캐패시터와 모스트랜지스터의 입력전극에 동시에 스트레스전압을 인가하고, 제 2 전압공급부로 부터 상기 모스트랜지스터의 드레인전극에 전압을 인가하는 단계, 상기 스트레스전압을 받는 상기 복수개의 단위 테스트패턴 셀의 상기 모스트랜지스터의 총드레인전류의 변화를 측정하는 단계, 상기 복수개의 단위 테스트패턴 셀의 상기 모스트랜지스터의 총드레인전류가 최종적으로 변화된 시간을 측정하여 상기 복수개의 단위 테스트패턴 셀을 구성하는 복수개의 모스캐패시터 유전체막의 최대브레이크다운시간을 측정하는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법에 대하여 설명하면 다음과 같다.
도 3은 본 발명 단위 테스트패턴 셀을 이용한 TDDB 테스트 패턴을 나타낸 단위회로도이고, 도 4는 도 3을 이용하여 모스캐패시터 유전체막의 TDDB를 측정한 실험데이타도이다. 그리고 도 5는 메인 테스트패턴 셀을 이용한 본 발명 TDDB 테스트 패턴을 나타낸 전체회로구성도이고, 도 6은 도 5를 이용하여 모스캐패시터 유전체막의 TDDB를 측정한 실험데이타도이다.
먼저 본 발명 TDDB 테스트 패턴을 나타낸 단위회로도는 도 3에 도시한 바와 같이 단위 테스트패턴 셀(10)과, 상기 단위 테스트패턴 셀(10)에 일정전압을 인가하기 위한 일정전압 인가전극(14)과, 상기 단위 테스트패턴 셀(10)의 전류를 측정하기 위한 전류계(15)와, 상기 단위 테스트패턴 셀(10)에 전압을 인가하기 위한 드레인전압 인가전극(16)으로 구성되었다.
여기서 단위 테스트패턴 셀(10)은 상기 일정전압 인가전극(14)으로 부터 인가된 전압을 받아 동작하는 모스캐패시터(11)와 모스트랜지스터(12), 상기 일정전압 인가전극(14)으로 인가된 전압에 따라서 과전류가 흐르면 상기 모스캐패시터(11)와 모스트랜지스터(12)의 동작을 제어하는 퓨즈(13)로 구성된다.
여기서 모스캐패시터(11)는 두전극과 그 사이에 형성된 유전체막으로 이루어진다. 그리고 퓨즈(13)는 배선으로 사용한 메탈라인보다 저항을 크게 하기 위해 배선용 메탈라인 보다 폭(Width)이 작은 메탈라인으로 구성할 수 있다. 그리고 모스트랜지스터(12)는 게이트산화막과 게이트전극 및 소오스전극과 드레인전극으로 구성된다.
상기와 같은 구성을 갖는 단위 테스트패턴셀의 연결관계를 좀더 자세히 설명하면 도 3에 도시한 바와 같이 퓨즈(13)는 전압 폴싱 노드(VFN)와 연결되고, 상기 모스캐패시터(11)의 일측전극은 퓨즈(13)와 연결되고 타측전극은 접지전압단과 연결된다. 그리고 모스트랜지스터(12)는 게이트전극이 퓨즈(13)와 연결되고 소오스전극이 상기 모스캐패시터(11)의 타측전극과 연결되며 드레인전극이 상기 드레인전류 측정노드(DCMN)를 통해서 상기 전류계(15)와 연결되도록 구성되었다.
여기서 일정전압 인가전극(14)과 전류계(15)와 드레인전압 인가전극(16)은 테스트할 때 측정장비에 포함되는 부분이다. 그리고 상기 일정전압 인가전극(14)과 단위 테스트패턴 셀(10)의 사이에 일정(Constant) 전압 폴싱 노드(Voltage Forcing Node:VFN)가 있고, 모스트랜지스터(12)와 전류계(15)의 사이에 드레인 전류 측정 노드(Drain Current Measuring Node:DCMN)가 있다.
그리고 다음에 TDDB 테스트 패턴의 전체회로구성도 즉, 메인 테스트 패턴(Main Test Pattern)은 도 5에 도시한 바와 같이 N개의 단위 테스트 패턴 셀이 일정전압인가전극(14)와 전류계(15)의 사이에 병렬로 연결된다. 즉, 각 단위 테스트패턴 셀의 VFN들이 일정전압인가전극(14)과 연결되고, 각 단위 테스트 패턴 셀의 DCMN들을 하나로 연결한다.
그리고 일정전압 인가전극(14)과, 전류계(15)와 드레인전압 인가전압(16)은 도 3에 구성된 것과 같이 메인 테스트패턴 전체에 하나씩 구성된다. 여기서 전류계(15)는 각 단위 테스트 패턴 셀의 모스트랜지스터(12)의 드레인전류의 합을 측정한다.
다음에 상기와 같은 회로구성을 갖는 본 발명 TDDB 테스트 패턴을 실시예에 따라 반도체기판상에 구현한 구성에 대하여 설명하면 다음과 같다.
먼저 본 발명 제 1 실시예인 인버젼 모드(Inversion Mode)에서 모스캐패시터(11)의 유전체막에 전압 스트레스를 가하고자 할 경우에는 모스트랜지스터(12)의 타입(type)을 모스캐패시터(11)와 동일한 타입으로 구성한다.
예를 들어 도 7에 도시한 바와 같이 모스캐패시터(11)가 앤모스(NMOS) 타입인 경우에 모스트랜지스터(12)도 N채널 모스트랜지스터(NMOS Transistor)로 구성한다. 그리고 인버젼 모드에서 전압 스트레스를 가할 경우에는 모스캐패시터(11)에 부가적으로 소오스 및 드레인을 형성하여야 한다.
다음에 본 발명 제 2 실시예인 어큐뮬레이션 모드(Accumulation Mode)에서 모스캐패시터(11)의 유전체막에 전압 스트레스를 가하고자 할 경우에는 모스트랜지스터(12)의 타입(type)을 모스캐패시터(11)와 반대 타입(type)으로 구성한다.
예를 들어 도 8에 도시한 바와 같이 모스캐패시터(11)가 앤모스(NMOS) 타입인 경우에 모스트랜지스터(12)는 P채널 모스트랜지스터(PMOS Transistor)로 구성한다.
그리고 도 7과 도 8에 도시한 바와 같이 메인 테스트 패턴은 각 단위 테스트 패턴셀의 모스캐패시터(11)와 모스트랜지스터(12)의 벌크전극을 연결하는 기판(Substrate) 패드(도면에는 도시되지 않음)와, 각 모스트랜지스터(12)의 소오스전극들을 연결하는 소오스패드1(17)와, 각 단위 테스트패턴의 VFN들을 연결하는 VFN패드(18)와, 각 단위 테스트패턴 셀의 모스트랜지스터(12)의 드레인전극과 연결된 DCMN을 연결하는 DCMN패드(19)의 4개의 입/출력 패드를 갖는다.
그리고 어큐뮬레이션 모드일 때 모스캐패시터와 모스트랜지스터가 다른 타입이므로 모스캐패시터(11)의 소오스 및 드레인에 연결되는 2개의 패드를 더 구성하여서 모두 6개의 입/출력 패드를 갖는 테스트 패턴을 구성할 수 있다.
다음에 상기와 같은 구성을 갖는 본 발명 TDDB 테스트 패턴을 이용한 모스캐패시터 유전체막의 TDDB 테스트방법을 설명하기 전에 테스트가 잘되도록 하기 위한 테스트 조건에 대하여 설명한다.
먼저 TDDB 테스트 패턴을 이용한 테스트시 테스트가 잘되도록 하기 위한 첫 번째 조건은 모스트랜지스터(12)의 게이트유전체막의 두께를 모스캐패시터(11)의 유전체막보다 두껍게 하는 것이다.
그리고 두 번째 조건은 모스트랜지스터(12)의 게이트전극의 도핑을 낮게 하는 것이다.
모스트랜지스터(12)의 게이트산화막의 두께를 모스캐패시터(11)의 유전체막보다 두껍게 만들면 모스캐패시터(11)의 유전체막이 전압 스트레스(Voltage stress)로 인하여 브레이크 다운(Breakdown)을 일으키기 전동안에는 모스트랜지스터(12) 게이트산화막이 거의 스트레스를 받지 않고 정상적으로 동작한다.
이와 같이 동작하는 것은 브레이크다운되는 시간(Time to breakdown:Tbd)이 유전체막의 두께에 민감한 함수이기 때문에 유전체막의 두께가 조금만 두꺼워져도 같은 전압 스트레스 조건에서 Tbd가 매우 증가하는 특성 때문이다.
또한 모스트랜지스터(12)의 게이트전극의 도핑이 낮게 되면 게이트전극의 디플리션에 의해 게이트산화막에 Vforce보다 상당히 작은 전압이 걸린다. 이때에는 모스캐패시터(11)의 유전체막과 모스트랜지스터(12)의 게이트산화막의 두께가 같아도 스트레스 전압이 작아지기 때문에 모스트랜지스터(12)의 Tbd가 매우 크게 증가한다. 따라서 모스캐패시터(11)의 유전체막이 전압 스트레스로 인하여 브레이크다운이 일어나기 전까지는 모스트랜지스터(12)의 게이트산화막은 거의 스트레스를 받지않으므로 모스트랜지스터(12)는 정상적으로 동작한다.
다음에 TDDB 테스트패턴을 이용한 모스캐패시터 유전체막의 TDDB 테스트 방법에 대하여 설명한다.
먼저, 일정전압 인가전극(14)으로부터 일정전압(Vforce)을 단위 테스트패턴 셀(10)의 모스캐패시터(11)와 모스트랜지스터(12)에 인가한다. 이때 모스캐패시터(11)의 유전체막과 모스트랜지스터(12)의 게이트산화막을 통하여 누설전류가 흐르지만 이는 매우 작은 수준이므로 퓨즈(13)의 오믹 볼티지 드롭(Ohmic Voltage Drop)은 매우 작아서 무시할 수 있다. 따라서 일정전압(Vforce)이 모스캐패시터(11)와 모스트랜지스터(12)에 그대로 전달된다.
이후에 상기에 설명한 바와 같이 테스트 시간동안 전압 스트레스는 모스캐패시터(11)의 유전체막에만 브레이크다운(Breakdown)을 일으키고 이때 퓨즈(13)로 커다란 전류가 흐르게 된다.(도 2 참조)
이와 같은 전류는 퓨즈(13) 저항에 주울(Joule) 열을 발생시키고 이 열로 인하여 순간적으로 퓨즈(13)를 끊는다. 따라서 모스트랜지스터(12)의 게이트전극에는 더 이상 스트레스전압(Vforce)이 가해지지 않고 모스캐패시터(11)의 유전체막은 브레이크다운 후에 캐패시터 특성을 잃어버리고, 거의 전도체로 되어버린 모스캐패시터(11)를 통하여 접지전압이 걸린다. 따라서 모스트랜지스터(12)는 턴오프 상태가 되는데 이때 게이트의 전위 변화(Vforce≥0)로 인하여 드레인전극으로 흐르는 전류가 급격하게 감소한다. 즉, 모스캐패시터(11)의 유전체막의 브레이크다운이 곧바로 모스트랜지스터(12)의 드레인전류 감소로 측정된다. 이때 모스트랜지스터(12)의 드레인전압 인가전극(9)은 선형(Linear)영역 또는 포화(Saturation)영역의 어느 영역의 전압을 가하든지 관계 없지만 핫 캐리어효과에 의한 모스트랜지스터(12)의 성능저하 가능성 및 신뢰성을 고려할 때 가능하면 낮은전압이 유리하다.
이와 같은 단위 테스트패턴 셀의 Tbd 특성은 도 5에 도시한 바와 같이 본 발명 제 1 실시예인 NMOS 캐패시터와 NMOS 트랜지스터로 구성된 단위 테스트패턴 셀에는 Vforce＞0를 스트레스로 가하고, 본 발명 제 2 실시예인 NMOS 캐패시터와 PMOS트랜지스터로 구성된 단위 테스트패턴 셀에는 Vforce＜0를 스트레스로 가하면 t시간 후에 드레인전류(Id)가 급격하게 감소한다. 여기서 시간 't'는 드레인전류(Id)가 변화하는 시간으로써 모스캐패시터(11)를 구성하는 유전체막의 Tbd(Time to breakdown)이다.
다음에 N개의 단위 테스트패턴 셀이 병렬로 연결된 메인 테스트 패턴을 이용한 TDDB 테스트 방법에 대하여 설명한다.
일정전압 인가전극(14)에서 각 VFN을 통하여 N개의 각 단위 테스트패턴 셀에 일정전압(Vforce)을 인가한다. 이때 각 단위 테스트패턴 셀의 모스캐패시터(11)와 모스트랜지스터(12)에 동시에 일정전압(Vforce)이 걸린다.
이후에 각 단위 테스트패턴 셀은 다른 셀의 동작에 무관하게 상기 단위 테스트패턴 셀의 동작과 동일하게 동작한다.
이와 같이 동작하는 N개의 단위 테스트패턴 셀로 구성된 메인 테스트 패턴의 TDDB 테스트 동작은 각 모스캐패시터의 유전체막의 브레이크다운에 따른 N개의 모스트랜지스터의 드레인전류의 합이 감소할 때를 측정하므로써 진행된다. 즉, N개의 단위 테스트패턴 셀의 임의의 모스캐패시터가 브레이크다운되면 전체 모스트랜지스터의 드레인전류를 합한값이 줄어든다.
도 6은 드레인전류의 합(Id(total))을 측정했을 때 시간에 따른 전류의 변화의 예상되는 결과를 나타낸 것이다.
도 6에서와 같이 드레인전류의 합이 감소되는 시간 t1,t2,t3,…,tN은 N개의 임의의 모스캐패시터 유전체막의 Tbd를 나타낸 것이다. 이때 tN은 N개의 단위 테스트패턴 셀을 모두 테스트하기 위해 소요되는 최대의 시간(tmax)으로써 N개의 단위 테스트패턴 셀 중 유전체막의 브레이크다운이 일어나는데 가장많은 시간이 걸리는 셀의 Tbd이다.
상기와 같은 본 발명 TDDB 테스트 패턴 및 그를 이용한 모스캐패시터 유전체막의 TDDB 테스트방법은 다음과 같은 효과가 있다.
첫째, N개의 단위 테스트패턴 셀의 모스캐패시터의 유전체막의 Tbd를 모두 테스트하는 데 걸리는 시간이 N개의 단위 테스트패턴 셀 중 유전체막의 브레이크다운이 일어나는데 가장많은 시간이 걸리는 셀의 Tbd이다. 따라서 많은 수의 셀에 대한 Tbd를 얻고자 할 경우에 측정에 소요되는 시간을 크게 줄일 수 있다.
둘째, 측정에 소요되는 테스트시간을 줄일 수 있므로써 측정비용을 줄일 수 있다.
셋째, 동일한 테스트시간에 훨씬 많은 수의 데이터를 얻을 수 있으므로 통계적으로 측정결과의 정밀성을 높일 수 있다.

Claims (13)

  1. 모스캐패시터 및 모스트랜지스터와 상기 모스캐패시터와 상기 모스트랜지스터의 동작을 제어하는 퓨즈로 구성된 복수개의 단위 테스트패턴셀과,
    상기 복수개의 단위 테스트패턴 셀의 모스캐패시터 및 모스트랜지스터에 동시에 스트레스전압을 인가하는 제 1 전압공급부와,
    상기 복수개의 단위 테스트패턴셀을 구성하는 모스트랜지스터의 총드레인전류량의 변화를 연속적으로 측정하기 위한 전류계와,
    상기 제 1 전압공급부와 각 단위 테스트패턴 셀의 퓨즈 사이에 각각 위치하는 전압 폴싱 노드(Voltage Forcing Node:VFN)와,
    상기 전류계와 상기 복수개의 단위 테스트패턴셀의 각 모스트랜지스터의 드레인단 사이에 각각 위치하는 드레인전류 측정노드(Drain Current Measuring Node:DCMN)와,
    상기 각 단위 테스트패턴셀내의 상기 모스트랜지스터의 드레인단에 전압을 인가하는 제 2 전압공급부를 포함하여 구성됨을 특징으로 하는 TDDB 테스트 패턴.
  2. 제 1 항에 있어서, 상기 단위 테스트패턴셀은 전압 폴싱 노드(VFN)와 연결된 퓨즈와, 상기 일측전극이 퓨즈와 연결되고 타측전극이 접지전압단에 연결된 모스캐패시터와, 상기 게이트단이 퓨즈와 연결되고 소오스단이 상기 모스캐패시터의 타측전극과 연결되며 드레인단이 상기 드레인전류 측정노드를 통해서 상기 전류계와 연결되는 모스트랜지스터로 구성됨을 특징으로 하는 TDDB 테스트 패턴.
  3. 제 1 항에 있어서, 복수개의 단위 테스트패턴 셀은 상기 제 1 전압공급부와 상기 전류계의 사이에 병렬연결됨을 특징으로 하는 TDDB 테스트 패턴.
  4. 제 1 항에 있어서, 상기 TDDB 테스트 패턴은 상기 모스캐패시터와 모스트랜지스터의 벌크전극을 연결하는 기판패드와, 각각의 모스트랜지스터의 소오스단을 연결하는 소오스패드와, 상기 복수개의 VFN들을 연결하는 VFN패드와, 상기 DCMN들을 연결하는 DCMN패드의 입/출력 패드를 갖는 것을 특징으로 하는 TDDB 테스트 패턴.
  5. 제 1 항에 있어서, 인버젼모드(Inversion Mode)에서는 상기 모스캐패시터에 일정한 스트레스전압을 가할 경우에는 상기 모스캐패시터와 상기 모스트랜지스터를 동일한 타입으로 구성함을 특징으로 하는 TDDB 테스트 패턴.
  6. 제 1 항에 있어서, 어큐뮬레이션모드(Accumulation Mode)에서는 상기 모스캐패시터에 일정한 스트레스전압을 가할 경우에 상기 모스캐패시터와 상기 모스트랜지스터를 반대 타입으로 구성함을 특징으로 하는 TDDB 테스트 패턴.
  7. 제 1 항에 있어서, 상기 모스캐패시터의 유전체막의 두께는 상기 모스트랜지스터의 게이트산화막의 두께보다 얇은것을 특징으로 하는 TDDB 테스트 패턴.
  8. 제 1 항에 있어서, 상기 모스트랜지스터의 게이트전극은 도핑농도가 낮은 것을 사용함을 특징으로 하는 TDDB 테스트 패턴.
  9. 제 1 항에 있어서, 상기 퓨즈는 폭이 작은 금속라인으로 구성함을 특징으로 하는 TDDB 테스트 패턴.
  10. 제 5 항에 있어서, 상기 인버젼모드에서 전압 스트레스를 가하고자 할 경우에는 상기 모스캐패시터에 부가적으로 소오스 및 드레인을 형성하는 것을 특징으로 하는 TDDB 테스트 패턴.
  11. 제 1 항에 있어서, 상기 복수개의 단위 테스트패턴 셀의 각 전압 폴싱 노드(Voltage Forcing Node:VFN)가 하나로 연결되어 있으며, 또한 복수개의 상기 단위 테스트패턴 셀의 각 드레인전류 측정노드(Drain Current Measuring Node:DCMN)도 하나로 연결됨을 특징으로 하는 TDDB 테스트 패턴.
  12. 제 1 전압공급부로 부터 복수개의 단위 테스트패턴 셀의 각 모스캐패시터와 모스트랜지스터의 입력전극에 동시에 스트레스전압을 인가하고, 제 2 전압공급부로 부터 상기 모스트랜지스터의 드레인전극에 전압을 인가하는 단계,
    상기 스트레스전압을 받는 상기 복수개의 단위 테스트패턴 셀의 상기 모스트랜지스터의 총드레인전류의 변화를 측정하는 단계,
    상기 복수개의 단위 테스트패턴 셀의 상기 모스트랜지스터의 총드레인전류가 최종적으로 변화된 시간을 측정하여 상기 복수개의 단위 테스트패턴 셀을 구성하는 복수개의 모스캐패시터 유전체막의 최대브레이크다운시간을 측정하는 것을 특징으로 하는 TDDB 테스트 패턴을 이용한 모스캐패시터 유전체막의 TDDB 테스트방법.
  13. 제 12 항에 있어서, 상기 모스캐패시터 유전체막의 브레이크다운시간을 측정할 때 상기 모스트랜지스터의 드레인전극에는 선형또는 세츄레이션영역의 전압을 인가하는 것을 특징으로 하는 TDDB 테스트 패턴을 이용한 모스캐패시터 유전체막의 TDDB 테스트방법.
KR1019990000568A 1998-08-31 1999-01-12 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법 KR100282432B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990000568A KR100282432B1 (ko) 1998-08-31 1999-01-12 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
US09/342,514 US6351135B1 (en) 1998-08-31 1999-06-29 TDDB test pattern and method for testing TDDB of MOS capacitor dielectric
US09/995,680 US6781401B2 (en) 1998-08-31 2001-11-29 TDDB test pattern and method for testing TDDB of MOS capacitor dielectric
US10/895,285 US7170309B2 (en) 1998-08-31 2004-07-21 TDDB test pattern and method for testing TDDB of MOS capacitor dielectric
US11/643,656 US7479797B2 (en) 1998-08-31 2006-12-22 TDDB test pattern and method for testing TDDB of MOS capacitor dielectric

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980035677 1998-08-31
KR19980035677 1998-08-31
KR1019990000568A KR100282432B1 (ko) 1998-08-31 1999-01-12 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법

Publications (2)

Publication Number Publication Date
KR20000016823A KR20000016823A (ko) 2000-03-25
KR100282432B1 true KR100282432B1 (ko) 2001-02-15

Family

ID=26634071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000568A KR100282432B1 (ko) 1998-08-31 1999-01-12 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법

Country Status (2)

Country Link
US (4) US6351135B1 (ko)
KR (1) KR100282432B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314503B4 (de) * 2003-03-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika
TWI246767B (en) * 2003-10-24 2006-01-01 Yamaha Corp Semiconductor device with capacitor and fuse and its manufacture method
CN100405073C (zh) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 防止半导体器件中大电流损伤的电容器击穿测试结构
KR100664856B1 (ko) * 2004-12-30 2007-01-03 동부일렉트로닉스 주식회사 Ｍｏｓ 트랜지스터의 서브 드레시홀드 영역에서 발생되는이상 현상 자동 검사 방법
US8053257B2 (en) * 2005-06-14 2011-11-08 International Business Machines Corporation Method for prediction of premature dielectric breakdown in a semiconductor
US20060281338A1 (en) * 2005-06-14 2006-12-14 International Business Machines Corporation Method for prediction of premature dielectric breakdown in a semiconductor
CN100460870C (zh) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 利用熔丝测试栅极氧化物的方法与装置
TWI276810B (en) * 2006-01-13 2007-03-21 Advanced Semiconductor Eng Detection device and method for detecting capacitor
DE102006025351B4 (de) * 2006-05-31 2013-04-04 Globalfoundries Inc. Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
WO2008012459A2 (fr) * 2006-07-27 2008-01-31 Stmicroelectronics Sa Circuit de retention de charges pour mesure temporelle
FR2904463A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Programmation d'un circuit de retention de charges pour mesure temporelle
CN101122624B (zh) * 2006-08-09 2010-06-16 日月光半导体制造股份有限公司 检测治具及其检测电容的方法
DE102006051489B4 (de) 2006-10-31 2011-12-22 Advanced Micro Devices, Inc. Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
US7612397B2 (en) * 2006-11-10 2009-11-03 Sharp Kabushiki Kaisha Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors
US20080290889A1 (en) * 2007-05-24 2008-11-27 Solid State Measurements, Inc. Method of destructive testing the dielectric layer of a semiconductor wafer or sample
US7453280B1 (en) 2007-08-31 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for testing semiconductor devices
EP2105806B1 (fr) * 2008-03-27 2013-11-13 Sowind S.A. Mécanisme d'échappement
CN101702005B (zh) * 2009-10-28 2012-12-12 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
KR101711477B1 (ko) * 2010-05-11 2017-03-14 삼성전자 주식회사 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법
US9063192B2 (en) 2011-03-16 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate structure and method of using same
KR101807578B1 (ko) 2011-08-29 2017-12-11 에스케이하이닉스 주식회사 안티퓨즈 회로 및 이를 포함하는 집적 회로
US9013202B2 (en) 2012-05-23 2015-04-21 International Business Machines Corporation Testing structure and method of using the testing structure
CN103163435B (zh) * 2013-03-15 2015-11-25 上海华力微电子有限公司 晶圆可接受性测试之击穿电压测试装置及方法
CN103308840B (zh) * 2013-05-23 2016-09-07 上海华力微电子有限公司 晶圆可接受测试方法
US10012687B2 (en) * 2014-08-29 2018-07-03 Globalfoundries Inc. Methods, apparatus and system for TDDB testing
KR102423194B1 (ko) * 2015-01-21 2022-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치의 접속패드 검사방법
KR102424369B1 (ko) 2016-01-20 2022-07-22 삼성전자주식회사 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치
CN106354692B (zh) * 2016-08-30 2019-05-03 工业和信息化部电子第五研究所 面向SoC的片上TDDB退化监测及失效预警电路
US10475677B2 (en) 2017-08-22 2019-11-12 Globalfoundries Inc. Parallel test structure
CN111812472B (zh) * 2018-11-06 2021-07-30 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
KR102576342B1 (ko) * 2018-11-23 2023-09-07 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
CN113049921B (zh) * 2019-12-10 2024-04-19 中芯国际集成电路制造(上海)有限公司 Tddb测试结构、tddb测试***及其测试方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919668A (en) * 1972-10-20 1975-11-11 Matsushita Electric Ind Co Ltd Device for generating variable voltage
US3833865A (en) * 1973-08-27 1974-09-03 E Palmer Heart simulator
US3883825A (en) * 1974-02-19 1975-05-13 Gen Instrument Corp Integrated circuit relaxation oscillator having minimal external pads
US4571505A (en) * 1983-11-16 1986-02-18 Inmos Corporation Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits
US4904946A (en) * 1985-10-02 1990-02-27 Seiko Instruments Inc. Method for evaluating insulating films
EP0339165B1 (en) * 1988-04-29 1995-07-12 International Business Machines Corporation GaAs MESFET logic circuits including push pull output buffers
US5049841A (en) * 1990-07-11 1991-09-17 General Electric Company Electronically reconfigurable digital pad attenuator using segmented field effect transistors
JPH04111018A (ja) * 1990-08-30 1992-04-13 Nippon Steel Corp ディジタル値比較回路
US5457621A (en) * 1992-02-21 1995-10-10 Abb Power T&D Company Inc. Switching power supply having voltage blocking clamp
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
JP3249007B2 (ja) * 1994-03-17 2002-01-21 富士通株式会社 半導体装置、その特性評価方法及び設計方法
JPH07282597A (ja) * 1994-04-12 1995-10-27 Mitsubishi Electric Corp 半導体記憶装置
US5610429A (en) * 1994-05-06 1997-03-11 At&T Global Information Solutions Company Differential analog transistors constructed from digital transistors
US5625218A (en) * 1994-06-17 1997-04-29 Nippondenso Co., Ltd. Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof
KR0164806B1 (ko) * 1995-08-25 1999-02-01 김광호 반도체 메모리장치의 리던던시 디코더회로
JPH09129695A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 誘電体膜評価用テスト構造
JPH09190692A (ja) * 1996-01-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置
JP2000123592A (ja) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp 半導体装置
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect

Also Published As

Publication number Publication date
US7170309B2 (en) 2007-01-30
US7479797B2 (en) 2009-01-20
US20070103184A1 (en) 2007-05-10
KR20000016823A (ko) 2000-03-25
US6781401B2 (en) 2004-08-24
US20020033710A1 (en) 2002-03-21
US20040257107A1 (en) 2004-12-23
US6351135B1 (en) 2002-02-26

Similar Documents

Publication Publication Date Title
KR100282432B1 (ko) 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
US4970454A (en) Packaged semiconductor device with test circuits for determining fabrication parameters
US4730129A (en) Integrated circuit having fuse circuit
US6930504B2 (en) Semiconductor integrated circuit device
US20010052790A1 (en) On-chip substrate regulator test mode
WO2005093944A1 (en) Organic semiconductor inverting circuit
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
JP2003066107A (ja) 半導体集積回路
JP2956855B2 (ja) 集積回路用モニター装置及びモニター方法
EP0067688B1 (en) Integrated semiconductor device including a bias voltage generator
US5712576A (en) Semiconductor integrated circuit device having input circuit without influence on reliability of diagnosis
US7057909B2 (en) Current/charge-voltage converter
JP2925287B2 (ja) 半導体装置
Terada et al. Measurement of the MOSFET drain current variation under high gate voltage
JP2017175073A (ja) 半導体集積回路
US7196537B2 (en) Integrated circuit
JP3644168B2 (ja) 半導体集積回路
US20010050576A1 (en) On-chip substrate regulator test mode
JPH04373145A (ja) 半導体装置とそれを用いた評価回路および評価方法
JP2001091599A (ja) 半導体集積回路
KR0155945B1 (ko) 제너 재핑 회로 및 이를 이용한 증폭기
CN118010181A (zh) 温度测试结构、温度测试芯片及温度测试方法
JPH09101348A (ja) 入出力保護回路ｔｅｇ及びその評価方法
Nose et al. Micro IDDQ test using Lorentz force MOSFETs
JPH04160817A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 18

LAPS Lapse due to unpaid annual fee