JP2017175073A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2017175073A JP2017175073A JP2016062157A JP2016062157A JP2017175073A JP 2017175073 A JP2017175073 A JP 2017175073A JP 2016062157 A JP2016062157 A JP 2016062157A JP 2016062157 A JP2016062157 A JP 2016062157A JP 2017175073 A JP2017175073 A JP 2017175073A
- Authority
- JP
- Japan
- Prior art keywords
- phase compensation
- compensation circuit
- voltage
- contact hole
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】位相補償回路などのコンタクトホールの接触不良を、通常のテストにより検出が可能な半導体集積回路を提供する。
【解決手段】主要な配線を、位相補償回路などを構成する素子の電極の独立したコンタクトホールと電極を介して接続されるように構成した。
【選択図】図1
【解決手段】主要な配線を、位相補償回路などを構成する素子の電極の独立したコンタクトホールと電極を介して接続されるように構成した。
【選択図】図1
Description
本発明は、半導体集積回路に関し、半導体集積回路内の素子の接続不良を検出するための回路に関する。
図6に、半導体集積回路の例として、ボルテージレギュレータの回路図を示す。
ボルテージレギュレータは、基準電圧回路20と、エラーアンプ21と、PMOSトランジスタ22と、分圧抵抗23と、位相補償回路54及び55と、VDD端子11と、VSS端子10と、出力端子12とを備える。位相補償回路54は、直列接続された抵抗と容量素子を備えている。位相補償回路55は、並列接続された抵抗と容量素子を備えている。
ボルテージレギュレータは、基準電圧回路20と、エラーアンプ21と、PMOSトランジスタ22と、分圧抵抗23と、位相補償回路54及び55と、VDD端子11と、VSS端子10と、出力端子12とを備える。位相補償回路54は、直列接続された抵抗と容量素子を備えている。位相補償回路55は、並列接続された抵抗と容量素子を備えている。
このボルテージレギュレータの製造工程のテストとしては、VDD端子11と出力端子12とVSS端子10を用いて、消費電流や出力電圧など、ボルテージレギュレータの様々な電気的特性を測定して、正常な特性値になっているかチェックする。
一般に、テスタによる電圧印加の速度は、数百μ秒から数m秒程度かかる。一方、図6に示したような位相補償回路54に用いられる抵抗と容量素子の時定数は、数μ秒から数十μ秒である。
すなわち、VDD端子11の電圧を数μ秒で変化させた時、出力端子12の電圧は一瞬変化するが、数十μ秒程度で安定してしまう。テスタの電圧印加の速度がこれよりも数倍遅いため、出力端子12の電圧の応答速度は、ボルテージレギュレータ内部の位相補償回路の特性よりも、テスタの電圧印加の性能によって決まるということになる。
このため、一般に、容量素子を含む回路の特性は、テストすることが難しく、試作評価サンプルの特性を基本として、量産品が同等にできていれば特性も同等であるという考え方によることが多い。
不良品が発生する要因としては、コンタクトホールの開口不良による接触不良がある。図7は、従来のボルテージレギュレータの不良状態の一例を示す回路図である。
この例では、位相補償回路54や位相補償回路55の容量素子が接触不良を起こしている。ボルテージレギュレータは、位相補償回路が接触不良を起こすと、出力電圧の安定性欠くことになる。
この例では、位相補償回路54や位相補償回路55の容量素子が接触不良を起こしている。ボルテージレギュレータは、位相補償回路が接触不良を起こすと、出力電圧の安定性欠くことになる。
しかしながら、このような位相補償回路の接触不良は、製造工程でのテストでは発見されにくい、と言う課題があった。
本発明は、上記課題に鑑みてなされ、コンタクトホールの形成における不良により素子に接触不良が発生した場合に、製造工程でのテストにより容易に検出が可能となるような半導体集積回路を提供する。
本発明は、上記課題に鑑みてなされ、コンタクトホールの形成における不良により素子に接触不良が発生した場合に、製造工程でのテストにより容易に検出が可能となるような半導体集積回路を提供する。
従来の課題を解決するために、本発明のボルテージレギュレータは、例えば、位相補償回路などを構成する素子の電極の独立したコンタクトホールと電極を介した経路を、他の回路との配線に含めるような構成とした。
本発明のボルテージレギュレータによれば、素子のコンタクトホールの形成不良が生じても、電気的特性を測定する製造工程でのテストにより容易に検出が可能となり、製造工程のコストを増加させること無く、量産品の品質を高めることができる。
以下、本発明の半導体集積回路の実施例について、図面を参照して説明する。
図1は、本発明の実施例1のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、基準電圧回路20、エラーアンプ21、PMOSトランジスタ22、分圧抵抗23、位相補償回路24、位相補償回路25、VDD端子11、VSS端子10、出力端子12を備えている。位相補償回路24は、抵抗24R1及び24R2と容量素子24Cで構成され、位相補償回路25は、容量素子25Cで構成されている。
本実施形態のボルテージレギュレータは、基準電圧回路20、エラーアンプ21、PMOSトランジスタ22、分圧抵抗23、位相補償回路24、位相補償回路25、VDD端子11、VSS端子10、出力端子12を備えている。位相補償回路24は、抵抗24R1及び24R2と容量素子24Cで構成され、位相補償回路25は、容量素子25Cで構成されている。
位相補償回路24は、エラーアンプ21の出力端子とPMOSトランジスタ22のゲートと出力端子12の間に接続される。抵抗24R1は、一端がエラーアンプ21の出力端子に接続され、他端が容量素子24Cの一端に接続されている。抵抗24R2は、一端ががPMOSトランジスタ22のゲートに接続され、他端が容量素子24Cの一端に接続されている。従って、エラーアンプ21の出力端子とPMOSトランジスタ22のゲートは、位相補償回路24の2つの抵抗24R1と24R2と容量素子24Cの独立したコンタクトホールを介して接続される。
容量素子24Cの他端は、独立したコンタクトホールによって夫々出力端子12と位相補償回路25の容量素子25Cの一端と接続されている。更に、容量素子25Cの一端は、独立したコンタクトホールによって分圧抵抗23の一端と接続されている。従って、出力端子12と分圧抵抗23は、容量素子24Cの独立したコンタクトホールと容量素子25Cの独立したコンタクトホールを介して接続される。
容量素子25Cの他端は、独立したコンタクトホールによって夫々分圧抵抗23の出力端子とエラーアンプ21の非反転入力端子に接続される。従って、分圧抵抗23の出力端子とエラーアンプ21の非反転入力端子は、容量素子25Cの独立したコンタクトホールを介して接続されている。
即ち、ボルテージレギュレータは、主要な配線が、位相補償回路24の容量素子24Cの独立したコンタクトホールと位相補償回路25の容量素子25Cの独立したコンタクトホールを介して接続されている。
図2は、本発明の素子の電極の一例を示した平面図である。
容量素子24Cを例に取って説明する。容量素子24Cは、下部電極31と上部電極32とその間に設けた酸化膜により容量素子を構成する。上部電極32は、コンタクトホール34a及び34bを有し、夫々独立した配線33a及び33bと接続する。ここで、配線33aと配線33bは、エラーアンプ21の出力端子とPMOSトランジスタ22のゲート間の配線とする。即ち、エラーアンプ21の出力端子とPMOSトランジスタ22のゲートは、配線33aとコンタクトホール34aとコンタクトホール34bと上部電極32と配線33bによって接続される。
容量素子24Cを例に取って説明する。容量素子24Cは、下部電極31と上部電極32とその間に設けた酸化膜により容量素子を構成する。上部電極32は、コンタクトホール34a及び34bを有し、夫々独立した配線33a及び33bと接続する。ここで、配線33aと配線33bは、エラーアンプ21の出力端子とPMOSトランジスタ22のゲート間の配線とする。即ち、エラーアンプ21の出力端子とPMOSトランジスタ22のゲートは、配線33aとコンタクトホール34aとコンタクトホール34bと上部電極32と配線33bによって接続される。
従って、容量素子24Cのコンタクトホールに非接続状態の不良があれば、エラーアンプ21の出力端子とPMOSトランジスタ22のゲートが接続されないので、ボルテージレギュレータの電気的特性を測定する製造工程でのテストにより、素子の接触不良を容易に検出することが可能となる。
図1のボルテージレギュレータの動作について説明する。
基準電圧回路20の出力である基準電圧(Vref)と出力端子12の出力電圧を、抵抗25R及び分圧抵抗23にて分圧した帰還信号(Vfb)をエラーアンプ21に入力する。エラーアンプ21は入力の誤差を増幅することにより、PMOSトランジスタ22を駆動して出力電圧(Vout)が一定となるように制御する。
基準電圧回路20の出力である基準電圧(Vref)と出力端子12の出力電圧を、抵抗25R及び分圧抵抗23にて分圧した帰還信号(Vfb)をエラーアンプ21に入力する。エラーアンプ21は入力の誤差を増幅することにより、PMOSトランジスタ22を駆動して出力電圧(Vout)が一定となるように制御する。
次に、コンタクトホールに非接続の不良が生じた場合において、テストによってどのように不良が検出されるかについて、不良時の動作を説明も交えて以下に述べる。
位相補償回路24の容量素子24Cのコンタクトホールのうち、抵抗24R2に接続されたものが非接続の不良になった場合、あるいは抵抗24R1に接続されたものが非接続の不良になった場合、エラーアンプ21の出力はPMOSトランジスタ22のゲートには接続されていない状態となる。それにより、PMOSトランジスタ22はエラーアンプ21によって制御されないため、出力電圧(Vout)は安定化されない。
位相補償回路24の容量素子24Cのコンタクトホールのうち、抵抗24R2に接続されたものが非接続の不良になった場合、あるいは抵抗24R1に接続されたものが非接続の不良になった場合、エラーアンプ21の出力はPMOSトランジスタ22のゲートには接続されていない状態となる。それにより、PMOSトランジスタ22はエラーアンプ21によって制御されないため、出力電圧(Vout)は安定化されない。
仮に、PMOSトランジスタ22のゲートにある電位が残存していたとして、出力電圧(Vout)のテスト結果がたまたま所望の値になったとしても、出力端子12から流れ出る出力電流(Iout)を変化させて再度テストすれば、PMOSトランジスタ22のゲート電圧は、先ほどとは異なる電圧にエラーアンプ21によって調整されるべきである。しかし、非接続状態なら先ほどの残留電位と変わらないはずであり、出力電圧(Vout)の再テスト結果は所望の値にはならない。
従って、位相補償回路24の容量素子24Cのコンタクトホールが、抵抗24R1や抵抗24R2との接続に不良を生じた場合には、通常の電気的特性を測定することによって、不良を検出することができる。
また、位相補償回路24の容量素子24Cのコンタクトホールのうち、出力端子12に接続されたものが非接続の不良になった場合、あるいは位相補償回路25に接続されたものが非接続の不良になった場合も同様である。
また、位相補償回路25の容量素子25Cのコンタクトホールのうち、位相補償回路24に接続されたものが非接続の不良になった場合、あるいは抵抗25Rに接続されたものが非接続の不良になった場合には、出力端子12が抵抗25Rに接続されていない状態となる。それにより、出力端子12をVSS端子10にプルダウンする素子がなくなるため、出力電圧(Vout)は、PMOSトランジスタ22によってVDD端子11の電圧レベルまでプルアップされる。即ち、出力電圧(Vout)のテスト結果が所望の値にならず、通常の電気的特性を測定することによって不良が検出される。
更に、位相補償回路25の容量素子25Cにおけるコンタクトホールのうち、抵抗25Rと分圧抵抗23の接点に接続されたものが非接続の不良になった場合、あるいはエラーアンプ21の非反転入力端子に接続されたものが非接続の不良になった場合には、出力電圧(Vout)を抵抗25Rと分圧抵抗23によって分圧した電圧が、エラーアンプ21に入力されない状態となる。それにより、PMOSトランジスタ22はエラーアンプ21によって正しく制御されなくなるため、出力電圧(Vout)は安定化されない。即ち、同様に、出力電圧(Vout)のテスト結果が所望の値にならず、通常の電気的特性を測定することによって不良が検出される。
以上説明しように、本発明のボルテージレギュレータは、主要な配線が、位相補償回路24の容量素子24Cと位相補償回路25の容量素子25Cのコンタクトホールを介して接続されているので、それらに接続不良が生じた場合に出力電圧などの電気的特性のテスト結果により不良を検出することができる。
図3は、本発明の実施例1のボルテージレギュレータの他の例を示した回路図である。
図1の位相補償回路24における抵抗24R2と24R1の両端を、スイッチ51により短絡することができるようにしたものである。スイッチ51は、テストモード信号52によって制御される。テストモード信号52は、上述したテストする際にはスイッチ51をオフにし、テスト後にはスイッチ51をオンにする。
図1の位相補償回路24における抵抗24R2と24R1の両端を、スイッチ51により短絡することができるようにしたものである。スイッチ51は、テストモード信号52によって制御される。テストモード信号52は、上述したテストする際にはスイッチ51をオフにし、テスト後にはスイッチ51をオンにする。
この場合は、スイッチ51がオンした時に抵抗24R1と抵抗24R2の並列接続になるので、所望の抵抗値に成るように適宜設計すればよい。このような構成にすれば、位相補償抵抗の抵抗値に、コンタクトホールの影響を排除する事ができる。
図4は、本発明の実施例1のボルテージレギュレータの他の例を示した回路図である。
図1において、PMOSトランジスタ22のゲートノードと、エラーアンプ21の出力を、それぞれ端子13、14に接続したものである。そして、コンタクトホールの不良をテストし終えた後の実装工程において、PMOSトランジスタ22のゲート端子13と、エラーアンプ21の出力端子14を、ボンディングワイヤにより接続する。
これにより、図3のスイッチ51と同じ効果を果たすことができる。
図1において、PMOSトランジスタ22のゲートノードと、エラーアンプ21の出力を、それぞれ端子13、14に接続したものである。そして、コンタクトホールの不良をテストし終えた後の実装工程において、PMOSトランジスタ22のゲート端子13と、エラーアンプ21の出力端子14を、ボンディングワイヤにより接続する。
これにより、図3のスイッチ51と同じ効果を果たすことができる。
また、端子13、14を用いて、位相補償回路24の容量素子24Cのコンタクトホールが接続されているかを直接的にテストすることもできる。位相補償回路25についても同様に設置した端子に接続しておけば、位相補償回路25の容量素子25Cのコンタクトホールが接続されているかを直接的にテストできるようになる。
なお、位相補償回路24と位相補償回路25のどちらに不良があるか区別する必要がない場合は、出力端子12とVSS端子10の間に電流が流れるかテストすることもできる。
なお、位相補償回路24と位相補償回路25のどちらに不良があるか区別する必要がない場合は、出力端子12とVSS端子10の間に電流が流れるかテストすることもできる。
図5は、本発明の実施例2のボルテージレギュレータの回路図である。
実施例1において、PMOSトランジスタ22のゲートノードとなる多結晶シリコン膜とメタル配線を接続するコンタクトホールについても、容量素子と同様にコンタクトホールを2個以上設けて、その箇所を配線の途中に介在させたものである。
実施例1において、PMOSトランジスタ22のゲートノードとなる多結晶シリコン膜とメタル配線を接続するコンタクトホールについても、容量素子と同様にコンタクトホールを2個以上設けて、その箇所を配線の途中に介在させたものである。
一方のノードは、ヒューズ16を介してPMOSトランジスタのゲート端子13に接続されている。もう一方のノードは、位相補償回路24に接続されている。位相補償回路24が不要な場合は、もう一方のノードはエラーアンプ21の出力に接続する。また、エラーアンプ21の出力は、ヒューズ17を介してエラーアンプの出力端子14に接続されている。
こうすることにより、容量素子だけでなく、PMOSトランジスタ22のゲートノードにあるコンタクトホールについても、非接続の不良がないかテストすることができる。
こうすることにより、容量素子だけでなく、PMOSトランジスタ22のゲートノードにあるコンタクトホールについても、非接続の不良がないかテストすることができる。
ヒューズ16、17は、テスト後にカットすることにより、配線容量素子を低減させることができる。ヒューズを介さずに、直接端子に接続してもよい。
また、エラーアンプ21の出力からVSS端子10への電流経路が存在するため、端子13とVSS端子10の間に電流が流れるか確認するというテストを行えばよく、端子14は必ずしも必要ではない。
また、エラーアンプ21の出力からVSS端子10への電流経路が存在するため、端子13とVSS端子10の間に電流が流れるか確認するというテストを行えばよく、端子14は必ずしも必要ではない。
以上説明したように、本発明の半導体集積回路は、素子のコンタクトホールの形成不良が生じても、電気的特性を測定する製造工程でのテストにより容易に検出が可能となり、製造工程のコストを増加させること無く、量産品の品質を高めることができる。
なお、本発明の半導体集積回路について、ボルテージレギュレータの位相補償回路を用いて説明したが、これに限定されるものではない。
なお、本発明の半導体集積回路について、ボルテージレギュレータの位相補償回路を用いて説明したが、これに限定されるものではない。
16、17 ヒューズ
20 基準電圧回路
21 エラーアンプ
24、25 位相補償回路
20 基準電圧回路
21 エラーアンプ
24、25 位相補償回路
Claims (4)
- 第一及び第二のコンタクトホールを有する電極を備えた素子を備えた半導体集積回路であって、
前記第一のコンタクトホールと前記電極と前記第二のコンタクトホールを介する経路が、前記半導体集積回路の主要な配線の一部を構成していることを特徴とする半導体集積回路。 - 前記素子は、位相補償回路を構成する素子であることを特徴とする請求項1記載の半導体集積回路。
- 前記位相補償回路を構成する素子は、容量素子または抵抗素子であることを特徴とする請求項2記載の半導体集積回路。
- 前記半導体集積回路は、前記位相補償回路を備えたボルテージレギュレータであることを特徴とする請求項2または3記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016062157A JP2017175073A (ja) | 2016-03-25 | 2016-03-25 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016062157A JP2017175073A (ja) | 2016-03-25 | 2016-03-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017175073A true JP2017175073A (ja) | 2017-09-28 |
Family
ID=59971511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016062157A Pending JP2017175073A (ja) | 2016-03-25 | 2016-03-25 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017175073A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020038504A (ja) * | 2018-09-04 | 2020-03-12 | エイブリック株式会社 | ボルテージレギュレータ及びボルテージレギュレータの試験方法 |
JP2022136248A (ja) * | 2018-09-04 | 2022-09-15 | エイブリック株式会社 | ボルテージレギュレータ |
-
2016
- 2016-03-25 JP JP2016062157A patent/JP2017175073A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020038504A (ja) * | 2018-09-04 | 2020-03-12 | エイブリック株式会社 | ボルテージレギュレータ及びボルテージレギュレータの試験方法 |
JP7115939B2 (ja) | 2018-09-04 | 2022-08-09 | エイブリック株式会社 | ボルテージレギュレータ |
JP2022136248A (ja) * | 2018-09-04 | 2022-09-15 | エイブリック株式会社 | ボルテージレギュレータ |
JP7289973B2 (ja) | 2018-09-04 | 2023-06-12 | エイブリック株式会社 | ボルテージレギュレータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10448480B2 (en) | LED driver with comprehensive fault protections | |
KR100282432B1 (ko) | 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법 | |
KR100843227B1 (ko) | 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치 | |
JP2012238233A (ja) | ボルテージレギュレータ | |
US20100225343A1 (en) | Probe card, semiconductor testing device including the same, and fuse checking method for probe card | |
JP6619274B2 (ja) | ボルテージレギュレータ | |
JP2017175073A (ja) | 半導体集積回路 | |
US6262580B1 (en) | Method and testing system for measuring contact resistance for pin of integrated circuit | |
CN114076851A (zh) | 用于检测tsv的寄生电容的测试电路 | |
US7449896B2 (en) | Current sensor using level shift circuit | |
JP2009025044A (ja) | 半導体装置 | |
JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
JP2005539220A (ja) | Iddq測定のための装置及び方法 | |
US10283303B2 (en) | Fuse circuit and semiconductor integrated circuit device | |
JP4016854B2 (ja) | 演算増幅回路を有する半導体装置 | |
JP7391720B2 (ja) | 半導体集積回路装置および電流検出回路 | |
JP4746489B2 (ja) | 半導体測定装置 | |
JP5319982B2 (ja) | 半導体装置 | |
JP4855913B2 (ja) | ボルテージレギュレータ | |
JP2009229327A (ja) | 回路素子測定装置 | |
JP4811986B2 (ja) | 半導体集積回路の検査方法 | |
JP4029164B2 (ja) | 燃焼炎検知回路の検査方法 | |
CN214252434U (zh) | 引脚等效电阻检测电路及芯片 | |
JP6038529B2 (ja) | 測定装置 | |
KR101551201B1 (ko) | 집적회로 장치를 구분하기 위한 스플릿 회로 및 스플릿 장치 |