CN103308840B - 晶圆可接受测试方法 - Google Patents
晶圆可接受测试方法 Download PDFInfo
- Publication number
- CN103308840B CN103308840B CN201310196316.8A CN201310196316A CN103308840B CN 103308840 B CN103308840 B CN 103308840B CN 201310196316 A CN201310196316 A CN 201310196316A CN 103308840 B CN103308840 B CN 103308840B
- Authority
- CN
- China
- Prior art keywords
- electrical parameter
- voltage
- wafer
- checked
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出一种晶圆可接受测试方法,在测试机台对晶圆进行WAT测试之前,先选取测试电压扫描区间,接着,使用测试机台对晶圆进行测试,测试机台能够记录测试电压扫描区间内所有的电性参数值,因此可以由该区间内所有的电性参数值绘制出电性参数曲线,进而可以由电性参数曲线得出特定的电性参数数值,当测试机台在测试之后反馈的电性参数不准确或者无法反馈电性参数时,无需人工进行第二测试,从而节省了时间和劳动力,提高了检测效率。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种晶圆可接受测试方法。
背景技术
通常晶圆在制造出来之后,在进入后续切割封装之前,需要对其进行拣选测试,通过拣选测试将最小的单元,即晶粒分类,将有缺陷或是不具备正常工作能力的晶粒标注上记号,并在切割晶圆时将这些晶粒过滤出来丢弃,避免不良的晶粒进入封装及后续制程,造成成本的无端浪费。拣选测试通常包括晶圆可接受测试(WAT,Wafer Acceptance Test)和电路探测(CP,Circuit Probe)。
WAT检测步骤在完成晶圆前期生产之后,以及在晶圆切割和封装之前,用来保证一旦出现由晶圆前期生产中的差错而使晶粒无法正常工作的情况,可以通过WAT提前将其检测出来,以节约成本。由于WAT所测试的项目中,包含了许多项被破坏测试,如果直接应用于晶粒之上,必会造成对晶粒的破坏,从而影响出厂时的良率,因此通常会在制作晶粒时,在每个晶粒与晶粒之间的空隙,也就是切割道(scribe line)上制作测试结构(test key)。WAT测试就是通过对这些测试结构的检测,从而推断其附近晶粒中元件的工作性能是否完好。通常所说的WAT测试参数是指,对这些元件进行电性能测量所得到的电性参数数据,例如连结性测试、阀值电压、漏极饱和电流等。
具体的,在晶圆测试WAT时,先通过测试机台对晶圆表面选中的某一个测试结构施加测试电压,从而由测试机台得出该测试结构的电性参数值,并由测试机台反馈出电性参数值。然而,当晶圆在进行WAT检测时,往往由于外部原因(例如测试机台报警等)会造成其中一些电性参数值发生漂移,即测试机台在测试之后反馈的电性参数值不准确或者无法反馈测试到的电性参数值。发生此类问题时,现有技术通常由人工对晶圆进行二次WAT检测,得出准确的电性参数值,而这样十分耗时和耗力,不利于提高检测效率。
发明内容
本发明的目的在于提供一种晶圆可接受测试方法能够经过一次测量得出电性参数,避免了二次检测,提高检测效率。
为了实现上述目的,本发明提出一种晶圆可接受测试方法,包括:
在晶圆表面选择多个待检测点;
在测试机台中设定每个待检测点的测试电压扫描区间;
使用测试机台对每个待检测点输入测试电压扫描区间的若干测试电压,进行测试;
使用测试机台收取每个测试电压下对应所述待检测点的电性参数,并绘制成电性参数曲线;
根据所述电性参数曲线得出每一待检测点的待检测电性参数的数值。
进一步的,所述晶圆设有多个切割道。
进一步的,所述待检测点设置在所述切割道上。
进一步的,所述待检测点为5个。
进一步的,所述待检测点均匀分布在所述晶圆的表面。
进一步的,所述电性参数包括电压、电阻以及电流。
进一步的,所述电压包括开启电压、饱和电压以及击穿电压。
进一步的,所述电流包括饱和电流、衬底漏电流以及关闭电流。
进一步的,所述测试电压扫描区间为0V至5V。
与现有技术相比,本发明的有益效果主要体现于:当测试机台对晶圆进行测试时,由于测试机台记录了测试电压扫描区间内所有的电性参数值,因此可以由该区间内所有的电性参数值绘制出电性参数曲线,进而可以由电性参数曲线得出特定的电性参数数值,当测试机台在测试之后反馈的电性参数不准确或者无法反馈电性参数时,无需人工进行第二测试,从而节省了时间和劳动力,提高了检测效率。
附图说明
图1为本发明一实施例中晶圆可接受测试方法的流程图;
图2为本发明实施例一中开启电压与漏端电流的曲线图;
图3为本发明实施例一中源漏极间的击穿电压与漏端电流的曲线图。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆可接受测试方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图1,在本实施例提出的晶圆可接受测试方法,包括:
步骤S100:在晶圆表面选择多个待检测点;其中,所述晶圆设有多个切割道,所述待检测点均设置在所述切割道上;所述待检测点为5个,均匀分布在所述晶圆的表面;
步骤S200:在测试机台中设定每个待检测点的测试电压扫描区间;所述测试电压扫描区间为0V至5V,由于通常器件的工作电压小于5V,因此选择测试电压扫描区间为0V至5V便于得到器件的失效电压等电性参数值;所述测试电压为测试WAT添加至测试结构(test key)上的电压;
步骤S300:使用测试机台对每个待检测点输入测试电压扫描区间的若干测试电压,进行测试;
步骤S400:使用测试机台收取每个测试电压下对应所述待检测点的电性参数,并绘制成电性参数曲线;所述电性参数包括电压、电阻以及电流;其中,所述电压包括开启电压、饱和电压以及击穿电压;所述电流包括饱和电流、衬底漏电流以及关闭电流;
步骤S500:根据所述电性参数曲线得出每一待检测点的待检测电性参数的数值。
在使用测试机台对晶圆进行测试收取电性参数的曲线之前,先根据所要测试电性参数的不同,将不同的测试条件按照指令的形式输入至所述测试机台中,从而得出所要测试电性参数的曲线;在本实施例中,使用测试机台对晶圆进行测试并收取开启电压Vtlin的曲线,选择的测试电压扫描区间为0至1.4V,请参考图2;
由开启电压Vtlin的曲线可以观察到测试电压为0至1.4V的扫描区间中所有漏端电流I的变化情况,并能由此曲线返回出达到目标漏端电流Itarget时的开启电压Vtlin的电压值,也就是说,在本实施例中,待检测电性参数为电流在目标漏端Itarget下时,开启电压Vtlin的电压值;当测试机台在测试目标漏端电流Itarget无法返回开启电压Vtlin时或测试机台在测试时发生了报警,则可以通过开启电压Vtlin的曲线得出开启电压Vtlin的电压值,由图2所示,当目标漏端电流Itarget为1.00E-6A时,所述开启电压Vtlin的电压值为0.8V。
实施例二
在本实施例提出的晶圆可接受测试方法与实施例一中的步骤完全相同,具体实施步骤请参照实施例一,再次不再赘述。
在本实施例中,使用测试机台对晶圆进行测试并收取源漏极间的击穿电压Bvds的曲线,请参考图3;
由源漏极间的击穿电压Bvds的曲线可以观察到击穿电压Bvds的变化情况,并能由此曲线返回出达到目标漏端电流Ids时的击穿电压Bvds的电压值,也就是说,在本实施例中,所述待检测的电性参数为目标电流为Ids时的击穿电压Bvds的电压值;当测试机台在测试目标漏端电流Ids无法返回击穿电压Bvds时或测试机台在测试时发生了报警,则可以通过源漏极间的击穿电压Bvds的曲线得出击穿电压Bvds的电压值。
综上,在本发明实施例提供的晶圆可接受测试方法中,当测试机台对晶圆进行测试时,由于测试机台记录了测试电压扫描区间内所有的电性参数值,因此可以由该区间内所有的电性参数值绘制出电性参数曲线,进而可以由电性参数曲线得出特定的电性参数数值,当测试机台在测试之后反馈的电性参数不准确或者无法反馈电性参数时,无需人工进行第二测试,从而节省了时间和劳动力,提高了检测效率。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (9)
1.一种晶圆可接受测试方法,包括:
在晶圆表面选择多个待检测点;
在测试机台中设定每个待检测点的测试电压扫描区间;
使用测试机台对每个待检测点输入测试电压扫描区间的若干测试电压,进行测试;
使用测试机台收取每个测试电压下对应所述待检测点的电性参数,并绘制成电性参数曲线;
根据所述电性参数曲线得出每一待检测点的待检测电性参数的数值。
2.如权利要求1所述的晶圆可接受测试方法,其特征在于,所述晶圆设有多个切割道。
3.如权利要求2所述的晶圆可接受测试方法,其特征在于,所述待检测点设置在所述切割道上。
4.如权利要求3所述的晶圆可接受测试方法,其特征在于,所述待检测点为5个。
5.如权利要求4所述的晶圆可接受测试方法,其特征在于,所述待检测点均匀分布在所述晶圆的表面。
6.如权利要求1所述的晶圆可接受测试方法,其特征在于,所述待检测点的电性参数包括电压、电阻以及电流。
7.如权利要求6所述的晶圆可接受测试方法,其特征在于,所述电压包括开启电压、饱和电压以及击穿电压。
8.如权利要求6所述的晶圆可接受测试方法,其特征在于,所述电流包括饱和电流、衬底漏电流以及关闭电流。
9.如权利要求1所述的晶圆可接受测试方法,其特征在于,所述测试电压扫描区间为0V至5V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310196316.8A CN103308840B (zh) | 2013-05-23 | 2013-05-23 | 晶圆可接受测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310196316.8A CN103308840B (zh) | 2013-05-23 | 2013-05-23 | 晶圆可接受测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103308840A CN103308840A (zh) | 2013-09-18 |
CN103308840B true CN103308840B (zh) | 2016-09-07 |
Family
ID=49134271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310196316.8A Active CN103308840B (zh) | 2013-05-23 | 2013-05-23 | 晶圆可接受测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103308840B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104049197B (zh) * | 2014-06-24 | 2017-12-15 | 上海集成电路研发中心有限公司 | 晶圆允收测试***和允收测试方法 |
CN104900556A (zh) * | 2015-04-30 | 2015-09-09 | 上海华力微电子有限公司 | 一种在线监控栅氧化层完整性的方法 |
CN107480904B (zh) * | 2017-08-24 | 2020-11-24 | 成都海威华芯科技有限公司 | 一种化合物半导体致命缺陷分析***和分析方法 |
CN111312608B (zh) * | 2020-02-25 | 2022-09-02 | 上海华虹宏力半导体制造有限公司 | 晶圆参数的修调方法 |
CN113690153B (zh) * | 2021-08-10 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 防止esd破坏tft的方法、tft的制备方法 |
TWI822210B (zh) * | 2022-07-28 | 2023-11-11 | 力晶積成電子製造股份有限公司 | 識別異常分佈的方法及電子裝置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201946A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
KR100282432B1 (ko) * | 1998-08-31 | 2001-02-15 | 김영환 | 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법 |
JP2001013197A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 電気機器の試験装置 |
CN1948981A (zh) * | 2005-10-14 | 2007-04-18 | 上海华虹Nec电子有限公司 | 一种高速晶圆允收测试方法 |
CN101587161B (zh) * | 2008-05-23 | 2011-11-30 | 中芯国际集成电路制造(北京)有限公司 | 晶圆测试参数的限值确定方法 |
CN102339816A (zh) * | 2011-09-30 | 2012-02-01 | 上海宏力半导体制造有限公司 | 晶圆测试键结构及晶圆测试方法 |
-
2013
- 2013-05-23 CN CN201310196316.8A patent/CN103308840B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103308840A (zh) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103308840B (zh) | 晶圆可接受测试方法 | |
CN103163442B (zh) | 一种晶圆测试方法 | |
CN103489807B (zh) | 测试探针对准控制的方法 | |
CN101689521B (zh) | 用于在半导体制作中监视通孔的方法及设备 | |
CN101398460B (zh) | 一种芯片静电放电测试失效后的调试方法及装置 | |
CN107037345B (zh) | 晶圆测试时自我检测的方法及其晶圆测试制具 | |
CN104425302B (zh) | 半导体器件的缺陷检测方法和装置 | |
CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
CN103646888B (zh) | 一种晶圆可接受性测试***及方法 | |
CN103839771A (zh) | 半导体器件失效分析样品制作方法以及分析方法 | |
CN103033728B (zh) | 经时击穿矩阵测试电路及测试方法 | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
CN110783214A (zh) | 晶片级测试方法及其测试结构 | |
CN102157415B (zh) | 裸芯片的晶圆参数的测试方法 | |
CN1828322A (zh) | 不使用感测板对固定和不可接触连接的非接触式测试方法 | |
CN101368990A (zh) | 一种消除探针针迹偏移的方法 | |
CN103605064B (zh) | 防止探针测试载物台漏电的方法 | |
CN103364660A (zh) | 一种目标芯片中多个晶体管的测试方法 | |
CN108344936B (zh) | 一种功率半导体器件的测试方法 | |
CN103163435A (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
CN100533163C (zh) | 可实施老化与电性测试的晶圆及其实施方法 | |
CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
CN102818923A (zh) | 芯片内部电源输出电压测量***及方法 | |
CN103872023A (zh) | 层间介质层性能的测试结构和测试方法 | |
CN102540047A (zh) | 一种测试覆盖率的评估方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |