JP4606403B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4606403B2 JP4606403B2 JP2006321768A JP2006321768A JP4606403B2 JP 4606403 B2 JP4606403 B2 JP 4606403B2 JP 2006321768 A JP2006321768 A JP 2006321768A JP 2006321768 A JP2006321768 A JP 2006321768A JP 4606403 B2 JP4606403 B2 JP 4606403B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
この発明は、アクティブマトリクス型の液晶表示装置の製造方法に係わり、特にスイッチング素子として薄膜トランジスタ（以下、ＴＦＴと称する）を搭載したアクティブマトリクス型の液晶表示装置の製造方法に関するものである。
表示装置は、通常二枚の対向する透明絶縁性基板の間に液晶等の表示材料が挟持され、この表示材料に選択的に電圧を印加するよう構成されている。上記基板の少なくとも一方は、透明導電膜からなる画素電極、画素電極に所定の電圧を印加するための薄膜トランジスタ等のスイッチング素子、スイッチング素子に信号を与える信号配線が形成されたアレイ基板である。
図４０および図４１は、画素電極が薄膜トランジスタに信号を与えるゲート配線およびソース配線より液晶側の上層に形成された液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。
まず、図４０−ａおよび図４１−ａに示すように、透明絶縁性基板１上にゲート電極３を有するゲート配線２を形成する。次に、図４０−ｂおよび図４１−ｂに示すように、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
まず、図４０−ａおよび図４１−ａに示すように、透明絶縁性基板１上にゲート電極３を有するゲート配線２を形成する。次に、図４０−ｂおよび図４１−ｂに示すように、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
次に、ソース電極８を有するソース配線７およびドレイン電極９を形成するために、図４０−ｃおよび図４１−ｃに示すように、ＩＴＯ（Indium Tin Oxide）を成膜した後、パターニングしてソース配線７の下層７ａ、およびコンタクト層６上にソース電極８およびドレイン電極９の下層８ａ、９ａを形成する。続いて、図４０−ｄおよび図４１−ｄに示すように、比抵抗が小さい金属を成膜した後、パターニングしてソース配線７、ソース電極８およびドレイン電極９の上層７ｂ、８ｂ、９ｂを形成する。ここで、ドレイン電極９の上層９ｂは、下層９ａ上の所定の領域にのみ形成され、下層９ａと上層９ｂのパターン形状は同一ではないため、ソース配線７、ソース電極８およびドレイン電極９の下層７ａ、８ａ、９ａと上層７ｂ、８ｂ、９ｂのパターニングは、各別に行う必要がある。その後、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。
次に、図４０−ｅおよび図４１−ｅに示すように、層間絶縁膜を塗布し、写真製版法を用いてドレイン電極９のＩＴＯ膜からなる下層９ａ上にコンタクトホール１１を形成後、焼成して層間絶縁層１０を形成する。最後に、図４０−ｆおよび図４１−ｆに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９の下層９ａ上に形成されたコンタクトホール１１を介してドレイン電極９と電気的に接続される。
画素電極が薄膜トランジスタに信号を与えるゲート配線およびソース配線より液晶側の上層に形成されるアレイ基板は、以上のような工程により形成され、ソース配線７、ソース電極８およびドレイン電極９の下層７ａ、８ａ、９ａと上層７ｂ、８ｂ、９ｂのパターニングを各別に行うのは、ドレイン電極９の下層９ａと上層９ｂのパターニングを同時に行い、画素電極１２とのコンタクト部分に、比抵抗が小さい金属からなるドレイン電極９の上層９ｂが形成されている場合、画素電極１２を構成する透明導電膜の成膜時に、上層９ｂが酸素雰囲気に晒され、その表面に絶縁性を有する酸化膜が形成されてドレイン電極９と画素電極１２とのコンタクト抵抗が増大するので、画素電極１２とのコンタクト部分となるコンタクトホール１１が形成されるドレイン電極９上の領域には、上層９ｂを形成せず、酸化膜が導電性を有する金属からなる下層９ａのみを形成するためである。その結果、ソース配線７、ソース電極８およびドレイン電極９のパターニング工程が二回必要となり、製造工程が多くなり、生産性を低下させるという問題がある。
この発明は、上記のような問題を解決するためになされたもので、第二電極と画素電極とのコンタクト抵抗を増大させずに、第一配線、第一電極および第二電極を一回のパター人グ工程で形成することのできる液晶表示装置の製造方法を提供することを目的とする。
この発明の第１の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜を形成する工程と、制御電極上に絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上に層間絶縁膜を形成する工程と、層間絶縁膜により第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、第二の電極上の層間絶縁膜および透明導電膜にコンタクトホールを形成し、このコンタクトホールを通じて第二の電極を露出させる工程と、コンタクトホールを形成した後、コンタクトホール内壁に金属膜を形成、もしくはコンタクトホール内に導電性樹脂を充填して、第二の電極と画素電極を電気的に接続する工程を含むものである。
この発明の第２の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に第一絶縁膜を形成する工程と、制御電極上に第一絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、第二の電極上の上記層間絶縁膜にコンタクトホールを形成する工程と、コンタクトホールを形成した後、第二絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、上記コンタクトホールを通じて第二絶縁膜をエッチングし、第二の電極を露出させる工程と、コンタクトホール内壁に金属膜を形成して、第二の電極と画素電極を電気的に接続する工程を含むものである。
また、この発明の第３の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に第一絶縁膜を形成する工程と、制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、第二絶縁膜および層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、第二の電極上の第二絶縁膜、層間絶縁膜および透明導電膜をエッチングして、コンタクトホールを形成し、このコンタクトホールを通じて第二の電極を露出させる工程と、コンタクトホールを形成した後、コンタクトホール内壁に金属膜を形成して、第二の電極と画素電極を電気的に接続する工程を含むものである。
また、この発明の第３の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に第一絶縁膜を形成する工程と、制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、第二絶縁膜および層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、第二の電極上の第二絶縁膜、層間絶縁膜および透明導電膜をエッチングして、コンタクトホールを形成し、このコンタクトホールを通じて第二の電極を露出させる工程と、コンタクトホールを形成した後、コンタクトホール内壁に金属膜を形成して、第二の電極と画素電極を電気的に接続する工程を含むものである。
この発明によれば、画素電極を構成する透明導電膜（ＩＴＯ）の成膜時にドレイン電極が表面に露出しない製造工程を採用することにより、ドレイン電極と画素電極とのコンタクト抵抗を増大させず、コンタクト不良による画素欠陥の発生を防止することができる。また、ドレイン電極に、画素電極とのコンタクト部形成のために異なる層構成を有する領域を設けなくてもよく、ソース電極およびドレイン電極を一回のパターニング工程で形成できるため、生産性が向上すると共に、コンタクト部を含むドレイン電極の面積を縮小できるため、ドレイン電極を小型化でき、開口率を向上させることができる。
また、ドレイン電極と画素電極のコンタクト部に導電性樹脂を充填し、平坦化をはかることにより、配向不良を低減することができる。
また、ソース電極およびドレイン電極の下層にＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング液によるゲート配線への悪影響を防止することができる。また、ゲート配線が形成されている層から離れた層でのＩＴＯ膜のエッチングには、ドライエッチング法の他にウェットエッチング法を用いることができ、製造工程の自由度が高くなる。
また、ドレイン電極と画素電極のコンタクト部に導電性樹脂を充填し、平坦化をはかることにより、配向不良を低減することができる。
また、ソース電極およびドレイン電極の下層にＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング液によるゲート配線への悪影響を防止することができる。また、ゲート配線が形成されている層から離れた層でのＩＴＯ膜のエッチングには、ドライエッチング法の他にウェットエッチング法を用いることができ、製造工程の自由度が高くなる。
参考例１．
以下、この発明の参考例１である液晶表示装置を図について説明する。図１および図２は本発明の参考例１によるスイッチング素子として薄膜トランジスタ（ＴＦＴ）を搭載した液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。
図において、１は透明絶縁性基板、２は透明絶縁性基板１上に形成されたゲート電極（制御電極）３を有するゲート配線（制御電極配線）、４はゲート配線２およびゲート電極３上に形成されたゲート絶縁膜、５はゲート絶縁膜４を介してゲート電極３上に形成されたｉ層ａ−Ｓｉからなる半導体層、６は半導体層５上に形成されたｎ層ａ−Ｓｉからなるコンタクト層、７はソース配線、８、９はコンタクト層６上に形成されたソース電極（第一の電極）およびドレイン電極（第二の電極）、１０はソース電極８およびドレイン電極９上に形成された層間絶縁膜、１１はドレイン電極９上の層間絶縁膜に形成されたコンタクトホール、１２は画素電極である。
以下、この発明の参考例１である液晶表示装置を図について説明する。図１および図２は本発明の参考例１によるスイッチング素子として薄膜トランジスタ（ＴＦＴ）を搭載した液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。
図において、１は透明絶縁性基板、２は透明絶縁性基板１上に形成されたゲート電極（制御電極）３を有するゲート配線（制御電極配線）、４はゲート配線２およびゲート電極３上に形成されたゲート絶縁膜、５はゲート絶縁膜４を介してゲート電極３上に形成されたｉ層ａ−Ｓｉからなる半導体層、６は半導体層５上に形成されたｎ層ａ−Ｓｉからなるコンタクト層、７はソース配線、８、９はコンタクト層６上に形成されたソース電極（第一の電極）およびドレイン電極（第二の電極）、１０はソース電極８およびドレイン電極９上に形成された層間絶縁膜、１１はドレイン電極９上の層間絶縁膜に形成されたコンタクトホール、１２は画素電極である。
次に、本参考例１による液晶表示装置のアレイ基板の製造方法について説明する。
まず、図１−ａおよび図２−ａに示すように、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。次に、図１−ｂおよび図２−ｂに示すように、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
まず、図１−ａおよび図２−ａに示すように、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。次に、図１−ｂおよび図２−ｂに示すように、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
次に、図１−ｃおよび図２−ｃに示すように、スパッタ法によりＩｒを成膜した後、ドライエッチング法を用いてパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１−ｄおよび図２−ｄに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。図７−ａに上記工程による層間絶縁膜１０にコンタクトホール１１形成のフロー図を示す。最後に、図１−ｆおよび図２−ｆに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介して、ドレイン電極９と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
なお、ゲート配線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれかでもよい。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、Ｎｂ、Ｏｓ、Ｒｅ、Ｒｅ、Ｒｈ、およびＲｕのいずれかでもよい。
また、ゲート絶縁膜４を構成する材料は、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５等の酸化膜でもよい。
また、コンタクトホール１１を有する層間絶縁膜１０は、感光性を有しない樹脂を用いて、ドライエッチング法でコンタクトホール１１を形成してもよい。図７−ｂに上記工程による層間絶縁膜１０にコンタクトホール１１形成のフロー図を示す。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、Ｎｂ、Ｏｓ、Ｒｅ、Ｒｅ、Ｒｈ、およびＲｕのいずれかでもよい。
また、ゲート絶縁膜４を構成する材料は、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５等の酸化膜でもよい。
また、コンタクトホール１１を有する層間絶縁膜１０は、感光性を有しない樹脂を用いて、ドライエッチング法でコンタクトホール１１を形成してもよい。図７−ｂに上記工程による層間絶縁膜１０にコンタクトホール１１形成のフロー図を示す。
また、層間絶縁膜１０を構成する感光性を有する樹脂を塗布する前に、図３−ａおよび図４−ａに示すように、ＣＶＤ法によりＳｉＮを成膜した後、ドライエッチング法を用いてパターニングし、ドレイン電極９上にコンタクトホール１４を有する絶縁膜１３を形成し、次に、図３−ｂおよび４−ｂに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極９上のコンタクトホール１４と同じ位置にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成してもよい。図８−ａに上記工程によるドレイン電極９と層間絶縁膜１０の間に絶縁膜１３を形成した場合のコンタクトホール１１および１４形成のフロー図を示す。
または、層間絶縁膜１１を構成する感光性を有する樹脂を塗布する前に、図５−ａおよび図６−ａに示すように、ＣＶＤ法によりＳｉＮを成膜して絶縁膜１３を形成し、次に、図５−ｂおよび６−ｂに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極９の上方にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成した後、層間絶縁膜１０をマスクとして、ドライエッチング法を用いて絶縁膜１３にコンタクトホール１４を形成してもよい。図８−ｂに上記工程によるドレイン電極９と層間絶縁膜１０の間に絶縁膜１３を形成した場合のコンタクトホール１１および１４形成のフロー図を示す。
この発明の参考例１によれば、ドレイン電極９を酸化膜が導電性を有する金属で形成することにより、画素電極１２を構成する透明導電膜（ＩＴＯ）の成膜時に、ドレイン電極９が酸素雰囲気に晒されてその表面に酸化膜が形成されても、ドレイン電極９と画素電極１２とのコンタクト抵抗を増大させないため、ドレイン電極９上に画素電極１２とのコンタクト部分となる異なる層構成を有する領域を設けなくてもよく、ソース配線７、ソース電極８およびドレイン電極９を一回のパターニング工程で形成することができる。
さらに、ドレイン電極９上に、画素電極１２とのコンタクト部分となる異なる層構成を有する領域を確保しなくてもよいため、コンタクト部分を含むドレイン電極９の面積を縮小できる。
また、ソース電極およびドレイン電極の下層にＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング液によるゲート配線への悪影響を防止することができる。
さらに、ドレイン電極９上に、画素電極１２とのコンタクト部分となる異なる層構成を有する領域を確保しなくてもよいため、コンタクト部分を含むドレイン電極９の面積を縮小できる。
また、ソース電極およびドレイン電極の下層にＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング液によるゲート配線への悪影響を防止することができる。
参考例２．
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図９および図１０に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜からなる三層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図９および図１０に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜からなる三層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
図９および図１０に、参考例２による液晶表示装置のアレイ基板の製造工程を示す。参考例１と同様の方法により、透明絶縁性基板１上にゲート電極３を有するゲート配線２、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成する。
次に、図９−ａおよび図１０−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図９−ｂおよび図１０−ｂに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図９−ｃおよび図１０−ｃに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介してドレイン電極９と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
次に、図９−ａおよび図１０−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図９−ｂおよび図１０−ｂに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図９−ｃおよび図１０−ｃに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介してドレイン電極９と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
参考例３．
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１１および図１２に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜、最上層膜としてＩｒＯ２、ＮｂＯ、ＯｓＯ２、ＲｅＯ２、ＲｅＯ３、ＲｈＯ２、ＲｕＯ２、ＭｏＯ２、Ｔｉ４Ｏ７、ＶＯ２およびＣｒＯ２のいずれかによる金属酸化膜からなる四層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１１および図１２に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜、最上層膜としてＩｒＯ２、ＮｂＯ、ＯｓＯ２、ＲｅＯ２、ＲｅＯ３、ＲｈＯ２、ＲｕＯ２、ＭｏＯ２、Ｔｉ４Ｏ７、ＶＯ２およびＣｒＯ２のいずれかによる金属酸化膜からなる四層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
図１１および図１２に、参考例３による液晶表示装置のアレイ基板の製造工程を示す。参考例１と同様の方法により、透明絶縁性基板１上にゲート電極３を有するゲート配線２、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成する。
次に、図１１−ａおよび図１２−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜、最上層膜としてＩｒＯ２、ＮｂＯ、ＯｓＯ２、ＲｅＯ２、ＲｅＯ３、ＲｈＯ２、ＲｕＯ２、ＭｏＯ２、Ｔｉ４Ｏ７、ＶＯ２およびＣｒＯ２のいずれかによる金属酸化膜を連続して成膜した後、ドライエッチング法を用いて四層膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１１−ｂおよび図１２−ｂに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図１１−ｃおよび図１２−ｃに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介してドレイン電極と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
次に、図１１−ａおよび図１２−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜、最上層膜としてＩｒＯ２、ＮｂＯ、ＯｓＯ２、ＲｅＯ２、ＲｅＯ３、ＲｈＯ２、ＲｕＯ２、ＭｏＯ２、Ｔｉ４Ｏ７、ＶＯ２およびＣｒＯ２のいずれかによる金属酸化膜を連続して成膜した後、ドライエッチング法を用いて四層膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１１−ｂおよび図１２−ｂに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図１１−ｃおよび図１２−ｃに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介してドレイン電極と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
参考例４．
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１３に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を成膜後、酸化処理を施し、表面層が最上層膜を構成する金属の酸化膜からなる四層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１３に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を成膜後、酸化処理を施し、表面層が最上層膜を構成する金属の酸化膜からなる四層膜構造としても、参考例１と同様の効果が得られる。なお、その他の構成は参考例１と同様であるので説明を省略する。
図１３に、参考例４による液晶表示装置のアレイ基板の製造工程を示す。参考例１と同様の方法により、透明絶縁性基板１上にゲート電極３を有するゲート配線２、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成する。
次に、図１３−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜し、三層膜１５を形成する。次に、図１３−ｂに示すように、三層膜１５を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。次に、図１３−ｃに示すように、ドライエッチング法を用いて、三層膜１５および酸化処理により形成された最上層膜を構成する金属の酸化膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。その後、参考例１と同様の方法により、コンタクトホール１１を有する層間絶縁膜１０、および画素電極１２を形成し、液晶表示装置のアレイ基板を形成する。
次に、図１３−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜し、三層膜１５を形成する。次に、図１３−ｂに示すように、三層膜１５を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。次に、図１３−ｃに示すように、ドライエッチング法を用いて、三層膜１５および酸化処理により形成された最上層膜を構成する金属の酸化膜を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。その後、参考例１と同様の方法により、コンタクトホール１１を有する層間絶縁膜１０、および画素電極１２を形成し、液晶表示装置のアレイ基板を形成する。
また、図１４に、参考例４による液晶表示装置のアレイ基板の他の製造工程を示す。参考例１と同様の方法により、透明絶縁性基板１上にゲート電極３を有するゲート配線２、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成する。
次に、図１４−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜し、三層膜１５を形成する。次に、図１４−ｂに示すように、ドライエッチング法を用いて三層膜１５を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１４−ｃに示すように三層膜１５を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。その後、参考例１と同様の方法により、コンタクトホール１１を有する層間絶縁膜１０、および画素電極１２を形成して、液晶表示装置のアレイ基板を形成してもよい。なお、最上層膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で行ってもよい。
次に、図１４−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜し、三層膜１５を形成する。次に、図１４−ｂに示すように、ドライエッチング法を用いて三層膜１５を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１４−ｃに示すように三層膜１５を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。その後、参考例１と同様の方法により、コンタクトホール１１を有する層間絶縁膜１０、および画素電極１２を形成して、液晶表示装置のアレイ基板を形成してもよい。なお、最上層膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で行ってもよい。
参考例５．
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１５および１６に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれかによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによる金属酸化膜からなる四層膜構造としても、実施の形態１と同様の効果が得られると共に、ドレイン電極９の最上層膜として画素電極１２と同種金属を用いるため、ドレイン電極９と画素電極１２のコンタクト抵抗を一層小さくできる。なお、その他の構成は参考例１と同様であるので説明を省略する。
参考例１では、ソース配線７、ソース電極８およびドレイン電極９を単層膜により構成したが、図１５および１６に示すように、ソース配線７、ソース電極８およびドレイン電極９を、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれかによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによる金属酸化膜からなる四層膜構造としても、実施の形態１と同様の効果が得られると共に、ドレイン電極９の最上層膜として画素電極１２と同種金属を用いるため、ドレイン電極９と画素電極１２のコンタクト抵抗を一層小さくできる。なお、その他の構成は参考例１と同様であるので説明を省略する。
図１５および図１６に、参考例５による液晶表示装置のアレイ基板の製造工程を示す。参考例１と同様の方法により、透明絶縁性基板１上にゲート電極３を有するゲート配線２、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成する。
次に、図１６−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれかによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによる金属酸化膜を連続して成膜し、四層膜１６を形成する。次に、図１５−ｂおよび図１６−ｂに示すように、ドライエッチング法を用いて四層膜１６を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１５−ｃおよび図１６−ｃに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図１５−ｄおよび図１６−ｄに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介して電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
次に、図１６−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれかによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによる金属酸化膜を連続して成膜し、四層膜１６を形成する。次に、図１５−ｂおよび図１６−ｂに示すように、ドライエッチング法を用いて四層膜１６を同時にパターニングし、ソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。次に、図１５−ｃおよび図１６−ｃに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。最後に、図１５−ｄおよび図１６−ｄに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。このとき、画素電極１２は、ドレイン電極９上に形成されたコンタクトホール１１を介して電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
実施の形態１．
図１７および図１８はこの発明の実施の形態１による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。図１９および図２０は実施の形態１による液晶表示装置のアレイ基板の他の製造工程を示す平面図および断面図である。図１８において、１７はコンタクトホール１１内壁に形成された金属膜であり、図２０において、１８はコンタクトホール１１に充填された導電性樹脂である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
図１７および図１８はこの発明の実施の形態１による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。図１９および図２０は実施の形態１による液晶表示装置のアレイ基板の他の製造工程を示す平面図および断面図である。図１８において、１７はコンタクトホール１１内壁に形成された金属膜であり、図２０において、１８はコンタクトホール１１に充填された導電性樹脂である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板の製造方法について説明する。
参考例１と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層５およびコンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする（図１７−ａおよび図１８−ａ）。
参考例１と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層５およびコンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする（図１７−ａおよび図１８−ａ）。
次に、図１７−ｂおよび図１８−ｂに示すように、樹脂を塗布し、焼成して層間絶縁膜１０を形成する。次に、図１７−ｃおよび図１８−ｃに示すように、透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。次に、図１７−ｄおよび図１８−ｄに示すように、ドレイン電極９上の画素電極１２および層間絶縁膜１０をドライエッチング法を用いてエッチングし、コンタクトホール１１を形成し、このコンタクトホール１１を通じてドレイン電極９を露出させる。次に、図１７−ｅおよび図１８−ｅに示すように、スパッタ法によりＣｒを成膜した後パターニングし、コンタクトホール１１内壁に金属膜１７を形成する。もしくは、図１９および図２０に示すように、コンタクトホール１１内に導電性樹脂を充填する。このようにして、ドレイン電極９と画素電極１２はコンタクトホール１１内壁に形成された金属膜１７、もしくはコンタクトホール１１に充填された導電性樹脂１８により電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
なお、ゲート配線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれかでもよい。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａまたはＣｕでもよい。
また、ドレイン電極９と画素電極１２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれかの金属を用いて形成してもよい。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａまたはＣｕでもよい。
また、ドレイン電極９と画素電極１２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれかの金属を用いて形成してもよい。
本実施の形態によれば、画素電極１２を構成する透明導電膜（ＩＴＯ）の成膜時には、図１７−ｃおよび図１８−ｃに示す工程では、層間絶縁膜１０によりソース電極８、ソース配線７およびドレイン電極９を覆った状態で、透明導電膜ＩＴＯが成膜され、パターニングされて画素電極１２が形成され、ドレイン電極９は露出していないので、画素電極１２形成工程においてドレイン電極９の表面には絶縁体となる酸化膜は形成されず、ドレイン電極９と画素電極１２とのコンタクト抵抗を増大させないため、参考例１と同様の効果が得られる。
さらに、ドレイン電極と画素電極のコンタクト部に導電性樹脂１８を充填し、平坦化をはかることにより、配向不良を低減することができる。
さらに、ドレイン電極と画素電極のコンタクト部に導電性樹脂１８を充填し、平坦化をはかることにより、配向不良を低減することができる。
実施の形態２．
図２１および図２２はこの発明の実施の形態２による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。なお、図中の符号は図１および図２に示す符号と同一であるので説明を省略する。
図２１および図２２はこの発明の実施の形態２による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。なお、図中の符号は図１および図２に示す符号と同一であるので説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板の製造方法について説明する。
参考例１と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層５およびコンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。続いて、ＣＶＤ法によりＳｉＮを成膜し、ソース電極８、ソース配線７およびドレイン電極９を覆う絶縁膜１３を形成する。（図２１−ａおよび図２２−ａ）。
参考例１と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層５およびコンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。続いて、ＣＶＤ法によりＳｉＮを成膜し、ソース電極８、ソース配線７およびドレイン電極９を覆う絶縁膜１３を形成する。（図２１−ａおよび図２２−ａ）。
次に、図２１−ｂおよび図２２−ｂに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極９上にコンタクトホール１１を形成後、焼成して層間絶縁膜１０を形成する。次に、図２１−ｃおよび図２２−ｃに示すように、層間絶縁膜１０上に透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。次に、図２１−ｄおよび図２２−ｄに示すように、ドレイン電極９上の画素電極１２を構成するＩＴＯ膜および絶縁膜１３をドライエッチング法を用いてエッチングし、コンタクトホール１１を通じて絶縁膜１３をエッチングして絶縁膜１３にコンタクトホール１４を形成し、コンタクトホール１１、１４を通じてドレイン電極９を露出させる。次に、図２１−ｅおよび図２２−ｅに示すように、スパッタ法によりＣｒを成膜した後パターニングし、コンタクトホール１１および１４の内壁に金属膜１７を形成する。このようにして、ドレイン電極９と画素電極１２はコンタクトホール１１および１４の内壁に形成された金属膜１７により電気的に接続される。図２５−ａに上記工程によるドレイン電極９と画素電極１２とのコンタクト部形成のフロー図を示す。以上の工程により、液晶表示装置のアレイ基板を形成する。
なお、層間絶縁膜１０に対して絶縁膜１３が選択エッチング可能な場合には、画素電極１２形成時に、同時に、ドレイン電極９上の絶縁膜１３をエッチングしてコンタクトホール１４を形成してもよい。図２５−ｃに上記工程によるドレイン電極９と画素電極１２とのコンタクト部形成のフロー図を示す。
また、ゲート配線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれかでもよい。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａまたはＣｕでもよい。
また、ドレイン電極９と画素電極１２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれかの金属を用いて形成してもよい。
また、ゲート配線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれかでもよい。
また、ソース配線７およびソース電極８、ドレイン電極９を構成する材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａまたはＣｕでもよい。
また、ドレイン電極９と画素電極１２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれかの金属を用いて形成してもよい。
また、図２３および図２４に、実施の形態２による液晶表示装置のアレイ基板の他の製造工程を示す。参考例１と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線２およびゲート電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッチング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極３の上方の位置に半導体層５およびコンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７およびコンタクト層６上にソース電極８とドレイン電極９を形成する。同時に、ソース電極８およびドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉをエッチングする。続いて、ＣＶＤ法によりＳｉＮを成膜し、ソース電極８、ソース配線７およびドレイン電極９を覆う絶縁膜１３を形成する。続いて、樹脂を塗布し、焼成して層間絶縁膜１０を形成する。（図２３−ａおよび図２４−ａ）。
次に、図２３−ｂおよび図２４−ｂに示すように、層間絶縁膜１０上に透明導電膜としてＩＴＯをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極１２を形成する。次に、図２３−ｃおよび図２４−ｃに示すように、ドレイン電極９上の画素電極１２を構成するＩＴＯ膜、層間絶縁膜１０および絶縁膜１３をドライエッチング法を用いてエッチングし、層間絶縁膜１０および絶縁膜１３にコンタクトホール１１および１４を形成し、このコンタクトホール１１、１４を通じてドレイン電極９を露出させる。次に、図２３−ｄおよび図２４−ｄに示すように、スパッタ法によりＣｒを成膜した後パターニングし、コンタクトホール１１および１４の内壁に金属膜１７を形成する。このようにして、ドレイン電極９と画素電極１２はコンタクトホール１１および１４の内壁に形成された金属膜１７により電気的に接続される。図２５−ｂに上記工程によるドレイン電極９と画素電極１２とのコンタクト部形成のフロー図を示す。以上の工程により、液晶表示装置のアレイ基板を形成してもよい。
本実施の形態の図２１−ｃおよび図２２−ｃに示す工程では、絶縁膜１３によりソース電極８、ソース配線７およびドレイン電極９を覆った状態で透明導電膜ＩＴＯが成膜され、パターニングされて画素電極１２が形成され、また、図２３-ｂおよび図２４−ｂに示す工程では、絶縁膜１３および層間絶縁膜１０によりソース電極８、ソース配線７およびドレイン電極９を覆った状態で透明導電膜ＩＴＯが成膜され、パターニングされて画素電極１２が形成されるので、実施の形態１と同様の効果が得られる。
本実施の形態の図２１−ｃおよび図２２−ｃに示す工程では、絶縁膜１３によりソース電極８、ソース配線７およびドレイン電極９を覆った状態で透明導電膜ＩＴＯが成膜され、パターニングされて画素電極１２が形成され、また、図２３-ｂおよび図２４−ｂに示す工程では、絶縁膜１３および層間絶縁膜１０によりソース電極８、ソース配線７およびドレイン電極９を覆った状態で透明導電膜ＩＴＯが成膜され、パターニングされて画素電極１２が形成されるので、実施の形態１と同様の効果が得られる。
実施の形態３．
図２６および図２７はこの発明の実施の形態３による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、１９はソース配線端子部、２０はソース配線端子部１９に形成されたソース配線７材料によるソース配線端子、２１はソース配線端子部１９に設けられた層間絶縁膜１０の開口部、２２は画素電極を構成するＩＴＯ膜である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
図２６および図２７はこの発明の実施の形態３による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、１９はソース配線端子部、２０はソース配線端子部１９に形成されたソース配線７材料によるソース配線端子、２１はソース配線端子部１９に設けられた層間絶縁膜１０の開口部、２２は画素電極を構成するＩＴＯ膜である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板上のソース配線端子部の製造方法について説明する。
ソース配線端子部１９では、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図２６−ａおよび２７−ａに示すように、最下層膜としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７形成と同時にソース配線端子２０を形成する。次に、図２６−ｂおよび図２７−ｂに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子２０上に開口部２１を形成後、焼成して層間絶縁膜１０を形成する。次に、図２６−ｃおよび図２７−ｃに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図２６−ｄおよび図２７−ｄに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングして、ソース配線端子部１９のＩＴＯ膜２２を除去する。以上の工程により、表面層がソース配線７材料により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、参考例１、２、３、４、および５に示すソース配線７の構成材料を用いて形成してもよい。
ソース配線端子部１９では、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図２６−ａおよび２７−ａに示すように、最下層膜としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７形成と同時にソース配線端子２０を形成する。次に、図２６−ｂおよび図２７−ｂに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子２０上に開口部２１を形成後、焼成して層間絶縁膜１０を形成する。次に、図２６−ｃおよび図２７−ｃに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図２６−ｄおよび図２７−ｄに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングして、ソース配線端子部１９のＩＴＯ膜２２を除去する。以上の工程により、表面層がソース配線７材料により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、参考例１、２、３、４、および５に示すソース配線７の構成材料を用いて形成してもよい。
また、図２８および図２９に、実施の形態３による液晶表示装置のソース配線端子部の他の製造工程を示す。
ソース配線端子部１９では、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図２８−ａおよび２９−ａに示すように、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７形成と同時にソース配線端子２０を形成する。続いて、樹脂を塗布し、焼成して層間絶縁膜１０を形成する。次に、図２８−ｂおよび図２９−ｂに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図２８−ｃおよび図２９−ｃに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングして、ソース配線端子部１９のＩＴＯ膜２２を除去する。次に、図２８−ｄおよび図２９−ｄに示すように、層間絶縁膜１０をパターニングして、ソース配線端子２０上に開口部２１を形成する。以上の工程により、表面層がソース配線７材料により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、実施の形態１に示すソース配線７の構成材料を用いて形成してもよい。
ソース配線端子部１９では、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図２８−ａおよび２９−ａに示すように、Ｃｒ、Ａｌを連続して成膜した後、パターニングしてソース配線７形成と同時にソース配線端子２０を形成する。続いて、樹脂を塗布し、焼成して層間絶縁膜１０を形成する。次に、図２８−ｂおよび図２９−ｂに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図２８−ｃおよび図２９−ｃに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングして、ソース配線端子部１９のＩＴＯ膜２２を除去する。次に、図２８−ｄおよび図２９−ｄに示すように、層間絶縁膜１０をパターニングして、ソース配線端子２０上に開口部２１を形成する。以上の工程により、表面層がソース配線７材料により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、実施の形態１に示すソース配線７の構成材料を用いて形成してもよい。
また、図３０に層間絶縁膜の下層にＳｉＮ等からなる絶縁膜が形成されている場合の、表面層がソース配線材料により構成されるソース配線端子部形成のフロー図を示す。
図３０−ａは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に開口部を有する層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去して、ソース配線端子部を形成する場合を示す。
図３０−ｂは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去し、次に層間絶縁膜に開口部を形成して、ソース配線端子部を形成する場合を示す。
図３０−ｃは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口部を形成して、ソース配線端子部を形成する場合を示す。
図３０−ａは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に開口部を有する層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去して、ソース配線端子部を形成する場合を示す。
図３０−ｂは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去し、次に層間絶縁膜に開口部を形成して、ソース配線端子部を形成する場合を示す。
図３０−ｃは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングしてソース配線端子部のＩＴＯ膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口部を形成して、ソース配線端子部を形成する場合を示す。
本実施の形態によれば、ソース配線端子部１９を構成するソース配線端子２０を、酸化膜が導電性を有する金属で形成する、もしくは、画素電極を構成する透明導電膜（ＩＴＯ）の成膜時にソース配線端子が表面に露出しない製造工程を採用することにより、端子取り出しにおいて、良好なコンタクトを得ることができる
実施の形態４．
図３１および図３２はこの発明の実施の形態４による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、２３はソース配線端子２０上の層間絶縁膜１０に設けられたコンタクトホール、２４はソース配線端子部１９の表面層を構成するＩＴＯ膜による端子である。なお、図２６および図２７と同一部分については同符号を付し説明を省略する。
図３１および図３２はこの発明の実施の形態４による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、２３はソース配線端子２０上の層間絶縁膜１０に設けられたコンタクトホール、２４はソース配線端子部１９の表面層を構成するＩＴＯ膜による端子である。なお、図２６および図２７と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板上のソース配線端子部の製造方法について説明する。
ソース配線端子部１９は、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図３１−ａおよび３２−ａに示すように、最下層膜としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７形成と同時にソース配線端子２０を形成する。次に、図３１−ｂおよび図３２−ｂに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子２０上にコンタクトホール２３を形成後、焼成して層間絶縁膜１０を形成する。次に、図３１−ｃおよび図３２−ｃに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図３１−ｄおよび図３２−ｄに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングし、ソース配線端子部１９の表面層としてのＩＴＯ膜による端子２４を形成する。このとき、コンタクトホール２３を介して、ＩＴＯ膜による端子２４とソース配線端子２０が電気的に接続される。以上の工程により、表面層が画素電極を構成するＩＴＯ膜２２により構成されたソース配線端子部１９が形成される。
ソース配線端子部１９は、参考例１と同様の方法により、透明絶縁性基板１上にゲート絶縁膜４、半導体層５およびコンタクト層６が形成される。次に、図３１−ａおよび３２−ａに示すように、最下層膜としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線７形成と同時にソース配線端子２０を形成する。次に、図３１−ｂおよび図３２−ｂに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子２０上にコンタクトホール２３を形成後、焼成して層間絶縁膜１０を形成する。次に、図３１−ｃおよび図３２−ｃに示すように、画素電極を構成するＩＴＯ膜２２をスパッタ法により形成する。次に、図３１−ｄおよび図３２−ｄに示すように、レジストを形成しドライエッチング法を用いてＩＴＯ膜２２をパターニングし、ソース配線端子部１９の表面層としてのＩＴＯ膜による端子２４を形成する。このとき、コンタクトホール２３を介して、ＩＴＯ膜による端子２４とソース配線端子２０が電気的に接続される。以上の工程により、表面層が画素電極を構成するＩＴＯ膜２２により構成されたソース配線端子部１９が形成される。
また、図３３に層間絶縁膜の下層にＳｉＮ等からなる絶縁膜が形成されている場合等の、表面層がＩＴＯ膜により構成されるソース配線端子部形成のフロー図を示す。
図３３−ａは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上に絶縁膜のコンタクトホールを形成し、次にコンタクトホールを有する層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜して、パターニングすることによりソース配線端子部の表面層にＩＴＯ膜を形成する場合を示す。
図３０−ｂは、ソース配線およびソース配線端子形成後、層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するＩＴＯ膜とソース配線端子を電気的に接続する場合を示す。
図３３−ａは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上に絶縁膜のコンタクトホールを形成し、次にコンタクトホールを有する層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜して、パターニングすることによりソース配線端子部の表面層にＩＴＯ膜を形成する場合を示す。
図３０−ｂは、ソース配線およびソース配線端子形成後、層間絶縁膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するＩＴＯ膜とソース配線端子を電気的に接続する場合を示す。
図３０−ｃは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上に絶縁膜のコンタクトホールを形成し、次に層間絶縁膜を成膜し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングして層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するＩＴＯ膜とソース配線端子を電気的に接続する場合を示す。
図３０−ｄは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するＩＴＯ膜とソース配線端子を電気的に接続する場合を示す。
図３０−ｄは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するＩＴＯ膜とソース配線端子を電気的に接続する場合を示す。
本実施の形態によれば、ソース配線端子部１９の表面層に画素電極を構成するＩＴＯ膜を採用する場合でも、実施の形態３と同様の効果が得られる。
実施の形態５．
図３４および図３５はこの発明の実施の形態５による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、２５はゲート配線端子部、２６はゲート配線端子部２５に形成されたゲート配線２材料によるゲート配線端子、２７はゲート配線端子部２５に設けられた層間絶縁膜１０の開口部である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
図３４および図３５はこの発明の実施の形態５による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、２５はゲート配線端子部、２６はゲート配線端子部２５に形成されたゲート配線２材料によるゲート配線端子、２７はゲート配線端子部２５に設けられた層間絶縁膜１０の開口部である。なお、図１および図２と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
参考例１と同様の方法により、透明絶縁性基板１上にＩｒからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ソース電極およびドレイン電極（図示せず）としてＩｒ等を成膜後、エッチング工程においてゲート配線端子部２５のＩｒ膜を除去する。以上の工程により、ゲート配線端子部２５では、図３４−ａおよび図３５−ａに示すように、ゲート配線端子２６上にゲート絶縁膜４のみが形成された状態となる。次に、図３４−ｂおよび３５−ｂに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子２６上に開口部２７を形成後、焼成して層間絶縁膜１０を形成する。次に、図３４−ｃおよび３５−ｃに示すように、層間絶縁膜１０をマスクとして、ゲート配線端子２６上のゲート絶縁膜４をエッチング除去する。次に、図３４−ｄおよび３５−ｄに示すように、画素電極を構成するＩＴＯ膜２２を成膜する。次に、図３４−ｅおよび図３５−ｅに示すように、ドライエッチング法を用いて、ゲート配線端子部２５のＩＴＯ膜２２を除去する。以上の工程により、表面層がゲート配線２材料により構成されたゲート配線端子部２５が形成される。
参考例１と同様の方法により、透明絶縁性基板１上にＩｒからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ソース電極およびドレイン電極（図示せず）としてＩｒ等を成膜後、エッチング工程においてゲート配線端子部２５のＩｒ膜を除去する。以上の工程により、ゲート配線端子部２５では、図３４−ａおよび図３５−ａに示すように、ゲート配線端子２６上にゲート絶縁膜４のみが形成された状態となる。次に、図３４−ｂおよび３５−ｂに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子２６上に開口部２７を形成後、焼成して層間絶縁膜１０を形成する。次に、図３４−ｃおよび３５−ｃに示すように、層間絶縁膜１０をマスクとして、ゲート配線端子２６上のゲート絶縁膜４をエッチング除去する。次に、図３４−ｄおよび３５−ｄに示すように、画素電極を構成するＩＴＯ膜２２を成膜する。次に、図３４−ｅおよび図３５−ｅに示すように、ドライエッチング法を用いて、ゲート配線端子部２５のＩＴＯ膜２２を除去する。以上の工程により、表面層がゲート配線２材料により構成されたゲート配線端子部２５が形成される。
なお、ゲート絶縁膜４のエッチングは、ＩＴＯ膜２２のエッチング後に行ってもよい。
また、層間絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはＳｉＮ成膜後に、ゲート配線端子２６上のＳｉＮを除去する工程を含んでもよい。
また、層間絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはＳｉＮ成膜後に、ゲート配線端子２６上のＳｉＮを除去する工程を含んでもよい。
本実施の形態によれば、ゲート配線端子部２５を構成するゲート配線端子２６を酸化膜が導電性を有する金属で形成することにより、端子取り出しにおいて、良好なコンタクトを得ることができる。
実施の形態６．
図３６および図３７はこの発明の実施の形態６による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、２８はゲート配線端子部２５に設けられたゲート絶縁膜４の開口部、２９はゲート配線端子部２５の表面層を構成するＩＴＯ膜による端子である。なお、図３４および図３５と同一部分については同符号を付し説明を省略する。
図３６および図３７はこの発明の実施の形態６による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、２８はゲート配線端子部２５に設けられたゲート絶縁膜４の開口部、２９はゲート配線端子部２５の表面層を構成するＩＴＯ膜による端子である。なお、図３４および図３５と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
実施の形態５と同様に、透明絶縁性基板１上にＩｒからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ソース電極およびドレイン電極（図示せず）としてＩｒ等を成膜後、エッチング工程においてゲート配線端子部２５のＩｒ膜を除去する。
次に、図３６−ａおよび図３７−ａに示すように、ゲート配線端子２６上のゲート絶縁膜４をエッチングし開口部２８を形成する。次に、図３６−ｂおよび３７−ｂに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子２６上に開口部２７を形成後、焼成して層間絶縁膜１０を形成する。次に、図３６−ｃおよび３７−ｃに示すように、画素電極を構成するＩＴＯ膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部２５にＩＴＯ膜による端子２９を形成する。以上の工程により、表面層がＩＴＯ膜により構成されたゲート配線端子部２５が形成される。
実施の形態５と同様に、透明絶縁性基板１上にＩｒからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ソース電極およびドレイン電極（図示せず）としてＩｒ等を成膜後、エッチング工程においてゲート配線端子部２５のＩｒ膜を除去する。
次に、図３６−ａおよび図３７−ａに示すように、ゲート配線端子２６上のゲート絶縁膜４をエッチングし開口部２８を形成する。次に、図３６−ｂおよび３７−ｂに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子２６上に開口部２７を形成後、焼成して層間絶縁膜１０を形成する。次に、図３６−ｃおよび３７−ｃに示すように、画素電極を構成するＩＴＯ膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部２５にＩＴＯ膜による端子２９を形成する。以上の工程により、表面層がＩＴＯ膜により構成されたゲート配線端子部２５が形成される。
なお、ゲート絶縁膜４の開口部２８形成は、層間絶縁膜１０形成後に行ってもよい。
また、層間絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはＳｉＮ成膜後に開口部を形成する工程を含んでもよい。
また、ゲート配線端子部２５の層間絶縁膜１０の開口部２７に形成されたＩＴＯ膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子２６と層間絶縁膜１０上に形成されたＩＴＯ膜の電気的接続を行ってもよい。
また、層間絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはＳｉＮ成膜後に開口部を形成する工程を含んでもよい。
また、ゲート配線端子部２５の層間絶縁膜１０の開口部２７に形成されたＩＴＯ膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子２６と層間絶縁膜１０上に形成されたＩＴＯ膜の電気的接続を行ってもよい。
本実施の形態によれば、ゲート配線端子部２５の表面層に画素電極を構成するＩＴＯ膜を採用する場合でも、実施の形態５と同様の効果が得られる。
実施の形態７．
図３８および図３９はこの発明の実施の形態７による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、３０はゲート配線端子部２５の層間絶縁膜１０に設けられたコンタクトホール、３１はゲート配線端子部２５に形成されたソース電極およびドレイン電極構成材料による端子である。なお、図３６および図３７と同一部分については同符号を付し説明を省略する。
図３８および図３９はこの発明の実施の形態７による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、３０はゲート配線端子部２５の層間絶縁膜１０に設けられたコンタクトホール、３１はゲート配線端子部２５に形成されたソース電極およびドレイン電極構成材料による端子である。なお、図３６および図３７と同一部分については同符号を付し説明を省略する。
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
参考例１と同様の方法により、透明絶縁性基板１上にＡｌからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ゲート配線端子２６上のゲート絶縁膜４に開口部２８を形成する（図３８−ａおよび図３９−ａ）。次に、図３８−ｂおよび図３９−ｂに示すように、ソース電極およびドレイン電極（図示せず）としてＩｒ／Ａｌ／Ｃｒを成膜後、エッチングにより、ゲート配線端子部２５にソース電極およびドレイン電極構成材料により形成された端子３１を形成する。次に、図３８−ｃおよび３８−ｃに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子部２５にコンタクトホール３０を形成後、焼成して層間絶縁膜１０を形成する。次に、図３８−ｄおよび３９−ｄに示すように、画素電極を構成するＩＴＯ膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部２５にＩＴＯ膜による端子２９を形成する。以上の工程により、表面層がＩＴＯ膜により構成されたゲート配線端子部２５が形成される。
参考例１と同様の方法により、透明絶縁性基板１上にＡｌからなるゲート配線２形成と同時にゲート配線端子２６を形成する。続いて、ゲート絶縁膜４、半導体層５およびコンタクト層６を形成後、ドライエッチング法によりゲート配線端子部２５の半導体層５およびコンタクト層６を除去する。続いて、ゲート配線端子２６上のゲート絶縁膜４に開口部２８を形成する（図３８−ａおよび図３９−ａ）。次に、図３８−ｂおよび図３９−ｂに示すように、ソース電極およびドレイン電極（図示せず）としてＩｒ／Ａｌ／Ｃｒを成膜後、エッチングにより、ゲート配線端子部２５にソース電極およびドレイン電極構成材料により形成された端子３１を形成する。次に、図３８−ｃおよび３８−ｃに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子部２５にコンタクトホール３０を形成後、焼成して層間絶縁膜１０を形成する。次に、図３８−ｄおよび３９−ｄに示すように、画素電極を構成するＩＴＯ膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部２５にＩＴＯ膜による端子２９を形成する。以上の工程により、表面層がＩＴＯ膜により構成されたゲート配線端子部２５が形成される。
なお、層間絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはＳｉＮ成膜後にコンタクトホールを形成する工程を含んでもよい。
また、ゲート配線端子部２５の層間絶縁膜１０のコンタクトホール３０に形成されたＩＴＯ膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子２６と層間絶縁膜１０上に形成されたＩＴＯ膜の電気的接続を行ってもよい。
また、ゲート配線端子部２５の層間絶縁膜１０のコンタクトホール３０に形成されたＩＴＯ膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子２６と層間絶縁膜１０上に形成されたＩＴＯ膜の電気的接続を行ってもよい。
本実施の形態によれば、ゲート配線端子２６をＡｌを用いて形成する場合においても、ゲート配線端子２６上に、ソース電極およびドレイン電極を構成する酸化膜が導電性を有する金属を用いて端子を形成し、次にゲート配線端子部２５の表面層として画素電極を構成するＩＴＯ膜を採用することにより、端子取り出しにおいて、良好なコンタクトを得ることができる。
１ 透明絶縁性基板、２ ゲート配線、３ ゲート電極、４ ゲート絶縁膜、
５ 半導体層（ｉ層ａ−Ｓｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、
７ ソース配線、８ ソース電極、９ ドレイン電極、１０ 層間絶縁膜、
１１ コンタクトホール、１２ 画素電極、１７ 金属膜、
１８ 導電性樹脂、１９ ソース配線端子部、２０ ソース配線端子、
２１ 開口部、２２ ＩＴＯ膜、２３ コンタクトホール、
２４ ＩＴＯ膜による端子、２５ ゲート配線端子部、
２６ ゲート配線端子、２７ 開口部、２８ 開口部、
２９ ＩＴＯ膜による端子、３０ コンタクトホール、３１ 端子。
５ 半導体層（ｉ層ａ−Ｓｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、
７ ソース配線、８ ソース電極、９ ドレイン電極、１０ 層間絶縁膜、
１１ コンタクトホール、１２ 画素電極、１７ 金属膜、
１８ 導電性樹脂、１９ ソース配線端子部、２０ ソース配線端子、
２１ 開口部、２２ ＩＴＯ膜、２３ コンタクトホール、
２４ ＩＴＯ膜による端子、２５ ゲート配線端子部、
２６ ゲート配線端子、２７ 開口部、２８ 開口部、
２９ ＩＴＯ膜による端子、３０ コンタクトホール、３１ 端子。
Claims (3)
- 透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、
上記制御電極および制御電極配線上に絶縁膜を形成する工程と、
上記制御電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上に層間絶縁膜を形成する工程と、
上記層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記第二の電極上の上記層間絶縁膜および上記透明導電膜にコンタクトホールを形成し、このコンタクトホールを通じて上記第二の電極を露出させる工程と、
上記コンタクトホールを形成した後、上記コンタクトホール内壁に金属膜を形成、もしくは上記コンタクトホール内に導電性樹脂を充填して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。 - 透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、
上記制御電極および制御電極配線上に第一絶縁膜を形成する工程と、
上記制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、
上記第二の電極上の上記層間絶縁膜にコンタクトホールを形成する工程と、
上記コンタクトホールを形成した後、上記第二絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記コンタクトホールを通じて上記第二絶縁膜をエッチングし、上記第二の電極を露出させる工程と、
上記コンタクトホール内壁に金属膜を形成して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。 - 透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、
上記制御電極および制御電極配線上に第一絶縁膜を形成する工程と、
上記制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、
上記第二絶縁膜および層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記第二の電極上の上記第二絶縁膜、層間絶縁膜および透明導電膜をエッチングして、コンタクトホールを形成し、このコンタクトホールを通じて上記第二の電極を露出させる工程と、
上記コンタクトホールを形成した後、上記コンタクトホール内壁に金属膜を形成して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006321768A JP4606403B2 (ja) | 2006-11-29 | 2006-11-29 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006321768A JP4606403B2 (ja) | 2006-11-29 | 2006-11-29 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10015697A Division JPH10293321A (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007086803A JP2007086803A (ja) | 2007-04-05 |
| JP4606403B2 true JP4606403B2 (ja) | 2011-01-05 |
Family
ID=37973766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006321768A Expired - Lifetime JP4606403B2 (ja) | 2006-11-29 | 2006-11-29 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4606403B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140094188A (ko) | 2013-01-21 | 2014-07-30 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973103A (ja) * | 1995-06-30 | 1997-03-18 | Canon Inc | 表示装置及びその製造方法 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
-
2006
- 2006-11-29 JP JP2006321768A patent/JP4606403B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973103A (ja) * | 1995-06-30 | 1997-03-18 | Canon Inc | 表示装置及びその製造方法 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007086803A (ja) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100501981C (zh) | 薄膜晶体管基板的制造方法 | |
| JP5232937B2 (ja) | アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル | |
| KR101162837B1 (ko) | 다층막의 형성방법 및 표시패널의 제조방법 | |
| US7842954B2 (en) | Active matrix array structure | |
| JP2000241832A (ja) | 液晶表示装置およびその製造方法 | |
| US5978058A (en) | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor | |
| KR100913819B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| JP5505757B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP2000199917A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JPH10293321A (ja) | 液晶表示装置およびその製造方法 | |
| JPWO2011010415A1 (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN109003944B (zh) | 一种基板的制作方法及基板、显示装置 | |
| US7256076B2 (en) | Manufacturing method of liquid crystal display device | |
| JP4606403B2 (ja) | 液晶表示装置の製造方法 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| CN111682057A (zh) | 显示面板及显示面板的制备方法 | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| JP5194526B2 (ja) | 薄膜トランジスタの製造方法、画素アレイの製造方法 | |
| US8592262B2 (en) | Residue isolation process in TFT LCD fabrication | |
| JP4329847B2 (ja) | 電気光学装置及び電気光学装置製造方法 | |
| JP3436487B2 (ja) | アクティブマトリクス基板の製造方法 | |
| WO2011162242A1 (ja) | 半導体装置およびその製造方法 | |
| JP5900823B2 (ja) | 液晶表示装置 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| JP2010212308A (ja) | 配線構造、及びそれを備えた液晶表示装置、並びに配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |