JP4643786B2 - 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 - Google Patents
反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 Download PDFInfo
- Publication number
- JP4643786B2 JP4643786B2 JP2000051631A JP2000051631A JP4643786B2 JP 4643786 B2 JP4643786 B2 JP 4643786B2 JP 2000051631 A JP2000051631 A JP 2000051631A JP 2000051631 A JP2000051631 A JP 2000051631A JP 4643786 B2 JP4643786 B2 JP 4643786B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- reflective
- insulating film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板にスイッチング素子と反射電極とを形成し、該半導体基板とコモン電極との間に液晶を封入した反射型液晶表示装置、反射型液晶表示装置用モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ヘッドマウントディスプレイや投写型ディスプレイとして、シリコンチップ・ベースド液晶といわれる反射型液晶表示装置が注目されている。
図１７はシリコンチップ・ベースド液晶を使用した反射型液晶表示装置の原理を示す模式図、図１８は同じくその反射型液晶表示装置の構成を示す組立図である。
【０００３】
この反射型液晶表示装置は、赤色、緑色及び青色の発光ダイオードにより構成された光源５１と、偏光子（polarizer ）５２及び検光子（analyzer）５３と、ＬＣＯＳ（liquid Crystal on Silicon ）ユニット５４とにより構成される。
ＬＣＯＳユニット５４は、図１８に示すように、マトリクス状に配列された微小な反射電極６１、及びＣＭＯＳ（図示せず）等の素子が形成されたシリコンチップモジュール５４ａと、このシリコンチップモジュール５４ａの上に配置される液晶パネル５４ｂとにより構成される。また、液晶パネル５４ｂは、シール材６６と、ガラス基板６７と、それらの間に封入された液晶層６８とにより構成され、ガラス基板６７の下面側には透明導電材料からなるコモン電極６７ａが形成されている。
【０００４】
図１９はシリコンチップモジュール５４ａの模式的平面図である。この図１９に示すように、シリコンチップモジュール５４ａにはアルミニウム合金により形成された多数の微小な反射電極６１がマトリクス状に配列して形成されている。また、各反射電極６１毎にＭＯＳトランジスタ（スイッチング素子）６２が形成されている。横方向に並ぶＭＯＳトランジスタ６２のゲート電極は同一のゲートバスライン７３ｂに接続され、縦方向に並ぶＭＯＳトランジスタ６２のドレインは同一のデータバスライン７６ｂに接続されている。また、ＭＯＳトランジスタ６２のソースは反射電極６１に接続されている。
【０００５】
図２０はシリコンチップモジュール５４ａの断面図である。シリコン基板７１には、ゲート電極７３ａ、ソース７２ａ及びドレイン７２ｂにより構成されるＭＯＳトランジスタが形成されている。なお、図１９に示すゲートバスライン７３ｂは、ゲート電極７３ａと同じ配線層に形成されている。
シリコン基板７１の上には層間絶縁膜７４が形成されており、この層間絶縁膜７４上には中間配線７６ａ及びデータバスライン７６ｂが形成されている。層間絶縁膜７４には複数の接続プラグ７５ａが埋め込まれており、これらの接続プラグ７５ａを介して、中間配線７６ａはＭＯＳトランジスタのソース７２ａに接続され、データバスライン７６ｂはＭＯＳトランジスタのドレイン７２ｂに接続されている。
【０００６】
中間配線７６ａ及びデータバスライン７６ｂの上には層間絶縁膜７７が形成されている。そして、層間絶縁膜７７の上には、反射電極６１が形成されている。層間絶縁膜７７には複数の接続プラグ７８ａが埋め込まれており、反射電極６１は接続プラグ７８ａ、中間配線７６ａ及び接続プラグ７５ａを介してＭＯＳトランジスタのソース７２ａに電気的に接続されている。
【０００７】
このように構成された反射型液晶表示装置において、図１７に示すように、光源５１から出力された光は偏光子５２を通るときに振動方向が一方向に揃えられる。偏光子５２を通った偏光光がＬＣＯＳユニット５４の液晶パネル５４ｂを通って反射電極６１に到達し、反射電極６１で反射された光が再度液晶パネル５４ｂを通って検光子５３に向う。例えば液晶パネル５４ｂがＴＮモードの場合、反射電極６１とコモン電極６７ａとの間に電圧を印加しない状態では、反射電極６１から液晶パネル５４ｂを通過する間に光の振動方向が一定の角度だけ捩れる。一方、反射電極６１とコモン電極６７ａとの間に十分高い電圧を印加すると、反射電極６１から液晶パネル５４ｂを通過するまでの間に光の振動方向が殆ど変化しない。このため、電圧無印加時に光が遮断されるように偏光子５２と検光子５３とを配置すると、電圧を印加することにより光が透過するようになる。各反射電極６１毎に印加電圧を制御することにより、所望の画像が表示される。
【０００８】
ところで、上述した構造の反射型液晶表示装置に場合、反射電極６１の表面が平坦であることが重要である。このため、反射電極６１を形成する前に層間絶縁膜７７の表面を研磨（例えばＣＭＰ：Chemical Mechanical Polishing ：化学機械研磨）して、平坦化している。
【０００９】
【発明が解決しようとする課題】
本願発明者らは、上述した従来の反射型液晶表示装置には、以下に示す問題点があると考える。すなわち、シリコンチップモジュール５４ａの表面には、反射電極６１の厚さに相当する凹凸がある。このため、反射電極６１間の隙間に空気が入り込むと誘電率がばらついて、色調不良等の原因となる。これを防止するために、反射電極を形成した後、ＳＯＧ（Spin On Glass ）を塗布したり、プラズマ酸化膜を堆積する等の方法により反射電極間の隙間に絶縁材料を埋め込むことが考えられる。しかし、反射電極の上に絶縁物が付着すると、反射電極と液晶との間隔がばらついて、色調不良の原因となる。
【００１０】
反射電極の上に付着した絶縁物をエッチングにより除去することも考えられるが、絶縁物をエッチングする際に反射電極の表面が腐食されて、光の反射効率が低下してしまう。
以上から、本発明は、反射電極間の隙間を絶縁物で埋め込み、かつ、半導体チップモジュールの表面を平坦化して、表示品質が良好な反射型液晶表示装置、反射型液晶表示装置用モジュール及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１に記載の反射型液晶表示装置用モジュールは、半導体基板に形成された複数のスイッチング素子と、前記半導体基板の上に形成された第１の絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜に埋め込まれた接続プラグを介して前記スイッチング素子にそれぞれ電気的に接続された複数の反射電極と、前記反射電極間の隙間に埋め込まれて表面の平坦性を確保する第２の絶縁膜とを有することを特徴とする。
【００１２】
本発明においては、反射電極間の隙間に第２の絶縁膜が埋め込まれており、この第２の絶縁膜によりモジュール表面の平坦性が確保されている。これにより、良好な表示特性が得られる。
また、請求項３に記載の反射型液晶表示装置用モジュールの製造方法は、半導体基板に複数のスイッチング素子を形成するスイッチング素子形成工程と、前記半導体基板の上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜に埋め込まれて前記スイッチング素子と接続された接続プラグを形成する接続プラグ形成工程と、前記第１の絶縁膜の上に、前記接続プラグを介して前記スイッチング素子に電気的に接続された複数の反射電極を形成する反射電極形成工程と、前記半導体基板の上に前記反射電極間の隙間を埋め込む第２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の絶縁膜を化学機械研磨する化学機械研磨工程とを有することを特徴とする。
【００１３】
本発明においては、反射電極を形成した後、反射電極間の隙間を第２の絶縁膜により埋め込む。そして、この第２の絶縁膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing ）して表面を平坦化する。これにより、反射電極と液晶との間隔が均一化され、良好な表示特性が得られる。
この場合に、反射電極の上に例えば窒化シリコン（ＳｉＮ）又は酸化窒化シリコン（ＳｉＯＮ）からなるカバー膜を形成し、このカバー膜をストッパとして第２の絶縁膜をＣＭＰ研磨すると、反射電極が研磨されてしまうことを防止できる。第２の絶縁膜を、ＳＯＧ又は高密度プラズマ（ＨＤＰ：High Density Plasma ）で形成した場合、ＳｉＮ及びＳｉＯＮはこれらの絶縁膜よりも硬度が高いので、ＣＭＰ研磨時のストッパとして使用することができる。また、このカバー膜により、反射電極の酸化が防止され、長期間にわたって良好な反射特性が維持される。
【００１４】
カバー膜を、窒化チタン（ＴｉＮ）又はチタン（Ｔｉ）により形成した場合も、カバー膜をＣＭＰ研磨時のストッパとして使用することができる。但し、この場合は、カバー膜の透明度が低いので、ＣＭＰ研磨後にカバー膜を除去することが必要である。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図８は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。また、図９は同じくその方法により製造されたシリコンチップモジュールの模式的上面図、図１０は本実施の形態の反射型液晶表示装置の構成を示す組立図である。
【００１６】
まず、公知の半導体集積回路の製造技術を使用して、図１（ａ）に示すように、シリコン基板１１に所定のＭＯＳトランジスタ（ＣＭＯＳ）を形成する。すなわち、シリコン基板１１の上に絶縁膜を介してゲート電極１３ａ及びゲートバスライン１３ｂを形成し、ゲート電極１３ａの両側部分のシリコン基板１１に不純物を導入して、ソース１２ａ及びドレイン１２ｂを形成する。
【００１７】
次に、ＨＤＰ（High Density Plasma ）法により、シリコン基板１１の上側全面にＨＤＰ膜（酸化シリコン膜）１４を約８００ｎｍの厚さに形成する。その後、犠牲膜として、プラズマＣＶＤ法によりプラズマ酸化膜（酸化シリコン）１５を約１３００ｎｍの厚さに形成する。なお、ＨＤＰ法によるＨＤＰ膜１４の形成時の条件としては、例えば、ＳｉＨ4 ガス、Ａｒガス及びＯ2 ガスを使用し、圧力が１０ｍTorr、ＬＦパワーが３０００Ｗ、ＨＦパワーが２１００Ｗ、温度が３５０℃である。また、ＳｉＨ4 ガスの流量は８０ｓｃｃｍ、Ａｒガスの流量は４４０ｓｃｃｍ、Ｏ2 ガスの流量は１１５ｓｃｃｍである。
【００１８】
本実施の形態では、ＨＤＰ膜１４とプラズマ酸化膜１５とを積層して層間絶縁膜としているが、ＨＤＰ膜のみ、又はプラズマ酸化膜のみで層間絶縁膜を構成してもよい。更に、プラズマ酸化膜を約５００ｎｍの厚さに形成し、その上にＳＯＧを５００ｎｍの厚さに塗布してキュアした後、プラズマ酸化膜を１０００ｎｍの厚さに形成して層間絶縁膜としてもよい。
【００１９】
次に、図１（ｂ）に示すように、プラズマ酸化膜１５（又はＨＤＰ膜１４）をＣＭＰ研磨して表面を平坦化する。このとき、ゲート電極１３ａ及びゲートバスライン１３ｂの上の絶縁膜の厚さ（ＨＤＰ膜１４及び酸化シリコン膜１５の合計の厚さ）が約１０００ｎｍとなるようにする。
次に、プラズマ酸化膜１５の上にコンタクトホール形成用のレジスト膜（図示せず）を形成する。そして、このレジスト膜をエッチングマスクとしてプラズマ酸化膜１５及びＨＤＰ膜１４をエッチングして、図２（ａ）に示すように、ＭＯＳトランジスタのソース１２ａ及びドレイン１２ｂに到達するコンタクトホール１５ａを形成する。その後、エッチングマスクとして使用したレジスト膜を剥離する。
【００２０】
次に、スパッタ法により、シリコン基板１１の上側全面に、グルーレイヤ（Glu-layer ）としてＴｉＮ膜（図示せず）を約５０ｎｍの厚さに形成し、図２（ｂ）に示すように、ＴｉＮ膜の上にコンタクトホール１５ａが埋め込まれるまでＷ（タングステン）を堆積してＷ膜１６を形成する。このとき、プラズマ酸化膜１５上のＷ膜１６の厚さが約４００ｎｍとなるようにする。
【００２１】
その後、図３（ａ）に示すように、プラズマ酸化膜１５上のＷ膜１６及びＴｉＮ膜を、ＣＭＰ研磨により除去する。これにより、コンタクトホール１５ａ内に埋め込まれた接続プラグ１６ａが形成される。なお、プラズマ酸化膜１５上のＴｉＮ膜及びＷ膜をエッチバックにより除去してもよい。しかし、エッチバックではコンタクトホール１５ａの上部でリセス（recess）が発生し、その上に形成する導電膜の平坦性を劣化させるおそれがあるので、上述したように、ＣＭＰ研磨により表面を平坦化することが好ましい。
【００２２】
次に、図３（ｂ）に示すように、シリコン基板１１の上側全面に、Ｔｉを４０ｎｍ、ＴｉＮを３０ｎｍ、ＡｌＣｕを５００ｎｍ、Ｔｉを５ｎｍ、ＴｉＮを１００ｎｍの厚さに順次積層して、導電膜１７を形成する。但し、導電膜の材料はこれに限定するものではなく、種々の導電材料を使用することができる。
その後、フォトリソグラフィにより導電膜１７をパターニングして、図４（ａ）に示すように、ＭＯＳトランジスタのソース１２ａに電気的に接続した中間配線１７ａと、ドレイン１２ｂに電気的に接続したデータバスライン１７ｂとを同時に形成する。
【００２３】
次に、図４（ｂ）に示すように、ＨＤＰ法により、シリコン基板１１の上側全面にＨＤＰ膜（酸化シリコン膜）１８を約８００ｎｍの厚さに形成する。その後、図５（ａ）に示すように、プラズマＣＶＤ法により、ＨＤＰ膜１８上に犠牲膜としてプラズマ酸化膜（酸化シリコン膜）１９を約１３００ｎｍの厚さに形成する。
【００２４】
次に、図５（ｂ）に示すように、プラズマ酸化膜１９をＣＭＰ研磨して表面を平坦化する。このとき、中間配線１７ａ及びデータバスライン１７ｂの上の絶縁膜（ＨＤＰ膜１８及びプラズマ酸化膜１９）の厚さが約１０００ｎｍとなるようにする。
次に、プラズマ酸化膜１９の上にコンタクトホール形成用のレジスト膜（図示せず）を形成し、このレジスト膜をエッチングマスクとしてプラズマ酸化膜１９及びＨＤＰ膜１８をエッチングして、中間配線１７ａに到達するコンタクトホールを形成する。そして、エッチングマスクとして使用したレジスト膜を剥離した後、シリコン基板１１の上側全面に、グルーレイヤとしてＴｉＮ膜（図示せず）を約５０ｎｍの厚さに形成し、更にコンタクトホールが埋め込まれるまでＷ（タングステン）を堆積してＷ膜を形成する。その後、ＣＭＰ研磨により、プラズマ酸化膜１９上のＷ膜及びＴｉＮ膜を除去する。これにより、図６（ａ）に示すように、コンタクトホール内に埋め込まれた接続プラグ２０ａが形成される。
【００２５】
次に、図６（ｂ）に示すように、シリコン基板１１の上側全面に、Ｔｉを４０ｎｍ、ＴｉＮを３０ｎｍの厚さに積層し、更に最上層としてＡｌＣｕ（又はＡｌＣｕＴｉ）を５００ｎｍの厚さに積層して導電膜を形成し、この導電膜をパターニングして反射電極２１を形成する。
次に、図７（ａ）に示すように、シリコン基板１１の上側全面に、窒化シリコン（ＳｉＮ）又は酸化窒化シリコン（ＳｉＯＮ）からなるカバー膜２２を数１０〜数１００ｎｍの厚さに形成し、反射電極２１の表面を覆う。
【００２６】
その後、図７（ｂ）に示すように、カバー膜２２の上にＳＯＧを塗布して、ＳＯＧ膜２３を形成する。この場合に、ＳＯＧ膜２３の厚さは特に規定するものではないが、相互に隣接した反射電極２１間の隙間がＳＯＧで埋め込まれるようにする。
次に、図８に示すように、ＳＯＧ膜２３の表面をＣＭＰ研磨して平坦化する。このとき、ＳｉＮ又はＳｉＯＮからなるカバー膜２２は、ＳＯＧ膜２３に比べて硬度が高いので、カバー膜２２が露出した時点で研磨速度が遅くなる。従って、反射電極２１が研磨される前にＣＭＰを研磨を終了することができる。このようにして、図１０に示すシリコンチップモジュール１０が製造される。
【００２７】
一方、液晶パネル３０を用意する。この液晶パネル３０は、シール材３２と、ガラス基板３３と、それらの間に封入された液晶３４とにより構成され、ガラス基板３３の下面側にはＩＴＯ（indium-tin oxide：インジウム酸化スズ）等の透明導電材料からなるコモン電極３３ａが形成されている。そして、この液晶パネル３０をシリコンチップモジュール１０の上に接合する。このようにして、第１の実施の形態の反射型表示装置が製造される。
【００２８】
本実施の形態によれば、反射電極２１の表面をＳｉＮ又はＳｉＯＮからなるカバー膜２２で覆い、更に相互に隣接する反射電極２１間の隙間をＳＯＧで埋め込んでＣＭＰ研磨により平坦化するので、シリコンチップモジュール１０の表面の段差がなくなり、各反射電極２１と液晶３４との間隔が均一になる。また、反射電極２１と液晶３４との間隔を数１０〜数１００ｎｍという極めて小さな範囲で制御することができる。これにより、表面の凹凸に起因する色調の劣化等が回避され、極めて高品質の画像表示が得られる。
【００２９】
また、本実施の形態においては、反射電極２１がカバー膜２２に覆われているので、反射電極２１の腐食等の不具合の発生が回避される。
なお、上記の実施の形態では反射電極２１の上に、ＣＭＰ研磨時のストッパとしてＳｉＮ又はＳｉＯＮからなるカバー膜２２を使用したが、カバー膜２２を形成することなく、ＳＯＧ膜２３を形成してもよい。その場合、反射電極２１が露出した時点でＣＭＰ研磨を終了することが重要であるが、例えば振動の変化によりＣＭＰ研磨のエンドポイントを検出するエンドポイントディテクタ等を使用することにより、過剰な研磨を防止することができる。
【００３０】
（第２の実施の形態）
図１１，図１２は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１１，図１２において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００３１】
まず、図１１（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタのゲート電極１３ａ、ゲートバスライン（図示せず）、中間配線１７ａ、データバスライン１７ｂ及び反射電極２１等を形成する。そして、反射電極２１をＳｉＮ又はＳｉＯＮからなるカバー２２で被覆する。
【００３２】
次に、図１１（ｂ）に示すように、ＨＤＰ法により、カバー膜２２の上にＨＤＰ膜４１を形成し、このＨＤＰ膜４１により相互に隣接する反射電極２１間の隙間を埋め込む。ＨＤＰ膜４１は、例えばＳｉＨ4 ガスとＡｒガスとＯ2 ガスとを使用し、圧力が１０ｍTorr、ＬＦパワーが３０００Ｗ、ＨＦパワーが２１００Ｗ、温度が３５０℃の条件で形成する。また、ＳｉＨ4 ガスの流量は８０ｓｃｃｍ、Ａｒガスの流量は４４０ｓｃｃｍ、Ｏ2 ガスの流量は１１５ｓｃｃｍとする。ＨＤＰ膜４１の厚さは特に規定するものではないが、相互に隣接した反射電極２１間の隙間がＨＤＰ膜４１で埋め込まれるようにする。
【００３３】
なお、ＨＤＰ膜４１に替えて、通常の平行平板型プラズマ装置を使用してプラズマ酸化膜（酸化シリコン膜）を形成することが考えられる。しかし、平行平板型プラズマ装置により形成される酸化膜は下地の凹凸の影響を受けやすく、凹部にボイド（空孔）が発生して、表示不良の原因となる。従って、反射電極２１間を埋め込む絶縁膜としては、本実施の形態のようにＨＤＰ膜を使用するか、第１の実施の形態のようにＳＯＧ膜を使用することが好ましい。
【００３４】
次に、図１２に示すように、ＨＤＰ膜４１の表面をＣＭＰ研磨して平坦化する。このとき、ＳｉＮ又はＳｉＯＮからなるカバー膜２２はＨＤＰ膜４１に比べて硬度が高いので、カバー膜２２がストッパとなり、反射電極２１が研磨される前に研磨を終了することができる。このようにして、シリコンチップモジュールが完成する。
【００３５】
その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。これにより、第２の実施の形態の反射型液晶表示装置が製造される。
本実施の形態においては、反射電極２１上に形成したＨＤＰ膜４１をＣＭＰ研磨するので、シリコンチップモジュールの表面の平坦性が極めて高く、表示品質が良好な反射型液晶表示装置を製造することができる。また、ＨＤＰ膜４１をＣＭＰ研磨するときのストッパとしてＳｉＮ又はＳｉＯＮからなるカバー膜２２を用いているので、反射電極２１が研磨されてしまうことが防止される。
【００３６】
なお、カバー膜２２を形成することなく、ＨＤＰ膜４１を形成してもよい。その場合は、エンドポイントディテクタ等を使用して、反射電極２１が過剰に研磨されないようにすることが重要である。
（第３の実施の形態）
図１３，図１４は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１３，図１４において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００３７】
まず、図１３（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタ、ゲートバスライン、中間配線１７ａ、データバスライン１７ｂ及び反射電極２１等を形成する。そして、反射電極２１をＳｉＮ又はＳｉＯＮからなるカバー膜２２で被覆する。
その後、ＨＤＰ法により、カバー膜２２の上にＨＤＰ膜４２を形成し、このＨＤＰ膜４２により相互に隣接する反射電極２１間の隙間を埋め込む。そして、ＨＤＰ膜４２の上にフォトレジストを塗布し、露光及び現像工程を経て、反射電極２１間の領域上にレジスト膜４３を形成する。
【００３８】
次に、レジスト膜４３をエッチングマスクとしてＨＤＰ膜４２をエッチングする。このとき、図１３（ｂ）に示すようにカバー膜２２が露出するまでＨＤＰ膜４２をエッチングしてもよいし、カバー膜２２が露出する前にエッチングを終了してもよい。その後、エッチングマスクとして使用したレジスト膜４３を除去する。
【００３９】
次いで、図１４に示すように、残存したＨＤＰ膜４２をＣＭＰ研磨して表面を平坦化する。そして、ＨＤＰ膜４２とカバー膜２２との間に段差がなくなった時点でＣＭＰ研磨を終了する。このようにして、シリコンチップモジュールが完成する。
その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。これにより、第３の実施の形態の反射型液晶表示装置が製造される。
【００４０】
カバー膜２２上にＨＤＰ膜４３を厚く形成した場合は、ＣＭＰ研磨のみでＨＤＰ膜４３を研磨するとカバー膜２２をストッパとする効果が少なく、平坦性が損なわれることがある。そこで、本実施の形態のようにエッチングにより反射電極２１の上方のＨＤＰ膜４２を除去する（又は、膜厚を薄くする）ことにより、平坦性を確保することができる。本実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００４１】
（第４の実施の形態）
図１５，図１６は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１５，図１６において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００４２】
まず、図１５（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタ、ゲートバスライン、中間配線１７ａ、データバスライン１７ｂを形成し、ＨＤＰ膜１８及びプラズマ酸化膜１９を形成する。そして、プラズマ酸化膜１９の表面をＣＭＰ研磨した後、反射電極となる導電膜（ＡｌＣｕＴｉ／ＴｉＮ／Ｔｉ）４４を形成し、更に導電膜４４の上に、カバー膜となるＴｉＮ膜４５を数１０ｎｍ〜数１００ｎｍ（例えば５０ｎｍ）の厚さに形成する。その後、フォトリソグラフィによりＴｉＮ膜４５及び導電膜４４をパターニングして、図１５（ｂ）に示すように、反射電極２１と、その上を被覆するカバー膜４５ａとを形成する。
【００４３】
次に、図１６（ａ）に示すように、シリコン基板１１の上側全面にＳＯＧを塗布してＳＯＧ膜４６を形成し、相互に隣接する反射電極２１間の隙間をＳＯＧ膜４６で埋め込む。
次いで、カバー膜４５ａが露出するまでＳＯＧ膜４６をＣＭＰ研磨する。この場合に、ＴｉＮからなるカバー膜４５ａはＳＯＧ膜４６に比べて硬度が高いので、カバー膜４５ａがストッパとなり、反射電極２１が研磨されてしまうことが防止される。その後、図１６（ｂ）に示すようにカバー膜４５ａをドライエッチングして、反射電極２１を露出させる。このときのカバー膜４５ａのエッチング条件としては、例えばＣＨＦ3 ガス、ＣＦ4 ガス、Ａｒガス及びＮ2 ガスを使用し、圧力が３００ｍTorr、パワーが１３００Ｗ、ギャップが１０ｍｍとする。また、ＣＨＦ3 ガスの流量は４０ｓｃｃｍ、ＣＦ4 ガスの流量は２００ｓｃｃｍ、Ａｒガスの流量は１０００ｓｃｃｍ、Ｎ2 ガスの流量は６０ｓｃｃｍとする。
【００４４】
これにより、シリコンチップモジュールが完成する。その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。このようにして、第４の実施の形態の反射型液晶表示装置が製造される。本実施の形態においても、第１の実施の形態と同様の効果が得られる。
なお、本実施の形態において、カバー膜４５ａは、ＴｉＮ膜に替えてＴｉ膜により形成してもよい。また、ＳＯＧ膜４６に替えてＨＤＰ膜により反射電極２１間の隙間を埋め込んでも同様の効果が得られる。更に、第３の実施の形態と同様に、反射電極２１間の領域の上方にレジスト膜を形成し、このレジスト膜をエッチングマスクとしてＨＤＰ膜をエッチングし、その後ＣＭＰ研磨してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、反射電極間の隙間をＳＯＧ又はＨＤＰ膜等で埋め込み、化学機械研磨で表面を平坦化するので、反射型液晶表示装置用モジュールの表面の平坦性が良好である。これにより、反射型液晶表示装置の表示品質が向上する。
【００４６】
また、反射電極の上を、窒化シリコン、酸化窒化シリコン、チタン又は窒化チタンにより構成されるカバー膜で覆うことにより、化学機械研磨時にカバー膜をストッパーとして使用することができ、反射電極を研磨してしまうことが防止される。また、このカバー膜を窒化シリコン又は酸化窒化シリコンにより形成した場合は、カバー膜を除去する必要がなく、反射電極の表面の酸化が防止されるという効果が得られる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図２】図２は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その４）である。
【図５】図５は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その５）である。
【図６】図６は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その６）である。
【図７】図７は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その７）である。
【図８】図８は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その８）である。
【図９】図９は本発明の第１の実施の形態のシリコンチップモジュールの模式的上面図である。
【図１０】図１０は本発明の第１の実施の形態の反射型液晶表示装置の組立図である。
【図１１】図１１は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１２】図１２は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１３】図１３は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１４】図１４は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１５】図１５は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１６】図１６は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１７】図１７はシリコンチップ・ベースド液晶を使用した反射型液晶表示装置の原理を示す模式図である。
【図１８】図１８は同じくその反射型液晶表示装置の構成を示す組立図である。
【図１９】図１９はシリコンチップモジュールを示す模式的平面図である。
【図２０】図２０は従来のシリコンチップモジュールを示す断面図である。
【符号の説明】
１０，５４ａ…シリコンチップモジュール、
１１，７１…シリコン基板、
１２ａ，７２ａ…ソース、
１２ｂ，７２ｂ…ドレイン、
１３ａ，７３ａ…ゲート電極、
１３ｂ，６３…ゲートバスライン、
１４，１８，４１，４２…ＨＤＰ膜、
１５，１９…プラズマ酸化膜、
１５ａ…コンタクトホール、
１６…Ｗ（タングステン）膜、
１６ａ，２０ａ，７５ａ，７８ａ…接続プラグ、
１７，４４…導電膜、
１７ａ，７６ａ…中間配線、
１７ｂ，７３ｂ…データバスライン、
２１，６１…反射電極、
２２，４５ａ…カバー膜、
２３，４６…ＳＯＧ膜、
３０，５４ｂ…液晶パネル、
３２，６６…シール材、
３３，６７…ガラス基板、
３３ａ，６７ａ…コモン電極、
３４，６８…液晶、
４３…レジスト膜、
４５…ＴｉＮ膜
５１…光源、
５２…偏光子、
５３…検光子、
５４…ＬＣＯＳユニット、
７４，７７…層間絶縁膜。
【発明の属する技術分野】
本発明は、半導体基板にスイッチング素子と反射電極とを形成し、該半導体基板とコモン電極との間に液晶を封入した反射型液晶表示装置、反射型液晶表示装置用モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ヘッドマウントディスプレイや投写型ディスプレイとして、シリコンチップ・ベースド液晶といわれる反射型液晶表示装置が注目されている。
図１７はシリコンチップ・ベースド液晶を使用した反射型液晶表示装置の原理を示す模式図、図１８は同じくその反射型液晶表示装置の構成を示す組立図である。
【０００３】
この反射型液晶表示装置は、赤色、緑色及び青色の発光ダイオードにより構成された光源５１と、偏光子（polarizer ）５２及び検光子（analyzer）５３と、ＬＣＯＳ（liquid Crystal on Silicon ）ユニット５４とにより構成される。
ＬＣＯＳユニット５４は、図１８に示すように、マトリクス状に配列された微小な反射電極６１、及びＣＭＯＳ（図示せず）等の素子が形成されたシリコンチップモジュール５４ａと、このシリコンチップモジュール５４ａの上に配置される液晶パネル５４ｂとにより構成される。また、液晶パネル５４ｂは、シール材６６と、ガラス基板６７と、それらの間に封入された液晶層６８とにより構成され、ガラス基板６７の下面側には透明導電材料からなるコモン電極６７ａが形成されている。
【０００４】
図１９はシリコンチップモジュール５４ａの模式的平面図である。この図１９に示すように、シリコンチップモジュール５４ａにはアルミニウム合金により形成された多数の微小な反射電極６１がマトリクス状に配列して形成されている。また、各反射電極６１毎にＭＯＳトランジスタ（スイッチング素子）６２が形成されている。横方向に並ぶＭＯＳトランジスタ６２のゲート電極は同一のゲートバスライン７３ｂに接続され、縦方向に並ぶＭＯＳトランジスタ６２のドレインは同一のデータバスライン７６ｂに接続されている。また、ＭＯＳトランジスタ６２のソースは反射電極６１に接続されている。
【０００５】
図２０はシリコンチップモジュール５４ａの断面図である。シリコン基板７１には、ゲート電極７３ａ、ソース７２ａ及びドレイン７２ｂにより構成されるＭＯＳトランジスタが形成されている。なお、図１９に示すゲートバスライン７３ｂは、ゲート電極７３ａと同じ配線層に形成されている。
シリコン基板７１の上には層間絶縁膜７４が形成されており、この層間絶縁膜７４上には中間配線７６ａ及びデータバスライン７６ｂが形成されている。層間絶縁膜７４には複数の接続プラグ７５ａが埋め込まれており、これらの接続プラグ７５ａを介して、中間配線７６ａはＭＯＳトランジスタのソース７２ａに接続され、データバスライン７６ｂはＭＯＳトランジスタのドレイン７２ｂに接続されている。
【０００６】
中間配線７６ａ及びデータバスライン７６ｂの上には層間絶縁膜７７が形成されている。そして、層間絶縁膜７７の上には、反射電極６１が形成されている。層間絶縁膜７７には複数の接続プラグ７８ａが埋め込まれており、反射電極６１は接続プラグ７８ａ、中間配線７６ａ及び接続プラグ７５ａを介してＭＯＳトランジスタのソース７２ａに電気的に接続されている。
【０００７】
このように構成された反射型液晶表示装置において、図１７に示すように、光源５１から出力された光は偏光子５２を通るときに振動方向が一方向に揃えられる。偏光子５２を通った偏光光がＬＣＯＳユニット５４の液晶パネル５４ｂを通って反射電極６１に到達し、反射電極６１で反射された光が再度液晶パネル５４ｂを通って検光子５３に向う。例えば液晶パネル５４ｂがＴＮモードの場合、反射電極６１とコモン電極６７ａとの間に電圧を印加しない状態では、反射電極６１から液晶パネル５４ｂを通過する間に光の振動方向が一定の角度だけ捩れる。一方、反射電極６１とコモン電極６７ａとの間に十分高い電圧を印加すると、反射電極６１から液晶パネル５４ｂを通過するまでの間に光の振動方向が殆ど変化しない。このため、電圧無印加時に光が遮断されるように偏光子５２と検光子５３とを配置すると、電圧を印加することにより光が透過するようになる。各反射電極６１毎に印加電圧を制御することにより、所望の画像が表示される。
【０００８】
ところで、上述した構造の反射型液晶表示装置に場合、反射電極６１の表面が平坦であることが重要である。このため、反射電極６１を形成する前に層間絶縁膜７７の表面を研磨（例えばＣＭＰ：Chemical Mechanical Polishing ：化学機械研磨）して、平坦化している。
【０００９】
【発明が解決しようとする課題】
本願発明者らは、上述した従来の反射型液晶表示装置には、以下に示す問題点があると考える。すなわち、シリコンチップモジュール５４ａの表面には、反射電極６１の厚さに相当する凹凸がある。このため、反射電極６１間の隙間に空気が入り込むと誘電率がばらついて、色調不良等の原因となる。これを防止するために、反射電極を形成した後、ＳＯＧ（Spin On Glass ）を塗布したり、プラズマ酸化膜を堆積する等の方法により反射電極間の隙間に絶縁材料を埋め込むことが考えられる。しかし、反射電極の上に絶縁物が付着すると、反射電極と液晶との間隔がばらついて、色調不良の原因となる。
【００１０】
反射電極の上に付着した絶縁物をエッチングにより除去することも考えられるが、絶縁物をエッチングする際に反射電極の表面が腐食されて、光の反射効率が低下してしまう。
以上から、本発明は、反射電極間の隙間を絶縁物で埋め込み、かつ、半導体チップモジュールの表面を平坦化して、表示品質が良好な反射型液晶表示装置、反射型液晶表示装置用モジュール及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１に記載の反射型液晶表示装置用モジュールは、半導体基板に形成された複数のスイッチング素子と、前記半導体基板の上に形成された第１の絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜に埋め込まれた接続プラグを介して前記スイッチング素子にそれぞれ電気的に接続された複数の反射電極と、前記反射電極間の隙間に埋め込まれて表面の平坦性を確保する第２の絶縁膜とを有することを特徴とする。
【００１２】
本発明においては、反射電極間の隙間に第２の絶縁膜が埋め込まれており、この第２の絶縁膜によりモジュール表面の平坦性が確保されている。これにより、良好な表示特性が得られる。
また、請求項３に記載の反射型液晶表示装置用モジュールの製造方法は、半導体基板に複数のスイッチング素子を形成するスイッチング素子形成工程と、前記半導体基板の上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜に埋め込まれて前記スイッチング素子と接続された接続プラグを形成する接続プラグ形成工程と、前記第１の絶縁膜の上に、前記接続プラグを介して前記スイッチング素子に電気的に接続された複数の反射電極を形成する反射電極形成工程と、前記半導体基板の上に前記反射電極間の隙間を埋め込む第２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の絶縁膜を化学機械研磨する化学機械研磨工程とを有することを特徴とする。
【００１３】
本発明においては、反射電極を形成した後、反射電極間の隙間を第２の絶縁膜により埋め込む。そして、この第２の絶縁膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing ）して表面を平坦化する。これにより、反射電極と液晶との間隔が均一化され、良好な表示特性が得られる。
この場合に、反射電極の上に例えば窒化シリコン（ＳｉＮ）又は酸化窒化シリコン（ＳｉＯＮ）からなるカバー膜を形成し、このカバー膜をストッパとして第２の絶縁膜をＣＭＰ研磨すると、反射電極が研磨されてしまうことを防止できる。第２の絶縁膜を、ＳＯＧ又は高密度プラズマ（ＨＤＰ：High Density Plasma ）で形成した場合、ＳｉＮ及びＳｉＯＮはこれらの絶縁膜よりも硬度が高いので、ＣＭＰ研磨時のストッパとして使用することができる。また、このカバー膜により、反射電極の酸化が防止され、長期間にわたって良好な反射特性が維持される。
【００１４】
カバー膜を、窒化チタン（ＴｉＮ）又はチタン（Ｔｉ）により形成した場合も、カバー膜をＣＭＰ研磨時のストッパとして使用することができる。但し、この場合は、カバー膜の透明度が低いので、ＣＭＰ研磨後にカバー膜を除去することが必要である。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図８は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。また、図９は同じくその方法により製造されたシリコンチップモジュールの模式的上面図、図１０は本実施の形態の反射型液晶表示装置の構成を示す組立図である。
【００１６】
まず、公知の半導体集積回路の製造技術を使用して、図１（ａ）に示すように、シリコン基板１１に所定のＭＯＳトランジスタ（ＣＭＯＳ）を形成する。すなわち、シリコン基板１１の上に絶縁膜を介してゲート電極１３ａ及びゲートバスライン１３ｂを形成し、ゲート電極１３ａの両側部分のシリコン基板１１に不純物を導入して、ソース１２ａ及びドレイン１２ｂを形成する。
【００１７】
次に、ＨＤＰ（High Density Plasma ）法により、シリコン基板１１の上側全面にＨＤＰ膜（酸化シリコン膜）１４を約８００ｎｍの厚さに形成する。その後、犠牲膜として、プラズマＣＶＤ法によりプラズマ酸化膜（酸化シリコン）１５を約１３００ｎｍの厚さに形成する。なお、ＨＤＰ法によるＨＤＰ膜１４の形成時の条件としては、例えば、ＳｉＨ4 ガス、Ａｒガス及びＯ2 ガスを使用し、圧力が１０ｍTorr、ＬＦパワーが３０００Ｗ、ＨＦパワーが２１００Ｗ、温度が３５０℃である。また、ＳｉＨ4 ガスの流量は８０ｓｃｃｍ、Ａｒガスの流量は４４０ｓｃｃｍ、Ｏ2 ガスの流量は１１５ｓｃｃｍである。
【００１８】
本実施の形態では、ＨＤＰ膜１４とプラズマ酸化膜１５とを積層して層間絶縁膜としているが、ＨＤＰ膜のみ、又はプラズマ酸化膜のみで層間絶縁膜を構成してもよい。更に、プラズマ酸化膜を約５００ｎｍの厚さに形成し、その上にＳＯＧを５００ｎｍの厚さに塗布してキュアした後、プラズマ酸化膜を１０００ｎｍの厚さに形成して層間絶縁膜としてもよい。
【００１９】
次に、図１（ｂ）に示すように、プラズマ酸化膜１５（又はＨＤＰ膜１４）をＣＭＰ研磨して表面を平坦化する。このとき、ゲート電極１３ａ及びゲートバスライン１３ｂの上の絶縁膜の厚さ（ＨＤＰ膜１４及び酸化シリコン膜１５の合計の厚さ）が約１０００ｎｍとなるようにする。
次に、プラズマ酸化膜１５の上にコンタクトホール形成用のレジスト膜（図示せず）を形成する。そして、このレジスト膜をエッチングマスクとしてプラズマ酸化膜１５及びＨＤＰ膜１４をエッチングして、図２（ａ）に示すように、ＭＯＳトランジスタのソース１２ａ及びドレイン１２ｂに到達するコンタクトホール１５ａを形成する。その後、エッチングマスクとして使用したレジスト膜を剥離する。
【００２０】
次に、スパッタ法により、シリコン基板１１の上側全面に、グルーレイヤ（Glu-layer ）としてＴｉＮ膜（図示せず）を約５０ｎｍの厚さに形成し、図２（ｂ）に示すように、ＴｉＮ膜の上にコンタクトホール１５ａが埋め込まれるまでＷ（タングステン）を堆積してＷ膜１６を形成する。このとき、プラズマ酸化膜１５上のＷ膜１６の厚さが約４００ｎｍとなるようにする。
【００２１】
その後、図３（ａ）に示すように、プラズマ酸化膜１５上のＷ膜１６及びＴｉＮ膜を、ＣＭＰ研磨により除去する。これにより、コンタクトホール１５ａ内に埋め込まれた接続プラグ１６ａが形成される。なお、プラズマ酸化膜１５上のＴｉＮ膜及びＷ膜をエッチバックにより除去してもよい。しかし、エッチバックではコンタクトホール１５ａの上部でリセス（recess）が発生し、その上に形成する導電膜の平坦性を劣化させるおそれがあるので、上述したように、ＣＭＰ研磨により表面を平坦化することが好ましい。
【００２２】
次に、図３（ｂ）に示すように、シリコン基板１１の上側全面に、Ｔｉを４０ｎｍ、ＴｉＮを３０ｎｍ、ＡｌＣｕを５００ｎｍ、Ｔｉを５ｎｍ、ＴｉＮを１００ｎｍの厚さに順次積層して、導電膜１７を形成する。但し、導電膜の材料はこれに限定するものではなく、種々の導電材料を使用することができる。
その後、フォトリソグラフィにより導電膜１７をパターニングして、図４（ａ）に示すように、ＭＯＳトランジスタのソース１２ａに電気的に接続した中間配線１７ａと、ドレイン１２ｂに電気的に接続したデータバスライン１７ｂとを同時に形成する。
【００２３】
次に、図４（ｂ）に示すように、ＨＤＰ法により、シリコン基板１１の上側全面にＨＤＰ膜（酸化シリコン膜）１８を約８００ｎｍの厚さに形成する。その後、図５（ａ）に示すように、プラズマＣＶＤ法により、ＨＤＰ膜１８上に犠牲膜としてプラズマ酸化膜（酸化シリコン膜）１９を約１３００ｎｍの厚さに形成する。
【００２４】
次に、図５（ｂ）に示すように、プラズマ酸化膜１９をＣＭＰ研磨して表面を平坦化する。このとき、中間配線１７ａ及びデータバスライン１７ｂの上の絶縁膜（ＨＤＰ膜１８及びプラズマ酸化膜１９）の厚さが約１０００ｎｍとなるようにする。
次に、プラズマ酸化膜１９の上にコンタクトホール形成用のレジスト膜（図示せず）を形成し、このレジスト膜をエッチングマスクとしてプラズマ酸化膜１９及びＨＤＰ膜１８をエッチングして、中間配線１７ａに到達するコンタクトホールを形成する。そして、エッチングマスクとして使用したレジスト膜を剥離した後、シリコン基板１１の上側全面に、グルーレイヤとしてＴｉＮ膜（図示せず）を約５０ｎｍの厚さに形成し、更にコンタクトホールが埋め込まれるまでＷ（タングステン）を堆積してＷ膜を形成する。その後、ＣＭＰ研磨により、プラズマ酸化膜１９上のＷ膜及びＴｉＮ膜を除去する。これにより、図６（ａ）に示すように、コンタクトホール内に埋め込まれた接続プラグ２０ａが形成される。
【００２５】
次に、図６（ｂ）に示すように、シリコン基板１１の上側全面に、Ｔｉを４０ｎｍ、ＴｉＮを３０ｎｍの厚さに積層し、更に最上層としてＡｌＣｕ（又はＡｌＣｕＴｉ）を５００ｎｍの厚さに積層して導電膜を形成し、この導電膜をパターニングして反射電極２１を形成する。
次に、図７（ａ）に示すように、シリコン基板１１の上側全面に、窒化シリコン（ＳｉＮ）又は酸化窒化シリコン（ＳｉＯＮ）からなるカバー膜２２を数１０〜数１００ｎｍの厚さに形成し、反射電極２１の表面を覆う。
【００２６】
その後、図７（ｂ）に示すように、カバー膜２２の上にＳＯＧを塗布して、ＳＯＧ膜２３を形成する。この場合に、ＳＯＧ膜２３の厚さは特に規定するものではないが、相互に隣接した反射電極２１間の隙間がＳＯＧで埋め込まれるようにする。
次に、図８に示すように、ＳＯＧ膜２３の表面をＣＭＰ研磨して平坦化する。このとき、ＳｉＮ又はＳｉＯＮからなるカバー膜２２は、ＳＯＧ膜２３に比べて硬度が高いので、カバー膜２２が露出した時点で研磨速度が遅くなる。従って、反射電極２１が研磨される前にＣＭＰを研磨を終了することができる。このようにして、図１０に示すシリコンチップモジュール１０が製造される。
【００２７】
一方、液晶パネル３０を用意する。この液晶パネル３０は、シール材３２と、ガラス基板３３と、それらの間に封入された液晶３４とにより構成され、ガラス基板３３の下面側にはＩＴＯ（indium-tin oxide：インジウム酸化スズ）等の透明導電材料からなるコモン電極３３ａが形成されている。そして、この液晶パネル３０をシリコンチップモジュール１０の上に接合する。このようにして、第１の実施の形態の反射型表示装置が製造される。
【００２８】
本実施の形態によれば、反射電極２１の表面をＳｉＮ又はＳｉＯＮからなるカバー膜２２で覆い、更に相互に隣接する反射電極２１間の隙間をＳＯＧで埋め込んでＣＭＰ研磨により平坦化するので、シリコンチップモジュール１０の表面の段差がなくなり、各反射電極２１と液晶３４との間隔が均一になる。また、反射電極２１と液晶３４との間隔を数１０〜数１００ｎｍという極めて小さな範囲で制御することができる。これにより、表面の凹凸に起因する色調の劣化等が回避され、極めて高品質の画像表示が得られる。
【００２９】
また、本実施の形態においては、反射電極２１がカバー膜２２に覆われているので、反射電極２１の腐食等の不具合の発生が回避される。
なお、上記の実施の形態では反射電極２１の上に、ＣＭＰ研磨時のストッパとしてＳｉＮ又はＳｉＯＮからなるカバー膜２２を使用したが、カバー膜２２を形成することなく、ＳＯＧ膜２３を形成してもよい。その場合、反射電極２１が露出した時点でＣＭＰ研磨を終了することが重要であるが、例えば振動の変化によりＣＭＰ研磨のエンドポイントを検出するエンドポイントディテクタ等を使用することにより、過剰な研磨を防止することができる。
【００３０】
（第２の実施の形態）
図１１，図１２は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１１，図１２において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００３１】
まず、図１１（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタのゲート電極１３ａ、ゲートバスライン（図示せず）、中間配線１７ａ、データバスライン１７ｂ及び反射電極２１等を形成する。そして、反射電極２１をＳｉＮ又はＳｉＯＮからなるカバー２２で被覆する。
【００３２】
次に、図１１（ｂ）に示すように、ＨＤＰ法により、カバー膜２２の上にＨＤＰ膜４１を形成し、このＨＤＰ膜４１により相互に隣接する反射電極２１間の隙間を埋め込む。ＨＤＰ膜４１は、例えばＳｉＨ4 ガスとＡｒガスとＯ2 ガスとを使用し、圧力が１０ｍTorr、ＬＦパワーが３０００Ｗ、ＨＦパワーが２１００Ｗ、温度が３５０℃の条件で形成する。また、ＳｉＨ4 ガスの流量は８０ｓｃｃｍ、Ａｒガスの流量は４４０ｓｃｃｍ、Ｏ2 ガスの流量は１１５ｓｃｃｍとする。ＨＤＰ膜４１の厚さは特に規定するものではないが、相互に隣接した反射電極２１間の隙間がＨＤＰ膜４１で埋め込まれるようにする。
【００３３】
なお、ＨＤＰ膜４１に替えて、通常の平行平板型プラズマ装置を使用してプラズマ酸化膜（酸化シリコン膜）を形成することが考えられる。しかし、平行平板型プラズマ装置により形成される酸化膜は下地の凹凸の影響を受けやすく、凹部にボイド（空孔）が発生して、表示不良の原因となる。従って、反射電極２１間を埋め込む絶縁膜としては、本実施の形態のようにＨＤＰ膜を使用するか、第１の実施の形態のようにＳＯＧ膜を使用することが好ましい。
【００３４】
次に、図１２に示すように、ＨＤＰ膜４１の表面をＣＭＰ研磨して平坦化する。このとき、ＳｉＮ又はＳｉＯＮからなるカバー膜２２はＨＤＰ膜４１に比べて硬度が高いので、カバー膜２２がストッパとなり、反射電極２１が研磨される前に研磨を終了することができる。このようにして、シリコンチップモジュールが完成する。
【００３５】
その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。これにより、第２の実施の形態の反射型液晶表示装置が製造される。
本実施の形態においては、反射電極２１上に形成したＨＤＰ膜４１をＣＭＰ研磨するので、シリコンチップモジュールの表面の平坦性が極めて高く、表示品質が良好な反射型液晶表示装置を製造することができる。また、ＨＤＰ膜４１をＣＭＰ研磨するときのストッパとしてＳｉＮ又はＳｉＯＮからなるカバー膜２２を用いているので、反射電極２１が研磨されてしまうことが防止される。
【００３６】
なお、カバー膜２２を形成することなく、ＨＤＰ膜４１を形成してもよい。その場合は、エンドポイントディテクタ等を使用して、反射電極２１が過剰に研磨されないようにすることが重要である。
（第３の実施の形態）
図１３，図１４は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１３，図１４において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００３７】
まず、図１３（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタ、ゲートバスライン、中間配線１７ａ、データバスライン１７ｂ及び反射電極２１等を形成する。そして、反射電極２１をＳｉＮ又はＳｉＯＮからなるカバー膜２２で被覆する。
その後、ＨＤＰ法により、カバー膜２２の上にＨＤＰ膜４２を形成し、このＨＤＰ膜４２により相互に隣接する反射電極２１間の隙間を埋め込む。そして、ＨＤＰ膜４２の上にフォトレジストを塗布し、露光及び現像工程を経て、反射電極２１間の領域上にレジスト膜４３を形成する。
【００３８】
次に、レジスト膜４３をエッチングマスクとしてＨＤＰ膜４２をエッチングする。このとき、図１３（ｂ）に示すようにカバー膜２２が露出するまでＨＤＰ膜４２をエッチングしてもよいし、カバー膜２２が露出する前にエッチングを終了してもよい。その後、エッチングマスクとして使用したレジスト膜４３を除去する。
【００３９】
次いで、図１４に示すように、残存したＨＤＰ膜４２をＣＭＰ研磨して表面を平坦化する。そして、ＨＤＰ膜４２とカバー膜２２との間に段差がなくなった時点でＣＭＰ研磨を終了する。このようにして、シリコンチップモジュールが完成する。
その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。これにより、第３の実施の形態の反射型液晶表示装置が製造される。
【００４０】
カバー膜２２上にＨＤＰ膜４３を厚く形成した場合は、ＣＭＰ研磨のみでＨＤＰ膜４３を研磨するとカバー膜２２をストッパとする効果が少なく、平坦性が損なわれることがある。そこで、本実施の形態のようにエッチングにより反射電極２１の上方のＨＤＰ膜４２を除去する（又は、膜厚を薄くする）ことにより、平坦性を確保することができる。本実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００４１】
（第４の実施の形態）
図１５，図１６は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を工程順に示す断面図である。なお、本実施の形態が第１の実施の形態と異なる点は、反射電極２１を形成した後の工程が異なることにあるので、図１５，図１６において、図１〜図８と同一物には同一符号を付してその詳しい説明は省略する。
【００４２】
まず、図１５（ａ）に示すように、第１の実施の形態と同様にして、シリコン基板１１上にＭＯＳトランジスタ、ゲートバスライン、中間配線１７ａ、データバスライン１７ｂを形成し、ＨＤＰ膜１８及びプラズマ酸化膜１９を形成する。そして、プラズマ酸化膜１９の表面をＣＭＰ研磨した後、反射電極となる導電膜（ＡｌＣｕＴｉ／ＴｉＮ／Ｔｉ）４４を形成し、更に導電膜４４の上に、カバー膜となるＴｉＮ膜４５を数１０ｎｍ〜数１００ｎｍ（例えば５０ｎｍ）の厚さに形成する。その後、フォトリソグラフィによりＴｉＮ膜４５及び導電膜４４をパターニングして、図１５（ｂ）に示すように、反射電極２１と、その上を被覆するカバー膜４５ａとを形成する。
【００４３】
次に、図１６（ａ）に示すように、シリコン基板１１の上側全面にＳＯＧを塗布してＳＯＧ膜４６を形成し、相互に隣接する反射電極２１間の隙間をＳＯＧ膜４６で埋め込む。
次いで、カバー膜４５ａが露出するまでＳＯＧ膜４６をＣＭＰ研磨する。この場合に、ＴｉＮからなるカバー膜４５ａはＳＯＧ膜４６に比べて硬度が高いので、カバー膜４５ａがストッパとなり、反射電極２１が研磨されてしまうことが防止される。その後、図１６（ｂ）に示すようにカバー膜４５ａをドライエッチングして、反射電極２１を露出させる。このときのカバー膜４５ａのエッチング条件としては、例えばＣＨＦ3 ガス、ＣＦ4 ガス、Ａｒガス及びＮ2 ガスを使用し、圧力が３００ｍTorr、パワーが１３００Ｗ、ギャップが１０ｍｍとする。また、ＣＨＦ3 ガスの流量は４０ｓｃｃｍ、ＣＦ4 ガスの流量は２００ｓｃｃｍ、Ａｒガスの流量は１０００ｓｃｃｍ、Ｎ2 ガスの流量は６０ｓｃｃｍとする。
【００４４】
これにより、シリコンチップモジュールが完成する。その後、第１の実施の形態と同様に、シリコンチップモジュールの上に液晶パネルを接合する。このようにして、第４の実施の形態の反射型液晶表示装置が製造される。本実施の形態においても、第１の実施の形態と同様の効果が得られる。
なお、本実施の形態において、カバー膜４５ａは、ＴｉＮ膜に替えてＴｉ膜により形成してもよい。また、ＳＯＧ膜４６に替えてＨＤＰ膜により反射電極２１間の隙間を埋め込んでも同様の効果が得られる。更に、第３の実施の形態と同様に、反射電極２１間の領域の上方にレジスト膜を形成し、このレジスト膜をエッチングマスクとしてＨＤＰ膜をエッチングし、その後ＣＭＰ研磨してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、反射電極間の隙間をＳＯＧ又はＨＤＰ膜等で埋め込み、化学機械研磨で表面を平坦化するので、反射型液晶表示装置用モジュールの表面の平坦性が良好である。これにより、反射型液晶表示装置の表示品質が向上する。
【００４６】
また、反射電極の上を、窒化シリコン、酸化窒化シリコン、チタン又は窒化チタンにより構成されるカバー膜で覆うことにより、化学機械研磨時にカバー膜をストッパーとして使用することができ、反射電極を研磨してしまうことが防止される。また、このカバー膜を窒化シリコン又は酸化窒化シリコンにより形成した場合は、カバー膜を除去する必要がなく、反射電極の表面の酸化が防止されるという効果が得られる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図２】図２は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その４）である。
【図５】図５は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その５）である。
【図６】図６は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その６）である。
【図７】図７は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その７）である。
【図８】図８は本発明の第１の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その８）である。
【図９】図９は本発明の第１の実施の形態のシリコンチップモジュールの模式的上面図である。
【図１０】図１０は本発明の第１の実施の形態の反射型液晶表示装置の組立図である。
【図１１】図１１は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１２】図１２は本発明の第２の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１３】図１３は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１４】図１４は本発明の第３の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１５】図１５は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その１）である。
【図１６】図１６は本発明の第４の実施の形態の反射型液晶表示装置のシリコンチップモジュールの製造方法を示す断面図（その２）である。
【図１７】図１７はシリコンチップ・ベースド液晶を使用した反射型液晶表示装置の原理を示す模式図である。
【図１８】図１８は同じくその反射型液晶表示装置の構成を示す組立図である。
【図１９】図１９はシリコンチップモジュールを示す模式的平面図である。
【図２０】図２０は従来のシリコンチップモジュールを示す断面図である。
【符号の説明】
１０，５４ａ…シリコンチップモジュール、
１１，７１…シリコン基板、
１２ａ，７２ａ…ソース、
１２ｂ，７２ｂ…ドレイン、
１３ａ，７３ａ…ゲート電極、
１３ｂ，６３…ゲートバスライン、
１４，１８，４１，４２…ＨＤＰ膜、
１５，１９…プラズマ酸化膜、
１５ａ…コンタクトホール、
１６…Ｗ（タングステン）膜、
１６ａ，２０ａ，７５ａ，７８ａ…接続プラグ、
１７，４４…導電膜、
１７ａ，７６ａ…中間配線、
１７ｂ，７３ｂ…データバスライン、
２１，６１…反射電極、
２２，４５ａ…カバー膜、
２３，４６…ＳＯＧ膜、
３０，５４ｂ…液晶パネル、
３２，６６…シール材、
３３，６７…ガラス基板、
３３ａ，６７ａ…コモン電極、
３４，６８…液晶、
４３…レジスト膜、
４５…ＴｉＮ膜
５１…光源、
５２…偏光子、
５３…検光子、
５４…ＬＣＯＳユニット、
７４，７７…層間絶縁膜。
Claims (4)
- 半導体基板に形成された複数のスイッチング素子と、
前記半導体基板の上に形成された第１の絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜に埋め込まれた接続プラグを介して前記スイッチング素子にそれぞれ電気的に接続された複数の反射電極と、
前記反射電極を覆うカバーフィルムと、
前記反射電極間の隙間に埋め込まれて表面の平坦性を確保する、前記カバーフィルム上に形成された第２の絶縁膜と
を有することを特徴とする反射型液晶表示装置用モジュール。 - 前記半導体基板と前記反射電極との間に中間配線層を有することを特徴とする請求項１に記載の反射型液晶表示装置用モジュール。
- 半導体基板に複数のスイッチング素子を形成するスイッチング素子形成工程と、
前記半導体基板の上に第１の絶縁膜を形成する第１の絶縁膜形成工程と、
前記第１の絶縁膜に埋め込まれて前記スイッチング素子と接続された接続プラグを形成する接続プラグ形成工程と、
前記第１の絶縁膜の上に、前記接続プラグを介して前記スイッチング素子に電気的に接続された複数の反射電極を形成する反射電極形成工程と、
前記反射電極を覆うカバーフィルムを形成するカバーフィルム形成工程と、
前記反射電極間の隙間を埋め込む第２の絶縁膜を前記カバーフィルム上に形成する第２の絶縁膜形成工程と、
化学機械研磨においてストッパとして前記カバーフィルムを使用して前記第２の絶縁膜を化学機械研磨する化学機械研磨工程と
を有することを特徴とする反射型液晶表示装置用モジュールの製造方法。 - 半導体基板に形成された複数のスイッチング素子と、
前記半導体基板の上に形成された第１の絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜に埋め込まれた接続プラグを介して前記スイッチング素子にそれぞれ電気的に接続された複数の反射電極と、
前記反射電極を覆うカバーフィルムと、
前記反射電極間の隙間に埋め込まれて表面の平坦性を確保する、前記カバーフィルム上に形成された第２の絶縁膜と、
前記半導体基板の上方に配置された透明導電材料からなるコモン電極と、
前記半導体基板と前記コモン電極との間に封入された液晶と
を有することを特徴とする反射型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051631A JP4643786B2 (ja) | 2000-02-28 | 2000-02-28 | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 |
| TW089124558A TW462034B (en) | 2000-02-28 | 2000-11-20 | Module for reflection type liquid crystal display device, method of manufacturing the same, and reflection type liquid crystal display device |
| US09/721,098 US6795144B1 (en) | 2000-02-28 | 2000-11-22 | Module for reflection type liquid crystal display device, method of manufacturing the same, and reflection type liquid crystal display device |
| KR1020000073037A KR100684698B1 (ko) | 2000-02-28 | 2000-12-04 | 반사형 액정 표시 장치용 모듈의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051631A JP4643786B2 (ja) | 2000-02-28 | 2000-02-28 | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001242485A JP2001242485A (ja) | 2001-09-07 |
| JP4643786B2 true JP4643786B2 (ja) | 2011-03-02 |
Family
ID=18573259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051631A Expired - Fee Related JP4643786B2 (ja) | 2000-02-28 | 2000-02-28 | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6795144B1 (ja) |
| JP (1) | JP4643786B2 (ja) |
| KR (1) | KR100684698B1 (ja) |
| TW (1) | TW462034B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801846B1 (ko) * | 2002-08-07 | 2008-02-11 | 동부일렉트로닉스 주식회사 | 액정표시소자 제조 방법 |
| US7956972B2 (en) * | 2004-09-14 | 2011-06-07 | Himax Technologies Limited | Liquid crystal on silicon display panel with reducing fringe effect |
| US20060055857A1 (en) * | 2004-09-14 | 2006-03-16 | Meng-Hsun Hsieh | Method for reducing fringe effect of liquid crystal on silicon display panel |
| JP2007293243A (ja) * | 2005-08-24 | 2007-11-08 | Victor Co Of Japan Ltd | 液晶表示装置及びその製造方法 |
| JP5241141B2 (ja) * | 2006-05-31 | 2013-07-17 | キヤノン株式会社 | アクティブマトリクス基板、液晶表示装置、液晶プロジェクタ及びリアプロジェクション装置 |
| JP5109681B2 (ja) * | 2008-01-25 | 2012-12-26 | セイコーエプソン株式会社 | 液晶装置の製造方法 |
| JP2011129723A (ja) * | 2009-12-17 | 2011-06-30 | Sharp Corp | 固体撮像素子の製造方法 |
| JP5853419B2 (ja) * | 2010-10-25 | 2016-02-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置用基板 |
| JP6065964B2 (ja) * | 2010-10-25 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP5569448B2 (ja) * | 2011-03-24 | 2014-08-13 | 株式会社Ｊｖｃケンウッド | 液晶表示素子及びその製造方法 |
| JP5870833B2 (ja) * | 2012-04-24 | 2016-03-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2015114433A (ja) * | 2013-12-10 | 2015-06-22 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR102596126B1 (ko) | 2016-10-19 | 2023-10-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
| US11573452B2 (en) | 2020-11-20 | 2023-02-07 | Applied Materials, Inc. | Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes |
| US11586067B2 (en) * | 2020-11-20 | 2023-02-21 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having robust pixel via metallization |
| US11881539B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization |
| US11880052B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of mirror grounding in LCoS devices |
| US11908678B2 (en) | 2021-01-14 | 2024-02-20 | Applied Materials, Inc. | Method of CMP integration for improved optical uniformity in advanced LCOS back-plane |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973103A (ja) * | 1995-06-30 | 1997-03-18 | Canon Inc | 表示装置及びその製造方法 |
| JPH10270708A (ja) * | 1997-03-24 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11133458A (ja) * | 1997-10-27 | 1999-05-21 | Canon Inc | 液晶表示装置及びその製造方法及び表示装置用基板及び投射型液晶表示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005651A (en) | 1992-08-04 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Display panel and projection display system with use of display panel |
| US5737050A (en) | 1992-08-25 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Light valve having reduced reflected light, high brightness and high contrast |
| JP2860226B2 (ja) * | 1993-06-07 | 1999-02-24 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JPH08122761A (ja) | 1994-10-20 | 1996-05-17 | Fujitsu Ltd | 液晶表示素子とその製造方法 |
| JP3458562B2 (ja) * | 1995-10-12 | 2003-10-20 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
| DE69614337T2 (de) * | 1995-10-15 | 2002-06-13 | Victor Company Of Japan, Ltd. | Anzeigevorrichtung von Reflexionstyp |
| US6124912A (en) * | 1997-06-09 | 2000-09-26 | National Semiconductor Corporation | Reflectance enhancing thin film stack in which pairs of dielectric layers are on a reflector and liquid crystal is on the dielectric layers |
| JP3390633B2 (ja) * | 1997-07-14 | 2003-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6017780A (en) * | 1998-07-06 | 2000-01-25 | Chartered Semiconductor Manufacturing, Ltd. | Passivation scheme for LCD and other applications |
| US6300241B1 (en) * | 1998-08-19 | 2001-10-09 | National Semiconductor Corporation | Silicon interconnect passivation and metallization process optimized to maximize reflectance |
| US6277747B1 (en) * | 1998-11-09 | 2001-08-21 | Sony Corporation | Method for removal of etch residue immediately after etching a SOG layer |
| US6429132B1 (en) * | 1998-12-23 | 2002-08-06 | Aurora Systems, Inc. | Combination CMP-etch method for forming a thin planar layer over the surface of a device |
| TW486585B (en) * | 1999-04-19 | 2002-05-11 | United Microelectronics Corp | Method of fabricating passivation layer in liquid crystal display |
-
2000
- 2000-02-28 JP JP2000051631A patent/JP4643786B2/ja not_active Expired - Fee Related
- 2000-11-20 TW TW089124558A patent/TW462034B/zh not_active IP Right Cessation
- 2000-11-22 US US09/721,098 patent/US6795144B1/en not_active Expired - Fee Related
- 2000-12-04 KR KR1020000073037A patent/KR100684698B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973103A (ja) * | 1995-06-30 | 1997-03-18 | Canon Inc | 表示装置及びその製造方法 |
| JPH10270708A (ja) * | 1997-03-24 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11133458A (ja) * | 1997-10-27 | 1999-05-21 | Canon Inc | 液晶表示装置及びその製造方法及び表示装置用基板及び投射型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001242485A (ja) | 2001-09-07 |
| US6795144B1 (en) | 2004-09-21 |
| KR100684698B1 (ko) | 2007-02-20 |
| KR20010085263A (ko) | 2001-09-07 |
| TW462034B (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643786B2 (ja) | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| JP3767305B2 (ja) | 表示装置およびその製造方法 | |
| US6027999A (en) | Pad definition to achieve highly reflective plate without affecting bondability | |
| US6307264B1 (en) | Semiconductor device, active matrix substrate and process for production thereof | |
| JP2007193200A (ja) | 半導体装置の製造方法及び反射型液晶表示装置の製造方法 | |
| KR101052960B1 (ko) | 반투과형 폴리실리콘 액정표시소자 제조방법 | |
| CN100483238C (zh) | 硅基液晶显示装置反射镜面的制作方法 | |
| JP2010282240A (ja) | 反射型ディスプレイ | |
| US6333519B1 (en) | Semiconductor apparatus process for production thereof and liquid crystal apparatus | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JP3798186B2 (ja) | 液晶表示基板及びその製造方法、並びに液晶表示装置 | |
| US20070063349A1 (en) | Interconnect structure and method of manufacturing the same | |
| JP2008015013A (ja) | 反射型液晶表示パネル及びそれに用いる半導体基板の製造方法 | |
| JP2000124313A (ja) | 半導体装置、その製造方法、および、それを用いた液晶装置、液晶表示装置 | |
| US6720653B2 (en) | Metal layer in semiconductor device including a planar stuffed layer and an insulating film with a projection and method for fabricating the same | |
| CN101315502B (zh) | 改善微反射镜间介质层缺陷及制作硅基液晶显示器的方法 | |
| US6252999B1 (en) | Planar reflective light valve backplane | |
| CN101315501A (zh) | 改善微反射镜间介质层缺陷及制作硅基液晶显示器的方法 | |
| JP4064145B2 (ja) | 液晶表示装置の製造方法 | |
| JP4355552B2 (ja) | 液晶表示素子の製造方法 | |
| JP2008064857A (ja) | 反射型液晶表示パネルの製造方法 | |
| JP5874394B2 (ja) | 半導体装置とその製造方法、及び反射型液晶表示装置 | |
| US9470940B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
| JP2001060666A (ja) | 半導体装置、半導体装置の製造方法及びこの半導体装置を用いた液晶素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100713 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100713 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100811 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100816 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100909 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |