KR100208412B1 - 정보 기억 장치 - Google Patents

정보 기억 장치 Download PDF

Info

Publication number
KR100208412B1
KR100208412B1 KR1019950017023A KR19950017023A KR100208412B1 KR 100208412 B1 KR100208412 B1 KR 100208412B1 KR 1019950017023 A KR1019950017023 A KR 1019950017023A KR 19950017023 A KR19950017023 A KR 19950017023A KR 100208412 B1 KR100208412 B1 KR 100208412B1
Authority
KR
South Korea
Prior art keywords
memory
write
data
analog
digital
Prior art date
Application number
KR1019950017023A
Other languages
English (en)
Other versions
KR960002868A (ko
Inventor
마사아끼 쯔가고시
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR960002868A publication Critical patent/KR960002868A/ko
Application granted granted Critical
Publication of KR100208412B1 publication Critical patent/KR100208412B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS

Landscapes

  • Read Only Memory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털 데이터를 아날로그 데이터로 변환하여 메모리에 기억하고, 메모리의 용량을 실질적으로 증가시킬 수 있는 정보 기억 장치를 제공한다.
D/A 변환부(12)는 복수 비트의 디지털 데이터를 이산적인 아날로그 데이터로 변환한다. 메모리(18)은 아날로그 데이터의 기입 및 독출이 가능하고, 복수 비트의 디지털 데이터를 이산적인 아날로그 데이터로서 하나의 메모리 셀에 기억한다.
메모리(18)로부터 독출한 아날로그 데이터는 A/D 변환부(24)에 의해 소정 비트수의 디지털 데이터로 변환된다. 이에 따라, 메모리의 기억 용량을 실질적으로 증대시킬 수 있다.

Description

정보 기억 장치
제1도는 본 발명의 실시예에 관한 정보 기억 장치를 도시하는 개략 구성도.
제2도는 디지털 데이터를 이산적인 아날로그 데이터로 변환하는 방법을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : ADPCM 인코더 12 : D/A 변환부
14 : 기입회로(write circuit) 16 : 어드레스 디코더
18 : 메모리 18a : R/W 에리어
18b : RO 에리어
20 : 기입 제한 회로(write restriction circuit)
22 : 독출 회로(read out circuit) 24 : A/D 변환부
26 : ADPCM 디코더
디지털 데이터를 아날로그 데이터로 변환하고, 상기 아날로그 데이터를 메모리에 기억함으로써, 기억 용량의 저감이 가능한 정보 기억 장치에 관한 것이다.
종래부터 미리 결정된 프로그램 등을 기억하는 불휘발성 메모리로서 ROM(Read Only Memory)가 이용된다.
또, 순차 데이터를 개서할 수 있는 휘발성 메모리로서, DRAM(Dynamic Random Access Memory)나 SRAM(Static Random Access Memory) 등이 이용되고 있다. 그리고, 상기 ROM이나 RAM에서는 데이터를 디지털 데이터로서 기억한다.
예를 들면, 대기 기능이 전화기 등에서는 전화기의 조작 가이드나 미리 결정된 고정 메시지 등이 디지털 데이터로서 ROM에 저장되어 있다. 한편, 유저측이 사용하는 응답 메시지나 외부로부터의 메시지(ICM : Incoming Message) 등의 기억은 장시간 녹음이 가능한 자기 테이프 등에 아날로그 데이터로서 기억되어 있다.
또한, 근년에는 음성 녹음 장치로서 자기 테이프 대신에 수시로 데이터의 리드·라이트가 가능한 SRAM 등이 이용되고 있다. RAM을 이용하여 응답 메시지나 ICM 등을 녹음하면 데이터 추출 시간이 짧고, 녹음 장치로서의 내구성이나 전화기 본체의 소형화 등에서 유리하다. 그리고, 이들 메모리에서는 디지털 데이터를 기억하고 있기 때문에, 음성 등의 아날로그 데이터를 기억하는 경우에는 아날로그 데이터를 일단 디지털 데이터로 변환하고 나서 이것을 RAM의 각 메모리 셀에 기억하고 있다.
그러나, 디지털 데이터를 기억하는 경우, n 비트 데이터의 기억에 n개의 메모리 셀이 필요하다. 따라서, 예를 들면 10,000개의 0 또는 1의 디지털 데이터를 기억하기 위해서는 10,000개의 메모리 셀이 필요하고, 음성 등의 아날로그 데이터를 디지털 데이터로 변환하는 경우 등, 기억하는 정보량이 많은 경우에 장치에 있어서의 메모리 코스트가 높았다.
또, RAM에 응답 메시지나 ICM등을 기억하는 경우에는 RAM이 항상 전원 공급을 필요로 하기 때문에, 정전 등에 의해 기억 데이터가 소거된다는 문제가 있었다. 따라서, 이것을 회피하기 위해 백업용 전원이나 메모리 등이 필요하다.
본 발명은 이들 과제를 해결하기 위해 이루어진 것으로, 디지털 데이터를 아날로그 데이터로 변환하여 메모리에 기억함으로써 메모리의 용량을 실질적으로 증가시킬 수 있는 정보 기억장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 관한 정보 기억 장치는 이하와 같은 특징을 갖고 있다.
아날로그 데이터의 기입 및 독출이 가능한 메모리를 갖는 정보 기억 장치에 있어서, 소정 비트수의 디지털 데이터를 이산적인 아날로그 데이터로 변환하는 디지털 아날로그 변환 수단과, 상기 아날로그 데이터를 기억하는 메모리와, 상기 메모리로부터 독출된 아날로그 데이터를 다시 소정 비트수의 디지털 데이터로 변환하는 아날로그 디지털 변환 수단을 갖는 것을 특징으로 한다.
상기 메모리에 대한 기입을 제한하는 기입 제한 수단을 갖고, 상기 메모리는 리드 라이트 에리어와, 라이트 제한 에리어로 분할되어 있고, 상기 기입 제한 수단은 상기 라이트 제한 에리어로의 상기 아날로그 데이터의 기입을 제한하는 것을 특징으로 한다.
상기 메모리는 부유 게이트에 주입하는 전하량을 제어함으로써, 아날로그 데이터의 기록이 가능한 불휘발성 메모리로서, 상기 불휘발성 메모리에 리드 라이트 에리어 및 라이트 제한 에리어를 설치함으로써 단일 메모리로 리드 온리 메모리와 리드 라이트 메모리로서의 기능을 갖는 것을 특징으로 한다.
상기 기입 제한 수단은 상기 라이트 제한 에리어의 크기 또는 위치를 제어하는 것을 특징으로 한다.
상기 디지털 아날로그 변환 수단은 소정 비트수의 디지털 데이터를 비트수에 따라 분할한 이산적인 전압치로 할당하고, 아날로그 데이터를 작성하는 것을 특징으로 한다.
본 발명의 정보 기억 장치에서는 디지털 데이터를 이산적인 아날로그 데이터로 변환하고, 상기 아날로그 데이터를 메모리에 기억하는 것으로 했다.
예를 들면, n비트의 디지털 데이터의 경우, 디지털 데이터 그대로 메모리에 기억하는 경우에는 n개의 메모리셀이 필요해진다. 그런데, 상기 n 비트의 디지털 데이터를 전압치 V0~V2n-1로 각각 할당하여 이산적이 아날로그 데이터로 하면, 복수 비트의 디지털 데이터의 기억을 하나의 메모리 셀로 행하는 것이 가능하다. 따라서, 간단한 구성으로 메모리의 기억 용량을 증대시킬 수 있다.
또, 메모리를 리드 라이트 가능한 리드 라이트 에리어와, 기입이 제한되는 라이트 제한 에리어로 분할하고, 기입 제한 수단에 의해 상기 라이트 제한 에리어에 대한 데이터의 기입을 제한하는 것으로 했다. 이에 따라, 단일 메모리에 ROM 및 RAM으로서의 기능을 갖게 할 수 있고, 정보 기억 장치를 원칩으로 실장 가능하여, 메모리의 코스트를 대폭적으로 삭감할 수 있다.
또한, 메모리로서 부유 게이트에 주입하는 전하량을 제어함으로써 아날로그 데이터의 기억을 가능하게 한 불휘발성 메모리를 이용함으로써, 정전시 등에 기억 데이터가 소실되지 않는다. 따라서, 장치의 신뢰성을 향상시키는 것이 가능하고, 데이터의 소실을 회피하기 위한 백업용 전원이나 메모리 등이 불필요해진다.
그리고, 기입 제한 수단에 의해 라이트 제한 에리어의 크기나 위치를 제어하므로 정보 기억 장치의 종류에 따라 상기 에리어의 크기 등을 변경하는 것이 용이하며, 설계의 자유도가 높고 설계 변경 등도 용이하다.
이하, 본 발명의 일실시예를 도면을 이용하여 설명하고자 않다.
제1도는 본 발명의 실시예에 관한 정보 기억 장치의 개략도이다.
입력 단자 IN1에는 음성 등의 아날로그 데이터가 전압 데이터로서 입력된다. 그리고, 입력 단자 IN1에는 아날로그 디지털(A/D) 변환부(10)이 접속되어 있다. A/D 변환부(10)은 상기 아날로그 데이터를 장치 내부에서의 신호 처리가 용이한 디지털(PCM) 데이터로 변환하는 변환부이다.
A/D 변환부(10)의 출력측에는 ADPCM(Adaptive Differential Pule Code Modulation : 적응미분 PCM) 인코더(11)이 접속된다. 여기서, ADPCM 인코더(11)은 A/D 변환부(10)에서 복수 비트의 디지털 데이터로 변환된 데이터를 다시 압축하여 부호화하는 부호기이다.
그리고, ADPCM 인코더(11)은 A/D 변환부(10)으로부터 출력된 디지털 데이터의 차를 양자화한다. 또한, 양자화 스텝시에는 디지털 데이터의 차에 따라 적응적으로 비트 할당을 전환하여 데이터 압축을 행하고 부호화한다.
또한, 아날로그 데이터를 디지털 데이터로 변환하는 A/D 변환 수단이 있으면, 반드시 ADPCM 인코더는 필요하지 않다. 그러나, 단순히 아날로그 데이터를 디지털 데이터로 변환할 뿐만아니라 ADPCM 인코더 또는 이것과 동등한 데이터 압축 수단을 설치하여 데이터 압축을 행하면, 보다 효율적으로 데이터 처리를 실행할 수 있다.
즉, ADPCM 인코더(1)을 이용함으로써 음성 등의 아날로그 데이터에 대하여 데이터에 따라 효율적으로 디지털 부호화할 수 있기 때문에, 기억 용량이 한정된 메모리(18)을 보다 유효하게 사용하는 것이 가능해진다.
다음으로, ADPCM 인코더(11)로부터 출력된 디지털 데이터는 디지털/아날로그(D/A) 변환부(12)에 입력된다. D/A 변환부(12)는 복수 비트의 디지털 데이터로 변환된 음성 등의 데이터를 메모리(18)에 기억하기 위한 이산적인 아날로그 데이터로 변환한다.
구체적으로는 D/A 변환부(12)는 우선 디지털 데이터의 비트수에 따라 메모리에 기억 가능한 전압을 분할한다. 예를 들면, 제2도에 도시한 바와 같이 디지털 데이터가 4비트이면 전압 VM을 16(24)분할하고, 각 디지털 데이터를 이산적인 전압치 V0~V15에 각각 할당한다. 즉, 디지털 데이터가 n비트인 경우에는 전압 VM을 2n분할한다. 그리고, 상기 분할된 이산적인 전압치 V0~V2n-1에, n비트의 디지털 데이터를 각각 할당하여 이산적인 아날로그 데이터로 변환한다.
D/A 변환부(12)에서 변환되어 얻어진 이산적인 아날로그 데이터는 다음으로 기입 회로(14)에 출력된다. 기입 회로(14)는 데이터를 기입해야 하는 라이트 어드레스를 결정하기 위해, 라이트 어드레스 카운터(14a)를 갖고 있다. 그리고, 어드레스 버스를 통하여 어드레스 디코더(16)에, 결정된 라이트 어드레스값을 공급한다. 기입회로(14)는 동시에 데이터 버스를 통하여 이산적인 아날로그 데이터를 메모리(18)에 공급한다. 따라서, 어드레스 디코더(16)에 의해 특정된 어드레스의 메모리 셀에, 이산적인 아날로그 데이터가 기입된다.
본 실시예에서는 메모리(18)로서 불휘발성 EEPROM(Electrically Erasable Programmable ROM)을 이용했다. EEPROM은 종래부터 그 부유 게이트에 주입하는 전하량을 제어함으로써 아날로그 데이터를 기억할 수 있는 것이 알려져 있다. 본 실시예에서는 상기 EEPROM에 이산적인 아날로그 데이터를 기억하고 있다.
즉, D/A 변환부(12)에서 작성된 이산적인 전압치 V0~V2n-1에 따른 전압량을 데이터 버스를 통하여 EEPROM의 각 부유 게이트에 주입하고, 상기 데이터의 기억을 행하고 있다.
따라서, 복수 비트의 디지털 데이터를 하나의 메모리 셀로 행하는 것이 가능해지고, 메모리의 기억 용량을 실질적으로 증대시킬 수 있다. 또한, 본 실시예에서 메모리(18)로서는 아날로그 데이터의 기억이 가능하면 EEPROM으로는 한정되지 않지만, 불휘발성 메모리인 것이 바람직하다.
또, 본 실시예에서는 메모리(18)을 RAM과 동등한 기능을 갖는 리드 라이트 에리어(R/W 에리어: 18a)와 ROM과 동등한 기능을 갖는 리드 제한 에리어(RO 에리어 : 18b)로 분할하여 사용하고 있다.
그리고, 상기 메모리의 에리어 분할은 기입 제한 회로(20)에 의해 달성된다. 이것을 이하에 설명한다.
기입 제한 회로(20)은 입력단자 IN2에 접속되어 있고, 이 입력 단자 IN2에는 메모리(18)의 분할 에리어를 결정하기 위한 기입 제한 데이터가 입력된다. 기입 제한 회로(20)은 라이트 어드레스 카운터(14a)에서의 라이트 어드레스값을 감시하고 있다. 그리고, 기입 제한 데이터에 의해 기입 제한되는 어드레스값, 즉 메모리의 라이트 제한 에리어(18b)에 기입에 행해지도록 할 때에는 그 에리어(18b)로의 데이터의 기입을 금지한다.
라이트 제한 에리어(18b)의 크기나 위치는 우선 메모리(18)의 소정 위치에 고정적인 데이터를 기억하고, 그 후 기억된 에리어의 정보(위치나 크기)를 기입 제한 데이터에 의해 기입 제한 회로(20)에 설정함으로써 결정한다. 설정 후에는 기입 제한 회로(20)이 에리어(18b)로의 데이터 기입을 금지한다. 따라서, 상기 라이트 제한 에리어(18b)는 유저측이 뒤에서 개서할 수 없는 ROM, 즉 독출 전용 메모리로서 이용할 수 있다.
또한, 상기 라이트 제한 에리어(18b)는 장치 제조시에 기입 제한 회로(20)에 고정적으로 설정하면, 기입 제한 데이터를 공급하기 위한 단자가 불필요해진다. 또, 단자가 불필요하기 때문에, 설정 후의 오동작도 일어나지 않는다. 또한, 라이트 제한 에리어(18b)의 에리어 정보를 상기 에리어(18b)에 기억하는 방법도 단자가 불필요하다.
한편, 나머지 에리어는 기입 제한을 받지 않기 때문에, 몇회라도 리드 라이트 가능한 RAM의 기능을 갖는 리드 라이트 에리어(18a)로 된다.
본 실시예의 정보 기억 장치를 예를 들면 대기 기능이 있는 전화기 등에 적용한 경우에는 전화기의 조작 가이드나 고정 응답 메시지 등을 라이트 제한 에리어(18b)에 저장한다. 그리고, 유저측이 이용하는 응답 메시지나 ICM 등은 리드 라이트 에리어(18a)에 저장한다.
다음으로, 메모리(18)에 기입한 데이터의 독출에 관해 설명한다. 독출 회로(22)는 요구된 리드 어드레스를 결정하기 위해 리드 어드레스 카운터(22a)를 갖고 있다. 그리고, 독출 회로(22)는 어드레스 버스를 통하여 어드레스 디코더(16)에 리드 어드레스값을 공급하고, 어드레스 디코더(16)에 의해 특정된 어드레스의 메모리 셀로부터 데이터 버스를 통하여 기억된 데이터를 독출한다.
이 때, 기입 제한 회로(20)은 독출 제한 동작을 행하지 않는다. 따라서, 리드 라이트 에리어(18a) 및 라이트 제한 에리어(18b) 중 어느 하나에 기억된 데이터라도 데이터 독출에 관해서는 자유롭게 실행할 수 있다.
독출된 이산적인 아날로그 데이터는 아날로그/디지탈(A/D) 변환부(24)에 공급된다. A/D 변환부(24)는 D/A 변환부(12)와는 반대로 이산적인 아날로그 데이터를 복수 비트의 디지털 데이터로 복원한다. 복원된 디지털 데이터를 음성으로 하여 출력하는 경우 등에는 복원 디지털 데이터를 ADPCM 디코더(26)에 출력한다.
ADOCM 디코더(26)은 ADPCM 인코더(11)에 대응한 복호화 처리를 행함으로써, 압축된 디지털 데이터를 신장한다. 또, D/A 변환부(28)이 상기 신장된 디지털 데이터를 아날로그 데이터로 변환한다. 그리고, 아날로그 데이터가 예를 들면 음성으로서 도시하지 않은 스피커 등으로부터 출력된다. 또한, ADPCM 인코더(11)을 설치하지 않은 경우에는 상기 ADPCM 디코더(26)은 불필요하다.
이와 같이, 본 실시예에서는 메모리(18)에 기억하는 아날로그 데이터를 작성하기 위한 D/A 변환부(12)와 메모리(18)로부터 독출된 데이터를 다시 디지털 데이터(24)로 변환하기 위한 A/D 변환부(24)를 설치했다. 또한, ADPCM 인코더, 디코더 등을 설치하여 아날로그 데이터를 압축하여 디지털 데이터로 부호화하거나 또는 압축된 디지털 데이터를 신장하여 아날로그 데이터로 복호화하는 것으로 했다.
따라서, 본 실시예에 따르면 메모리 이외의 부분은 디지털 처리가 가능하다. 즉, 디지털 처리에 의해 데이터의 압축·변환 등을 행한 후에 데이터를 메모리에 기억하므로 데이터의 처리 속도나 데이터의 가공 등에 관하여 디지털 처리에서의 이점을 최대한 활용할 수 있다. 그리고, 메모리는 디지털 데이터의 메모리와 하등 손색없이 동작한다.
한편, 메모리의 기억 용량면에서는 이산적인 아날로그 데이터로서 하나의 메모리셀에 복수 비트의 디지털 데이터를 기억하므로, 이미 설명한 바와 같이 디지털 처리의 경우보다 훨씬 뛰어나다.
제조시에 있어서의 장치의 검사시에는 기억 장치로의 입출력은 디지털 데이터이므로 메모리만을 위해 아날로그양을 다루는 검사 장치를 이용할 필요가 없다는 효과도 갖는다.
또한, 기입 제한 회로를 설치하고, 메모리에의 기입 제한을 행함으로써 종래 별도로 세트한 ROM 및 RAM을 단일 메모리에 의해 제공할 수 있기 때문에, 장치의 비용을 대폭적으로 저감시킬 수 있다.
또, 라이트 제한 에리어의 결정은 데이터 기입 후에(데이타 기입 전이라도 좋다), 기입 제한 데이터에 의해 행해진다. 상기 라이트 제한 에리어의 크기나 위치 등은 제조시에 장치에 따라 설정할 수 있기 때문에, 장치 설계의 자유도가 높아지고 설계변경 등도 용이하다는 효과를 갖는다.
그리고, 메모리로서 불휘발성 메모리인 EEPROM을 이용함으로써 RAM과 같이 정전 등에서 기억 데이터가 소거되는 경우는 없다. 따라서, 정보 기억 장치로서의 신뢰성을 향상시킬 수 있어 전화기의 음성 기억 장치 등에 매우 유용하다. 또, 백업용 전원이나 메모리 등이 불필요해진다.
이상과 같이 본 발명의 정보 기억장치에서는 디지털 데이터를 이산적인 아날로그 데이터로 변환하고, 이 아날로그 데이터를 메모리에 기억하는 것으로 했다.
따라서, 복수 비트의 디지털 데이터를 하나의 메모리 셀에서 기억할 수 있기 때문에, 간단한 구성으로 메모리의 기억용량을 실질적으로 증대시킬 수 있다.
또, 메모리를 리드 라이트 가능한 리드 라이트 에리어와, 기입이 제한되는 라이트 제한 에리어로 분할하고, 기입 제한 수단에 의해 상기 라이트 제한 에리어에 대한 데이터의 기입을 제한하는 것으로 했다. 이에 따라, 단일 메모리 즉 단일 칩으로 ROM 및 RAM의 기능을 갖는 것이 가능해지고, 메모리 등의 비용을 대폭적으로 삭감할 수 있다.
또한, 메모리로서 부유 게이트에 주입하는 전하량을 제어하여 아날로그 데이터의 기억이 가능한 불휘발성 메모리를 이용함으로써, 정전 등에서 데이터가 소거되는 일이 없고, 장치의 신뢰성을 향상시킬 수 있다. 또, 백업용 전원이나 메모리 등이 불필요하다.
그리고, 기입 제한 수단에 의해 라이트 제한 에리어의 크기나 위치를 제어하므로, 여러 가지 정보 기억 장치에 따라 상기 에리어의 크기 등을 변경하는 것이 용이하고, 설계의 자유도가 높아지며 설계 변경 등도 용이하다.

Claims (7)

  1. 아날로그 데이터의 기입(writing) 및 독출(reading out)이 가능한 메모리를 갖는 정보 기억 장치에 있어서, 소정 비트수의 디지털 데이터를 이산적인 아날로그 데이터로 변환하는 디지털 아날로그 변환수단, 상기 아날로그 데이터를 기억하는 메모리, 상기 메모리로부터 독출된 아날로그 데이터를 다시 소정 비트수의 디지털 데이터로 변환하는 아날로그 디지털 변환 수단, 및 상기 메모리에 대한 기입을 제한하는 기입 제한 수단(write restriction means)을 갖고, 상기 메모리는 리드 라이트 에리어(read write area)와 라이트 제한 에리어(write restricted area)로 분할되어 있고, 상기 기입 제한 수단은 상기 라이트 제한 에리어로의 상기 아날로그 데이터의 기입을 제한하는 것을 특징으로 하는 정보 기억 장치.
  2. 제1항에 있어서, 상기 메모리는 부유 게이트에 주입하는 전하량을 제어함으로써 아날로그 데이터의 기억이 가능한 불휘발성 메모리이고, 상기 불휘발성 메모리에, 리드 라이트 에리어 및 라이트 제한 에리어를 설치함으로써, 단일 메모리로 리드 온리 메모리(ROM)와 리드 라이트 메모리로서의 기능을 갖는 것을 특징으로 하는 정보 기억 장치.
  3. 제1 또는 제2항에 있어서, 상기 기입 제한 수단은 상기 라이트 제한 에리어의 크기 또는 위치를 제어하는 것을 특징으로 하는 정보 기억 장치.
  4. 제1 또는 2항에 있어서, 상기 디지털 아날로그 변환 수단은 소정 비트수의 디지털 데이터를 비트수에 따라 분할한 이산적인 전압치로 할당하여, 아날로그 데이터를 작성하는 것을 특징으로 하는 정보 기억 장치.
  5. 아날로그 데이터의 기입 및 독출이 가능한 메모리를 갖는 정보 기억 장치에 있어서, 입력되는 아날로그 데이터를 디지털 데이터로 변환하는 제1 아날로그 디지털 변환 수단, 상기 변환된 디지털 데이터를 압축하는 압축 수단, 상기 압축된 소정 비트수의 디지털 데이터를 이산적인 아날로그 데이터로 변환하는 제1 디지털 아날로그 변환수단, 상기 변환된 아날로그 데이터를 기억하는 메모리, 상기 메모리로부터 독출된 아날로그 데이터를 다시 소정 비트수의 압축 디지털 데이터로 변환하는 제2 아날로그 디지털 변환 수단, 상기 변환된 압축 디지털 데이터를 신장하는 신장 수단, 및 상기 신장된 디지털 데이터를 아날로그 데이터로 변환하는 제2 디지털 아날로그 변환 수단을 갖는 것을 특징으로 하는 정보 기억 장치.
  6. 제5항에 있어서, 상기 메모리에 대한 기입을 제한하는 기입 제한 수단을 갖고, 상기 메모리는 리드 라이트 에리어와 라이트 제한 에리어로 분할되어 있으며, 상기 기입 제한 수단은 상기 라이트 제한 에리어로의 상기 아날로그 데이터의 기입을 제한하는 것을 특징으로 하는 정보 기억 장치.
  7. 제6항에 있어서, 상기 메모리는 부유 게이트에 주입하는 전하량을 제어함으로써 아날로그 데이터의 기억이 가능한 불휘발성 메모리이고, 상기 불휘발성 메모리에, 리드 라이트 에리어 및 라이트 제한 에리어를 설치함으로써, 단일 메모리로 리드 온리 메모리와 리드 라이트 메모리로서의 기능을 갖는 것을 특징으로 하는 정보 기억 장치.
KR1019950017023A 1994-06-24 1995-06-23 정보 기억 장치 KR100208412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-143388 1994-06-24
JP14338894A JPH087591A (ja) 1994-06-24 1994-06-24 情報記憶装置

Publications (2)

Publication Number Publication Date
KR960002868A KR960002868A (ko) 1996-01-26
KR100208412B1 true KR100208412B1 (ko) 1999-07-15

Family

ID=15337612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017023A KR100208412B1 (ko) 1994-06-24 1995-06-23 정보 기억 장치

Country Status (4)

Country Link
US (1) US5689453A (ko)
JP (1) JPH087591A (ko)
KR (1) KR100208412B1 (ko)
TW (1) TW429377B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
JP3389186B2 (ja) 1999-04-27 2003-03-24 松下電器産業株式会社 半導体メモリカード及び読み出し装置
TW569556B (en) * 2002-10-04 2004-01-01 Avid Electronics Corp Adaptive differential pulse-code modulation compression encoding/decoding method capable of fast recovery and apparatus thereof
JP3969278B2 (ja) * 2002-10-21 2007-09-05 株式会社デンソー 電子制御装置
JP4777710B2 (ja) * 2005-07-22 2011-09-21 富士通セミコンダクター株式会社 アナログ／デジタル変換装置
US7259981B1 (en) * 2005-11-29 2007-08-21 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nonvolatile analog memory
US7916536B2 (en) * 2007-07-26 2011-03-29 Micron Technology, Inc. Programming based on controller performance requirements
JP2010061723A (ja) * 2008-09-02 2010-03-18 Toppan Printing Co Ltd 半導体メモリー装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209852A (en) * 1974-11-11 1980-06-24 Hyatt Gilbert P Signal processing and memory arrangement
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
US5537360A (en) * 1994-09-16 1996-07-16 Dallas Semiconductor Corporation Programmable power supply systems and methods providing a write protected memory having multiple interface capability

Also Published As

Publication number Publication date
TW429377B (en) 2001-04-11
KR960002868A (ko) 1996-01-26
JPH087591A (ja) 1996-01-12
US5689453A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
US10176091B2 (en) Methods of operating a memory system including data collection and compression
US10025596B2 (en) Memory system for portable telephone
US5287305A (en) Memory device including two-valued/n-valued conversion unit
KR100535291B1 (ko) 엔코딩 방법 및 메모리 장치
EP1152339A2 (en) Semiconductor memory device and restoration method therefor
US20100138594A1 (en) Flash memory data read/write processing method
KR20110128852A (ko) 데이터의 인코딩에 의한 플래시 내구성 강화 장치 및 방법
KR100208412B1 (ko) 정보 기억 장치
US20060259729A1 (en) Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device
JP2001332096A (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置
KR20160150036A (ko) 부분 페이지 압축을 위한 메모리 시스템
JP2007094639A (ja) メモリコントローラ及びフラッシュメモリシステム
WO1993022770A1 (en) Method and apparatus for storage of digital information
EP0766254B1 (en) Non-volatile multi-state memory device capable with variable storing resolution
KR100470378B1 (ko) 신호기록장치,신호판독장치및신호기록·판독장치
US5680504A (en) Apparatus and method for storing and reproducing digital data
KR100340908B1 (ko) 아날로그/디지털 변환기
JP2010055673A (ja) 不揮発性半導体記憶装置
JPH0581123A (ja) 半導体メモリ
JP2006146406A (ja) 不揮発性メモリシステム
JPH09258799A (ja) デジタル信号記録再生装置
JPS60263398A (ja) 消去可能なプログラマブル読出し専用メモリ
JPH04155697A (ja) 記憶方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee