JP2006146406A - 不揮発性メモリシステム - Google Patents
不揮発性メモリシステム Download PDFInfo
- Publication number
- JP2006146406A JP2006146406A JP2004332989A JP2004332989A JP2006146406A JP 2006146406 A JP2006146406 A JP 2006146406A JP 2004332989 A JP2004332989 A JP 2004332989A JP 2004332989 A JP2004332989 A JP 2004332989A JP 2006146406 A JP2006146406 A JP 2006146406A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- nand flash
- error correction
- data
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】起動プログラム実行時(システム起動時)のみ、多値NANDフラッシュメモリ3を2値NANDフラッシュメモリと同等の使い方にすることで、エラー訂正回路として2値NANDフラッシュメモリアクセス時に用いる小規模な1ビットエラー訂正回路4を使用することが可能となり、回路規模を削減することが可能になる。
【選択図】図1
Description
図1は本発明の実施の形態1に係る不揮発性メモリシステムの一例である。以下、本実施の形態1において、本発明の動作を具体的に説明する。図1では、データの入出力を制御するデータ入出力制御手段1と、CPUでエラー訂正処理を行う複数ビットエラー訂正手段3と、CPUを用いずにハードウェアでエラー訂正処理を行う2値NANDフラッシュメモリ、本実施例では1ビットエラー訂正手段3と、多値NANDフラッシュメモリ制御とエラー訂正処理を行うためのCPU5と、多値NANDフラッシュメモリ3と、データ入出力制御手段1からの信号をCPU5からの信号により1ビットエラー訂正手段3と複数ビットエラー訂正手段4とに切り換えて出力する第1の切換手段と、複数ビットエラー訂正手段3または複数ビットエラー訂正手段4からの信号を多値NANDフラッシュメモリ3に、CPU5からの信号によって切り換えて入出力する第2の切換手段である。
図1は本発明の実施の形態1に係る不揮発性メモリシステムの別の一例である。この構成は本実施の形態においても同一である。以下、本実施の形態において本発明の動作を具体的に説明する。
図1は本発明の実施の形態1に係る不揮発性メモリシステムの一例である。この構成は実施の形態3においても同一である。以下、本実施の形態3において、本発明の動作を具体的に説明する。
2 複数ビットエラー訂正手段(CPU処理)
3 多値NANDフラッシュメモリ
4 1ビットエラー訂正手段(ハードウェア処理)
5 エラー訂正処理用CPU
6 複数ビットエラー訂正手段(ハードウェア処理)
7 エラー訂正手段
Claims (5)
- データを入出力する手段と、読み出しデータのエラーを訂正するエラー訂正手段と、データを格納する多値NANDフラッシュメモリとを備え、多値NANDフラッシュメモリにアクセスする状況に応じて多値NANDフラッシュメモリ用アクセスと2値NANDフラッシュメモリ用アクセスとを適応的に切り替えることにより、エラー訂正手手段を簡略化することを特徴とする不揮発性メモリシステム。
- 前記2値NANDフラッシュメモリ用アクセスは、多値NANDフラッシュメモリの奇数ページのみにデータを書き込むことを特徴とする請求項1記載の不揮発性メモリシステム。
- 前記2値NANDフラッシュメモリ用アクセスは、多値NANDフラッシュメモリの偶数ページのみにデータを書き込むことを特徴とする請求項1に記載の不揮発性メモリシステム。
- 前記2値NANDフラッシュメモリ用アクセスは、多値NANDフラッシュメモリの奇数ページおよび偶数ページに同一のデータを書き込むことを特徴とする請求項1に記載の不揮発性メモリシステム。
- 前記2値NANDフラッシュメモリ用アクセスでは、2値NANDフラッシュメモリで用いられる1ビットエラー訂正手段を用いて多値NANDフラッシュメモリのエラー訂正処理を行うことを特徴とする請求項1に記載の不揮発性メモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004332989A JP4720152B2 (ja) | 2004-11-17 | 2004-11-17 | 不揮発性メモリシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004332989A JP4720152B2 (ja) | 2004-11-17 | 2004-11-17 | 不揮発性メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006146406A true JP2006146406A (ja) | 2006-06-08 |
JP4720152B2 JP4720152B2 (ja) | 2011-07-13 |
Family
ID=36626031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004332989A Expired - Fee Related JP4720152B2 (ja) | 2004-11-17 | 2004-11-17 | 不揮発性メモリシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4720152B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299919A (ja) * | 2007-05-30 | 2008-12-11 | Sony Corp | 記憶装置及びデータの書き込み方法 |
US7864574B2 (en) | 2008-05-13 | 2011-01-04 | Samsung Electronics Co., Ltd. | Memory device and memory programming method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311823A (ja) * | 1996-01-31 | 1997-12-02 | Sgs Thomson Microelettronica Spa | 記憶回路、記憶回路から情報を読み出す方法および記憶回路に情報を書き込む方法 |
JP2004280556A (ja) * | 2003-03-17 | 2004-10-07 | Renesas Technology Corp | 情報記憶装置および情報処理システム |
-
2004
- 2004-11-17 JP JP2004332989A patent/JP4720152B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311823A (ja) * | 1996-01-31 | 1997-12-02 | Sgs Thomson Microelettronica Spa | 記憶回路、記憶回路から情報を読み出す方法および記憶回路に情報を書き込む方法 |
JP2004280556A (ja) * | 2003-03-17 | 2004-10-07 | Renesas Technology Corp | 情報記憶装置および情報処理システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299919A (ja) * | 2007-05-30 | 2008-12-11 | Sony Corp | 記憶装置及びデータの書き込み方法 |
US7864574B2 (en) | 2008-05-13 | 2011-01-04 | Samsung Electronics Co., Ltd. | Memory device and memory programming method |
Also Published As
Publication number | Publication date |
---|---|
JP4720152B2 (ja) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8363468B2 (en) | Semiconductor memory device | |
JP5162763B2 (ja) | メモリアクセスシステム | |
KR20100114970A (ko) | 저장 장치의 액세스 방법 | |
US8015370B2 (en) | Memory control method and memory system | |
US7574576B2 (en) | Semiconductor device and method of controlling the same | |
JP2011165305A (ja) | 不揮発性メモリ装置及びそれを含むメモリシステム | |
US20090013139A1 (en) | Apparatus and method to prevent data loss in nonvolatile memory | |
US20160070507A1 (en) | Memory system and method of controlling memory device | |
KR100764750B1 (ko) | 유연한 어드레스 맵핑 스킴을 갖는 플래시 메모리 장치 | |
JP2007207376A (ja) | 不揮発性記憶装置およびメモリコントローラ | |
JP2007012180A (ja) | 半導体記憶装置 | |
JP2008192054A (ja) | 半導体メモリシステム | |
US8819332B2 (en) | Nonvolatile storage device performing periodic error correction during successive page copy operations | |
JP2001332096A (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 | |
JP2007157234A (ja) | メモリシステム | |
JP2007058940A (ja) | 記憶装置、ファイル記憶装置、およびコンピュータシステム | |
US7936609B2 (en) | Memory controller, memory system, recording and reproducing method for memory system, and recording apparatus | |
JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2009129477A (ja) | 不揮発性半導体記憶装置 | |
JP2009175877A (ja) | 半導体メモリ | |
US7478292B2 (en) | Structure and method for detecting errors in a multilevel memory device with improved programming granularity | |
US7719893B2 (en) | Nonvolatile memory and apparatus and method for deciding data validity for the same | |
JP4720152B2 (ja) | 不揮発性メモリシステム | |
US8583855B2 (en) | Flash memory preprocessing system and method | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |