JP2014204006A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2014204006A
JP2014204006A JP2013079786A JP2013079786A JP2014204006A JP 2014204006 A JP2014204006 A JP 2014204006A JP 2013079786 A JP2013079786 A JP 2013079786A JP 2013079786 A JP2013079786 A JP 2013079786A JP 2014204006 A JP2014204006 A JP 2014204006A
Authority
JP
Japan
Prior art keywords
power semiconductor
inter
substrate
semiconductor device
bending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013079786A
Other languages
English (en)
Other versions
JP6012533B2 (ja
Inventor
進吾 須藤
Shingo Sudo
進吾 須藤
晋助 浅田
Shinsuke Asada
晋助 浅田
隆男 荒木
Takao Araki
隆男 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013079786A priority Critical patent/JP6012533B2/ja
Publication of JP2014204006A publication Critical patent/JP2014204006A/ja
Application granted granted Critical
Publication of JP6012533B2 publication Critical patent/JP6012533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • H01L2224/37013Cross-sectional shape being non uniform along the connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来に比べて生産性が高く、長期にわたる動作信頼性を確保可能な電力用半導体装置を提供する。【解決手段】複数の電力用半導体素子3、4を実装した絶縁基板1と、この絶縁基板に対向して配置される両面配線のプリント基板7と、絶縁基板及びプリント基板を保持する樹脂筐体9と、プリント基板7の回路に接続される外部端子8と、絶縁基板1とプリント基板との間に設けられる可撓性端子6とを有し、可撓性端子は、2つの電力用半導体素子の電極間を接続する素子間接続部60と、素子間接続部に対して折れ曲がって延在し屈伸部61を有してプリント基板と電気的に接続する素子−回路接続部61Aとを有する。【選択図】図1

Description

本発明は、電力用半導体素子を有する電力用半導体装置に関する。
一般的に電力用半導体装置は、放熱性に優れた絶縁基板上に電力用半導体素子を実装し、この電力用半導体素子に例えばアルミワイヤなどで配線を行うことで回路を構成する。この回路には、絶縁基板を支持する樹脂筐体に設けた外部端子が電気的に接続されている。
このような構造では、絶縁基板上で配線が行われ、さらに樹脂筐体の外部端子にも配線が行われるため、高価である絶縁基板の面積が大きくなりコストアップすると共に、電力用半導体装置の外形も大きくなるという課題がある。よって、電力用半導体装置の小型化が検討されてきた。
装置小型化の手法として、例えば、絶縁基板上の配線パターンに外部端子を実装し、この外部端子の先端面を露出させるように樹脂封止することで、外部端子を絶縁基板面積内から取り出す構造が提案されている(特許文献1)。この特許文献1の図8から図13では、チップ下部の導電パターンに設けた可撓性配線構造(図10)、及び、向きを変えた応力緩和構造(図9b)が示されている。
また、アルミワイヤの配線面積を削減する構造として、特許文献2には、半導体素子に固着され、かつプリント基板に固着されたインプラントピンを用い、このインプラントピンと電気的に接続された外部端子を樹脂ケース外部へ取り出す構造が提案されている。
特開2001−284524号公報 特開2011−142124号公報
しかしながら、特に多数の半導体素子が搭載される3相インバータ回路などの複雑な回路構成の装置の場合、上述の各特許文献に開示される構造では、絶縁基板上へはんだ付けしたときに生じた半導体素子の傾きあるいは絶縁基板の反りに起因して、外部端子の高さにバラツキが発生する。このようなバラツキを吸収するために、はんだなどの接合材を通常よりも多めに供給するあるいはピンの高さを調整する等の手当が必要となる。よって、電力用半導体装置の生産性向上に対して問題があった。
また、プリント基板を用いた場合には、半導体素子が実装されてその動作中に高温になる絶縁基板と、比較的温度上昇が起こり難いプリント基板との熱変形差に起因した応力が端子接続部に作用することから、電力用半導体装置の高温環境での使用、及び、長期の動作信頼性の確保に対して問題があった。
本発明は、このような問題点を解決するためになされたもので、従来に比べて生産性が高く、長期にわたる動作信頼性を確保可能な電力用半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、放熱板に絶縁層を介して形成した回路パターンに複数の電力用半導体素子を実装した第1基板と、表裏両面に配線回路を形成した第2基板と、上記放熱板を一側面に露出させて上記第1基板を保持し、かつ上記電力用半導体素子に対向して配置した上記第2基板を保持する樹脂筐体と、上記第2基板における上記配線回路に接続され上記樹脂筐体の外部へ導出される外部端子と、を備えた電力用半導体装置において、上記第1基板と上記第2基板との間に設けられる基板間接続端子と、上記樹脂筐体内に充填され、上記基板間接続端子を封止する絶縁性樹脂と、をさらに備え、上記基板間接続端子は、2つの上記電力用半導体素子における電極間を電気的に接続する素子間接続部と、この素子間接続部と一体に形成され上記素子間接続部に対して折れ曲がって延在して上記素子間接続部を上記第2基板における配線回路に電気的に接続する素子−回路接続部とを有し、この素子−回路接続部は、一方の電力用半導体素子の上方に位置し可撓性を有する屈伸部を有することを特徴とする。
本発明の一態様における電力用半導体装置によれば、互いに対向する第1基板と第2基板との間に基板間接続端子が設けられ、この基板間接続端子は屈伸部を有する。よって、第1基板の反りあるいは電力用半導体素子の傾きが存在する場合でも、屈伸部がこれらの反り又は傾斜を吸収可能である。したがって、第1基板における回路パターン及び電力用半導体素子の少なくとも一方と、第2基板における配線回路とは、電気的に接続可能となる。その結果、電力用半導体装置の組み立てが容易になり、生産性を向上させることができる。さらに、第1基板と第2基板との間の熱変形差を基板間接続端子の屈伸部で吸収することができ、電力用半導体装置の長期にわたる電気接続の信頼性向上も達成することができる。
また、第1基板に電力用半導体素子が実装され、第1基板の回路パターンと第2基板の配線回路とが基板間接続端子によって電気的に接続され、配線回路から外部端子を樹脂筐体の外部へ導出したことから、第1基板の面積を縮小でき、電力用半導体装置の小型化を図ることができ、第1基板における配置に依存せずに端子取り出し位置の自由度を向上させることができる。また、第1基板における複数の電力用半導体素子を基板間接続端子における素子間接続部で接続したことで部品点数の削減を図ることができ、さらに、第2基板を固定する力を軽減することで組み立て工程を簡略化でき、さらに生産性を向上させることが可能となる。
またこれにより、電力用半導体装置の長寿命化及び歩留まりの向上を図ることも可能となる。
本発明の実施の形態1における電力用半導体装置の断面図である。 図1に示す絶縁基板に形成した回路パターンを示す平面図である。 図1に示すプリント基板に形成した配線回路のパターンを示す平面図である。 図1に示す基板間接続端子の正面図である。 図1に示す基板間接続端子の変形例における正面図である。 本発明の実施の形態2における電力用半導体装置に備わる基板間接続端子を示し、(a)はその正面図であり(b)は側面図である。 本発明の実施の形態3における電力用半導体装置に備わる基板間接続端子を示し、(a)はその正面図であり(b)は側面図である。 図7に示す基板間接続端子の変形例を示し、(a)はその正面図であり(b)は側面図である。 図7に示す基板間接続端子の別の変形例を示し、(a)はその正面図であり(b)は側面図である。 本発明の実施の形態4における電力用半導体装置に備わる基板間接続端子を示し、(a)はその正面図であり(b)は側面図である。 図10に示す基板間接続端子の展開図である。
本発明の実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態1.
図1は、本発明の実施の形態1における電力用半導体装置101の断面図であり、また図2は、電力用半導体装置101の絶縁基板1に構成された回路の一例を示す平面図であり、図3は、プリント基板7に構成された配線回路7aのパターンの一例を示す平面図である。尚、絶縁基板1は、第1基板の一例に相当し、プリント基板7は、第2基板の一例に相当する。第1基板及び第2基板は、実施形態のものに限定されるものではなく、要するに熱膨張率に差がある2種類の基板に相当する。
電力用半導体装置101は、基本的構成として、絶縁基板1と、プリント基板7と、樹脂筐体9と、外部端子8と、基板間接続端子6と、絶縁性樹脂の一例としてのシリコーンゲル11とを備え、ここで基板間接続端子6は、素子間接続部60と、素子−回路接続部61Aとを有し、さらに素子−回路接続部61Aは屈伸部61を有する。これらの各構成部分について以下に説明する。
電力用半導体装置101に用いられる絶縁基板1は、一例として、主面の大きさが80mm×40mm、厚み2mmの放熱板としてのAl板1aと、高熱伝導のセラミックフィラーを混合した厚み0.15mmの絶縁層1bと、厚み70μmのアルミニウムからなる回路パターン1cとが積層されて形成された、所謂メタルベース基板である。
回路パターン1cには、図2に示すような配置形態にて、はんだ2を用いて、IGBT3(絶縁ゲート型バイポーラトランジスタ)及びFWDi4(フリーホイーリングダイオード)がそれぞれ接合されている。尚、IGBT3及びFWDi4は、電力用半導体素子の一例に相当する。このように回路パターン1cには、複数の電力用半導体素子が実装されている。
IGBT3は、一例として、主面の大きさが7mm×7mm、厚み250μmの素子であり、その表面には、制御電極であるゲート電極と主電極であるエミッタ電極とを有し、その裏面には、回路パターン1cとはんだ付けされる主電極であるコレクタ電極を有する。またIGBT3のゲート電極は、Alワイヤ5を用いて回路パターン1cに電気的に接続されている。
FWDi4は、一例として、主面の大きさが7mm×5mm、厚み250μmの素子であり、その表面には、主電極であるアノード電極4aを有し、その裏面には回路パターン1cとはんだ付けされる主電極であるカソード電極を有する。このようにFWDi4は、各表面に単一の電極を有する素子である。
図1に示すように、絶縁基板1に実装されたIGBT3等の電力用半導体素子に平行または略平行にプリント基板7が配置される。プリント基板7は、本実施形態では、大きさが90mm×50mmで材質FR−4(Flame Retardant Type 4)の基板である。その基材7bの表裏両面には配線回路がそれぞれ形成され、IGBT3等の電力用半導体素子に対面した表面には、図3に示すようなパターンの配線回路7aが形成されている。
互いに対向して配置される絶縁基板1とプリント基板7との間には、両者間の電気的接続を行い、基板間接続端子に相当する可撓性端子6が設けられる。このような可撓性端子6は、本実施形態では短冊状の金属製板材で構成され、一例として厚み0.3mm、幅3mmの黄銅板で形成され、例えば図4に示すように、素子間接続部60と、素子−回路接続部61Aとを有する。
素子間接続部60は、2つの電力用半導体素子つまりIGBT3及びFWDi4における各電極間を電気的に接続する部分であり、各電極に接合する接合部62,64を有する。尚、接合部62については接合端部62と記す場合もある。図4に示すような可撓性端子6において、素子−回路接続部61Aに近い接合部64がFWDi4の電極にはんだを用いて電気的及び機械的に固定される。
また、パワー半導体素子であるIGBT3及びFWDi4では、一般的にインバータ回路などで同電位となるエミッタ電極とアノード電極4aとは次のように接続される。即ち、図5に示すように、FWDi4上のアノード電極4aには、はんだ(図示せず)を用いて可撓性端子6の接合部64を電気的及び機械的に固定する。この接合部64から延び、パワー半導体素子であるIGBT3及びFWDi4との絶縁を確保する距離を保つために設けた、接合部64からの高さ0.3mmの湾曲部63を介して、可撓性端子6の接合部62をIGBT3のエミッタ電極に電気的及び機械的に固定する。このように、本実施形態では、接合部62はIGBT3の電極とはんだを用いて電気的及び機械的に固定され、接合部64はFWDi4の電極とはんだを用いて電気的及び機械的に固定されている。
尚、上述のようにIGBT3の裏面電極であるコレクタ電極及びFWDi4の裏面電極であるカソード電極は、回路パターン1cで接続されている。これらの電極をさらにプリント基板7へ電気的に接続するために、図1内の右端に図示するような、素子−回路接続部61Aに類似した蛇腹形状の可撓性の端子13が設けている。
素子−回路接続部61Aは、接合部62,64の一方から延在し素子間接続部60と一体に形成され、素子間接続部60をプリント基板7の配線回路7aに電気的に接続し、かつ、素子間接続部60に対して折り曲げて屈曲させた屈伸部61を有する部分である。また素子−回路接続部61Aの端部に位置する接合部65(図4、図5)は、プリント基板7の配線回路7aに、Agフィラーが混合されている導電性接着剤(図示せず)によって電気的に接続される。このようにして可撓性端子6は、絶縁基板1とプリント基板7との間で、屈伸部61によって伸縮されて配置される。
また、IGBT3のゲート電極からアルミニウムワイヤを用いて接続された別の回路パターン1cと、プリント基板7との接続に用いられる可撓性の端子14は、回路パターン1c上の端子に接続される場合の可撓性の端子13に比べて小さい端子を使用している。勿論、このような構成に限定されず、例えば電流容量の小さい電力用半導体装置にあっては、ゲート電極及びエミッタ電極共に、同一形状の可撓性の端子を用いても構わない。
プリント基板7において、可撓性端子6が接続された配線回路7aには、外部端子8がはんだ付けされ、配線回路7aに対向する、プリント基板7の対向面側へ導出されている。
絶縁基板1及びプリント基板7の外縁部分には、図1に示すように、主にPPS(ポリフェニレンサルファイド)からなる樹脂筐体9が取り付けられ、樹脂筐体9と、絶縁基板1及びプリント基板7とは、シリコーン接着剤(図示せず)で接着される。絶縁基板1が取り付けられた状態において、樹脂筐体9の一側面9aには、絶縁基板1のAl板1aが面一の状態で露出する。この露出したAl板1aには、装置外部への放熱のために放熱グリースを介してヒートシンク(共に図示せず)が接続される。このため樹脂筐体9には、ヒートシンク取付用のネジを通すための取付穴(図示せず)が形成されている。
また、樹脂筐体9の内側には、絶縁基板1とプリント基板7との隙間からプリント基板7の上面を覆う部分まで、空間放電、沿面放電に対する絶縁封止用で、絶縁性樹脂の一例に相当するシリコーンゲル11が注入される。これにより可撓性端子6もシリコーンゲル11によって樹脂封止される。さらに、樹脂筐体9の一側面9aに対向する他方側面9bには、PPSからなり外部端子8の導出部を形成した蓋10が取り付けられる。
絶縁基板1、プリント基板7、及び樹脂筐体9の接着工程は、次のように行う。つまり、絶縁基板1にIGBT3及びFWDi4を、IGBT3及びFWDi4に可撓性端子6の接合部62、64を、それぞれはんだ付けし、IGBT3のゲート電極にアルミニウムワイヤ5を接続し、樹脂筐体9と、絶縁基板1及びプリント基板7との接着部にシリコーン接着剤を塗布する。さらに、可撓性端子6における他端の接合部65に対応した接続部に導電性接着剤を塗布したプリント基板7を重ねて、これらを加熱硬化させることで接着を行う。その際、可撓性端子6の屈伸部61による反発力でプリント基板7が撓まないように、可撓性端子6のばね定数、押しつけ量が選定される。
以下には、電力用半導体装置101をこのような構造とした理由について説明する。
即ち、従来技術説明で既に述べたように、絶縁基板1は、放熱性及び絶縁性を有する反面、電力用半導体装置の中では高価な部品であることから、その面積の縮小化が求められる。これには、配線パターン及びパターン同士の間の絶縁距離によって決定される配線面積の縮小化が効果的である。よって、本実施形態の電力用半導体装置101では、絶縁基板1、及びIGBT3等の電力用半導体素子の直上に配線を配置する方法、つまり絶縁基板1に積層するように、両面配線したプリント基板7を配置する方法を採っている。特に、本実施形態では、絶縁基板1における回路パターン1cの一部又は全部を、電力用半導体装置101内のプリント基板7に形成することにより、絶縁基板1の面積を一層縮小する効果を得ている。また、一般的に電力用半導体装置では、半導体素子の回路構成、あるいは素子が扱う電流容量が異なる仕様をラインナップすることが求められる。これに対しては、プリント基板7を多層化することによって対応可能である。つまりプリント基板7の配線パターンと蓋10とを変更するだけで、外部端子8の配置をニーズに合わせて変更することが可能となることから、部品の共通化が可能となり、部品コストを抑制することが可能となる。
一方、このように絶縁基板1とプリント基板7とを重ねて配置した構成においても、主としてSiからなる電力用半導体素子を絶縁基板1にはんだ付けすることで、絶縁基板1の主材料であるAlと、電力用半導体素子のSiとの熱膨張率差に起因する反りが絶縁基板1に発生する。また、IGBT3等の電力用半導体素子を絶縁基板1にはんだ付けするとき、電力用半導体素子を完全な水平状態にて接続することは困難である。また特に、面積が大きい半導体素子、あるいは図2に示すように多数の素子及び接続点を有する半導体装置にあっては、はんだなどの接合材だけで、絶縁基板1とプリント基板7との間の距離のばらつきを吸収することは、困難である。
そこで、本実施形態では、絶縁基板1とプリント基板7との間に配置されるIGBT3等の電力用半導体素子に接続される可撓性端子6に屈伸部61を形成して可撓性を持たせた。屈伸部61を設けることで、絶縁基板1とプリント基板7との距離を近付けるだけで、可撓性端子6が撓み、可撓性端子6自体の傾きを含めた高さのばらつきを吸収することができるとともに、すべての接点の接続を確実に行うことができる。また、絶縁基板1とプリント基板7とを電気的に接続する可撓性の端子13,14によっても同様の効果が得られる。よって、電力用半導体装置101の組立性及び生産性の向上を図ることができる。
また、電力用半導体装置101では、IGBT3等の電力用半導体素子は発熱し、その放熱板として機能する、絶縁基板1のAl板1aは、上記発熱伴い熱膨張する。一方、絶縁基板1に積層する形態で配置されるプリント基板7において発生する熱は、電流によるジュール熱が主である。よって、絶縁基板1とプリント基板7との間には温度差が発生し、かつ両者の熱膨張率も異なる。したがって、絶縁基板1とプリント基板7との間に配置されるIGBT3等の電力用半導体素子に接続する可撓性端子6には、基板の主面に平行な方向で、IGBT3等の電力用半導体素子間の距離が離れる方向、つまり絶縁基板1及びプリント基板7の板厚方向20に直交する基板長手方向21に熱応力が発生する。この熱応力は、可撓性端子6自体、及び可撓性端子6と、絶縁基板1及びプリント基板7における各回路との接続部における劣化を促進する原因になる。
これに対して本実施形態では、可撓性端子6が屈伸部61で変形可能なことから、上記劣化を効果的に緩和することが可能である。
さらには、屈伸部61のばね定数を増す、あるいは撓み量を増すことにより、可撓性端子6がプリント基板7へ作用する反発力を大きくし、FWDi4と可撓性端子6の接合部64との間、及び配線回路7aと他端の接合部65との間に作用する圧縮する応力が大きくなる。これにより、はんだあるいは導電性接着剤で接合された可撓性端子6の接合部64とFWDi4とが、FWDi4の断続発熱により発生する熱応力に起因した亀裂あるいは剥離などで劣化した場合でも、電気的及び熱的な接続を維持することができ、信頼性の向上を図ることができる。また、絶縁基板1とプリント基板7との間には、図示するように屈伸部61と同態様の可撓性の端子13,14を設けており、端子13,14のばね定数あるいは撓み量を増すことにより、端子13,14の接合部の回路パターン1cへの圧縮する応力が大きくなる。
このような信頼性向上については、屈伸部61の反発力が大きいほど効果が大きくなるため、IGBT3上及びFWDi4上にそれぞれ可撓性端子6を設ける構成も考えられる。しかしながら、かかる技術思想の元で半導体装置を作製する際には、反発力の大きい可撓性端子6を各素子上に配置する場合、本実施形態に示すような半導体素子が多数配置される電力用半導体装置では部品点数が増加して組立性が低下する。さらに、プリント基板7及び固定する蓋10の撓みを抑制するために、蓋10を厚くする必要があり、かつ外部端子8を長くする必要が生じる。これによって外部端子8の発熱が増加し、温度が上昇しやすくなり、部材コストも上がる。
そこで、本実施形態のように同電位であるIGBT3とFWDi4とを一体の端子で接続することによって、プリント基板7が受ける反発力を3分の2程度に軽減することが可能となり、上述の問題点が解消する。この効果は、特に扱う電流が大きい半導体装置、及び昨今多く製造されている、インバータ回路、コンバータ回路、ブレーキ回路を内蔵するような多数の半導体素子を配置する半導体装置において有効である。
また、IGBT3のエミッタ電極内部には、一般的に知られているように、エミッタ電極とはSiOなどの絶縁層(図示せず)にて絶縁して、ゲート電極からの配線が行われている。よって、IGBT3上に反発力の大きい可撓性端子6を配置した場合、絶縁層の破壊によってIGBT3が不作動となる可能性も懸念される。一方、FWDi4のアノード電極4aについては、エミッタ電極のような絶縁層が設けられていない。これらのことから、大電流を扱う場合、及び高い信頼性を求められる場合において、反発力の大きい屈伸部61を用いる構成にあっては、可撓性を有する屈伸部61は、FWDi4上に、つまり表面に単一の電極を有する半導体素子上に、設置する方が好ましい。このように表面に単一の電極を有する半導体素子上に屈伸部61を配置することで、屈伸部61の反発力を上げたときでも半導体素子が破損し難く、また、異電極、上述例ではIGBT3のゲート電極への配線の妨げとならないという効果が得られる。
また、IGBT3のゲート配線のためにアルミニウムワイヤ5をボンディングする際、ボンディングツール(図示せず)と可撓性端子6との干渉を回避するため、およそ3mm程度の距離を取らなくてはならない。このためIGBT3上のエミッタ電極における可撓性端子6の接合面積が減少する。その結果、IGBT3の電流及び発熱がエミッタ電極における接合部に集中し、抵抗損失などの電気特性が低下する。
よって接合面積を確保した上でボンディングツールの干渉を回避するためには、IGBT3上の接合高さを小さくすることが有効であり、そのためには、IGBT3からプリント基板7までの高さが比較的大きな可撓性端子6ではなく、本実施形態で示したように可撓性端子6の板厚である0.3mm程度の高さとなる湾曲部63を接合する構造が好適である。
以上説明したように、本実施形態の電力用半導体装置101は、生産性が従来に比して高く、かつ高温環境下及び長時間使用に適して動作信頼性を有する電力用半導体装置である。
上述の効果を発揮する可撓性端子6の形状は、本実施形態における形状に限定されず、可撓性及び電気抵抗を阻害しない形状であればどのような形態も適用可能である。但し、可撓性端子6として板材を使用する場合、屈伸部61は、本実施の形態で図4に示すM字のように、3個以上の折り曲げ回数を有する、つまり3個以上の折り曲げ部61b(図4)を有する蛇腹形状が望ましい。
その理由としては、折り曲げ回数が2回である例えばZ字形状の場合には、先に屈伸部61の一端を固定し、その後に他端を接続するときに、他端の平面方向における位置合わせが難しくなる、つまり他端において平面方向の位置ずれが生じやすいという欠点があるからである。
また、本実施の形態1における可撓性端子6では、屈伸部61における折り曲げ部61bの折り目は、図4に示すように、可撓性端子6の素子間接続部60の延在方向60a及び板厚方向60bに対して直交する方向、つまり図4の紙面を貫通する方向に沿って延在している。
また、可撓性端子6がはんだ付けで接合される場合、図5に示すように、はんだ付けされる可撓性端子6の接合部64、接合端部62、他端の接合部65のいずれにおいても接合面側が電極等の被接合部に向かって凸となるような湾曲形状を有しても良い。このようにすることで、IGBT3、FWDi4の表面電極の高さが異なった場合でも、可撓性端子6と半導体素子との接触面積が安定し、かつはんだあるいは導電性接着剤のフィレットが安定的に形成され、接合性及び信頼性が向上する。
また、可撓性端子6の材質としては、本実施の形態で示した黄銅の他、りん青銅も使用可能である。また、可撓性端子6を接合する構造であるため、充分な反発力が必要でない場合、あるいは大電流を通電する場合には、無酸素銅を使用することも可能である。
封止材料として組立後の可撓性端子6の反発力による信頼性向上などの効果を考慮して、本実施形態ではシリコーンゲルを用いているが、組立時の接続にのみ可撓性を発揮することで充分となるように、エポキシ樹脂によって封止して接合部周辺を固定した半導体装置とすることも有効である。
本実施の形態で示した効果については、ここで示した材料の他、電力用半導体装置で一般的に用いられる材料を使用しても同様の効果が得られる。例えば、絶縁基板としてメタルベース基板の代わりに、AlNあるいはAlなどの放熱性に優れるセラミックスに、Cuパターンを貼り付けたセラミック基板、あるいはセラミック基板をCuあるいはAlなどの高放熱金属ブロックにはんだ付けなどで固着し、放熱性を向上させたものを使用しても良い。
また、電力用半導体素子の構成についても、複数のダイオードチップを並列するなどダイオード上に屈伸部61を配置する構造であれば同様に適用し効果を発揮することが可能である。
また、上述したようにIGBT3及びFWDi4の上に可撓性端子6を配置することで、既に説明したがまとめると以下の効果を得ることができる。即ち、
(1)絶縁基板1の面積を縮小することができる。
(2)IGBT3及びFWDi4の電力用半導体素子上の可撓性端子6に反発力を持たせることで、電力用半導体素子の厚み方向における各接合部の信頼性を向上することができる。
(3)全ての電力用半導体素子について反発力を有する端子を配置した場合、反発力を抑える蓋10が端子数に比例して厚くなってしまう。よって、同電位のある電力用半導体素子のみを可撓性端子6で接続することで、蓋10に関する懸念も解決される。
(4)加圧力に対して破壊しやすいIGBT3ではなく、FWDi4上に屈伸部61を配置することにより、FWDi4の断続発熱により発生する熱応力に起因した亀裂あるいは剥離などで劣化した場合でも、接続を電気的及び熱的接続を維持することができ、信頼性向上を図ることができる。
実施の形態2.
図6は、本発明の実施の形態2における電力用半導体装置102に備わる可撓性端子6−2の形状を示す。上述した実施の形態1の電力用半導体装置101と、本実施の形態2における電力用半導体装置102との相違部分は可撓性端子6−2であり、電力用半導体装置102の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は、ここでは省略する。
本実施形態における可撓性端子6−2は、厚さ0.5mmの黄銅製であり、屈伸部61における折り曲げ部61bの折り目は、図6に示すように、可撓性端子6の素子間接続部60の延在方向60aに沿って延在している。即ち、屈伸部61の向きが実施の形態1の電力用半導体装置101の構成に対して90度ずれている点で相違する。
以下に、このような構造を採る理由について説明する。
特に、一般的に電力用半導体装置の扱う電流が大きくなると、配線部における電気抵抗を抑制するため、配線にも用いる可撓性端子6の板厚をより厚くする必要がある。一方、可撓性端子を製造する上で、素子間接続部60の平坦度、換言すると接合部64と接合端部62との平坦度を維持した上で屈伸部61を製造するためには、接合部62と接合端部64との間に形成する湾曲部63を先に曲げ加工し、接合部62と接合端部64とを平坦に維持した状態で屈伸部61を形成する必要がある。ここで可撓性端子6の板厚が大きくなると、屈伸部61を形成する曲げ型も充分剛性を持ったものが必要である。また屈伸部61の反発力を用いて電力用半導体装置を組み立てることから、屈伸部61のばね定数を管理するため、屈伸部61の曲げ形状は精度良く成形する必要がある。
さらに、湾曲部63について、本実施形態2のように板厚の大きい可撓性端子6−2の場合には、絶縁基板1と可撓性端子6−2との熱膨張率の差によって接合部64とFWDi4のアノード電極4aとの接合部、及び接合端部62とIGBT3のエミッタ電極との接合部のそれぞれに発生するせん断応力を、湾曲部63が撓むことによって緩和する効果を発生する。このように湾曲部63は、絶縁基板1と可撓性端子6−2との熱膨張差によって、可撓性端子6−2と電力用半導体素子表面との接合部にかかるせん断応力を緩和する。この効果をより有効にするためには、湾曲部63は、電力用半導体素子からより離れる方向つまり板厚方向60bに高く成形することが望ましいが、その結果、屈伸部61を成形する際の曲げ型を設置することが著しく困難となった。
このような屈伸部61の成形が困難となる問題を解消するため、上述のように、屈伸部61の向きを配線方向つまり素子間接続部60の延在方向60aと直交させた。換言すると、屈伸部61における折り曲げ部61bの折り目を延在方向60aに沿って延在させている。これによって湾曲部63の形状とはほぼ無関係に屈伸部61を成形することが可能となり、可撓性端子6−2の生産性向上、並びに、電力用半導体装置102の信頼性向上及び大電流化を同時に実現することが可能となった。また、屈伸部61の圧縮量を大きくしたときに屈伸部61が倒れる方向に変形した場合でも、湾曲部63と干渉することがないため、圧縮量の増加及び湾曲部63の高さを大きくするなど設計製造の自由度を向上させることも可能となる。
本実施の形態2で示した効果について、特に湾曲部63の高さを大きくすることによって接合界面に発生するせん断応力を緩和する効果は、絶縁基板1としてセラミックス基板を用いた際に可撓性端子6−2との熱膨張率差が大きくなることから、より顕著に効果を発揮する。
また、実施の形態1において説明した種々の電力用半導体装置101に対する変形例は、この実施の形態2における電力用半導体装置102に対しても適用可能である。
実施の形態3.
図7、図8、及び図9は、本発明の実施の形態3における電力用半導体装置103に備わる可撓性端子6−3の形状を示す。本実施の形態3においても上述した実施の形態1の電力用半導体装置101との相違部分は可撓性端子であり、電力用半導体装置103の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は省略する。
図7に示す可撓性端子6−3Aは、厚さ0.3mmからなる黄銅製であり、素子間接続部60が湾曲部63を有さずに絶縁基板1に概ね平行に配置され、接合部64及び接合端部62において突出部66を有する。この突出部66は、素子間接続部60から電力用半導体素子の電極側へ突出し、当該電極と電気的に接続する凸形状で、その高さが一例として0.2mmである。また、可撓性端子6−3では湾曲部63は設けていないので、突出部66の高さによって電力用半導体素子3,4との絶縁距離が0.2mm以上を確保する構成としている。
図8に示す可撓性端子6−3Bにおいても、図7の可撓性端子6−3Aと同様に厚さ0.3mmの黄銅製で、湾曲部63を有していない。また、可撓性端子6−3Bは、接合部64及び接合端部62にて、素子間接続部60の幅方向の片側に形成した折曲片67aを、素子間接続部60から電力用半導体素子3,4の電極側へ折り曲げて、素子間接続部60と重なり当該電極と電気的に接続する積層部67を有する。また、可撓性端子6−3Bにおいても湾曲部63は設けていないので、積層部67の厚さによって電力用半導体素子3,4との絶縁距離を確保している。
また、図9の可撓性端子6−3Cに示すように、積層部67は、素子間接続部60の幅方向の両側に形成した折曲片67aのそれぞれを電極側へ折り曲げて作製してもよい。
以下に、このような可撓性端子6−3の構造を採る理由について説明する。
前述の実施の形態2で説明したように、可撓性端子6−2に対して屈伸部61を曲げ加工する際に、IGBT3とFWDi4との間に湾曲部63を有すると曲げ加工が困難であると言う課題があった。また、一般的にIGBT3とFWDi4とを並べた場合、IGBT3に比べてFWDi4の発熱密度が小さいことから、電極面積及び電極に対応した素子の面積が小さく設計される。ここで前述の実施の形態2で示した構造においては、IGBT3とFWDi4とを接続する素子間接続部60の端子幅に合わせてFWDi4の1辺の長さを決定した場合、例えば図7に示す屈伸部61の幅Wが小さくなるという問題があった。屈伸部61の幅Wが小さくなると、電気抵抗の低減及び放熱性の向上のために、可撓性端子の板厚を大きくする必要があった。尚、元々扱う電流値が大きい場合には当初より充分な断面積を確保することが可能であるが、扱う電流値が小さいときには、屈伸部61における反発力を維持するため、及び放熱性を維持するために、端子幅を大きくすることが求められる。
このように可撓性端子における素子間接続部60の幅と屈伸部61の幅とが異なる場合には、可撓性端子の電気抵抗、放熱性、及びばね定数のいずれかの特性が低下してしまう。
このような課題を解決するため、湾曲部を形成しない可撓性端子において、突出部66あるいは積層部67を形成することによって、湾曲部を設けることなく電力用半導体素子3,4と可撓性端子6−3A、6−3B、6−3Cとの絶縁距離を確保した上で屈伸部61を加工するための曲げ型が容易に配置できる構成とした。
本実施形態3で示した構造では、上述のように、IGBT3、FWDi4の間を配線する可撓性端子6−3A等の素子間接続部60には湾曲部を設けていない。よって、突出部66あるいは積層部67と、IGBT3及びFWDi4の各電極との間におけるせん断応力を緩和するためには、可撓性端子6−3A等の板厚を小さくするのが好ましい。また、絶縁基板1についても、可撓性端子6−3A等と比較的熱膨張率の近い銅あるいはアルミニウムを放熱板1aとした金属ベース基板を用いることが好ましい。
また、図7に示す可撓性端子6−3Aを用いる場合、0.2mmの高さを有する突出部66を介してIGBT3と接合端部62、及び、FWDi4と接合部64とを接合することから、比較的厚い接合部に適したはんだ付けが用いられることが好ましいが、電気的及び機械的に接合される手法であれば他の方法を用いても構わない。
また、図8に示す可撓性端子6−3Bを用いた場合には、可撓性端子6−3Bの幅を変化させることなくIGBT3及びFWDi4の各電極と積層部67とを面接合することが可能となる。よって、IGBT3及びFWDi4の各電極に対して、薄い接合部に適した導電性接着剤を用いられることができる。尚、接合方法は、導電性接着剤の使用に限定されず、電気的及び機械的に接合される手法であれば他の方法を用いても構わない。また、プリント基板7を搭載する前に接合部64と積層部67との間に隙間が存在する場合には、この隙間がなくなるまでは、屈伸部61を撓ませる力よりも小さな力で接合部64が変形することがあり、また変形によって傾きが発生することから、屈伸部61のばね定数及び反発力が不安定になることがある。しかしながら、接合部64の直下の積層部67は、その一部がFWDi4の電極と接触することで、積層部67の影響を受けず屈伸部61のばね定数及び反発力が安定するため、好ましい。
さらに、図9に示す可撓性端子6−3Cによれば、IGBT3及びFWDi4において、積層部67を通して対向する2方向から均一に電流が引き出され、電流密度及び発熱密度が分散されることから、電力用半導体素子の電気特性、具体的には抵抗損失を減少させることができる。またこれに付随して、温度上昇が抑制されることから、通電サイクルによって発生する、電力用半導体素子表面の温度サイクルに対する信頼性が向上する。
また、実施の形態1において説明した種々の電力用半導体装置101に対する変形例は、この実施の形態3における電力用半導体装置103に対しても適用可能である。
実施の形態4.
図10は、本発明の実施の形態4における電力用半導体装置104に備わる可撓性端子6−4の形状を示す。また、図11には図10で示す可撓性端子6−4の曲げ加工前の展開図を示す。本実施の形態4においても上述した実施の形態1の電力用半導体装置101との相違部分は可撓性端子であり、電力用半導体装置104の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は省略する。
図10に示す可撓性端子6−4は、板厚0.3mmの黄銅製であり、概ね図8に示す可撓性端子6−3Bと同じ構成を有するが、以下の点で相違する。即ち、図8の可撓性端子6−3Bでは、FWDi4の電極との接合部64における積層部67を形成する折曲片67aは、素子間接続部60の板厚方向60bにおいて屈伸部61の投影領域69のすべてに渡り延在していない。これに対し本実施の形態4における可撓性端子6−4では、図10に示すように、FWDi4の電極との接合部64における積層部67を形成する折曲片67aは、素子間接続部60の板厚方向60bにおいて屈伸部61の投影領域69のすべてに渡り延在する。このような構成を採るために、図11に示すように、接合部64に対応する折曲片67aと、可撓性端子6−4の内、屈伸部61となる部分との間に、スリット68を設けている。
以下に、このような構造を採る理由について説明する。
屈伸部61の圧縮量を大きく構成した場合、屈伸部61の直下に空間が存在すると、屈伸部61の圧縮力により、屈伸部61がFWDi4に近づくように変形する。FWDi4の外周に屈伸部61が近接すると、屈伸部61とFWDi4との絶縁距離が不足する可能性があることから、近接状態でも例えば1mm程度の充分な絶縁距離を確保する必要があった。チップが大きい場合にはFWDi4表面のアノード電極4aの面積も大きいため、1mmの距離確保は、積層部67とFWDi4との接合面積に影響しないが、一方、チップが小さくFWDi4表面のアノード電極4aの面積が小さい場合には、1mmの距離確保のために接合面積が小さくなるという懸念がある。
そこで、図10に示すように、板厚方向60bにおける屈伸部61の投影領域69のすべてに渡り、換言すると屈伸部61の折れ曲がり部分の直下部分にまで、折曲片67aつまり積層部67を配置するように構成した。これにより、屈伸部61の圧縮量を大きく設定した場合でも、屈伸部61は積層部67で支持され、FWDi4の外周に近接することはない。よって比較的小さいFWDi4においてもアノード電極4aの面積に対して接合面積を拡大することが可能となり、電流密度及び発熱密度の分散が可能となる。また、屈伸部61の圧縮量を大きく設定できることから、屈伸部61の反発力により得られる信頼性向上などの効果を充分発揮することが可能となる。
また、実施の形態1において説明した種々の電力用半導体装置101に対する変形例は、この実施の形態4における電力用半導体装置104に対しても適用可能である。
以上説明した各実施の形態を適宜組み合わせた構成を採ることもできる。このような構成では、各実施の形態にて奏する効果が組み合わされる。
1 絶縁基板、1a 放熱板、1b 絶縁層、1c 回路パターン、3 IGBT、
4 FWDi、4a アノード電極、
6,6−2,6−3A,6−3B,6−3C,6−4 可撓性端子、
7 プリント基板、7a 配線回路、8 外部端子、9 樹脂筐体、
11 シリコーンゲル、60 素子間接続部、61 屈伸部、
61A 素子−回路接続部、62 接合端部、63 湾曲部、
64 接合部、66 突出部、67 積層部、プリント基板基材、
101〜104 電力用半導体装置。

Claims (7)

  1. 放熱板に絶縁層を介して形成した回路パターンに複数の電力用半導体素子を実装した第1基板と、表裏両面に配線回路を形成した第2基板と、上記放熱板を一側面に露出させて上記第1基板を保持し、かつ上記電力用半導体素子に対向して配置した上記第2基板を保持する樹脂筐体と、上記第2基板における上記配線回路に接続され上記樹脂筐体の外部へ導出される外部端子と、を備えた電力用半導体装置において、
    上記第1基板と上記第2基板との間に設けられる基板間接続端子と、
    上記樹脂筐体内に充填され、上記基板間接続端子を封止する絶縁性樹脂と、をさらに備え、
    上記基板間接続端子は、2つの上記電力用半導体素子における電極間を電気的に接続する素子間接続部と、この素子間接続部と一体に形成され上記素子間接続部に対して折れ曲がって延在して上記素子間接続部を上記第2基板における配線回路に電気的に接続する素子−回路接続部とを有し、この素子−回路接続部は、一方の電力用半導体素子の上方に位置し可撓性を有する屈伸部を有する、
    ことを特徴とする電力用半導体装置。
  2. 上記屈伸部が上方に位置する上記一方の電力用半導体素子は、その表面に単一の電極を有する素子である、請求項1に記載の電力用半導体装置。
  3. 上記素子間接続部は、当該素子間接続部の延在方向に伸縮性を有する湾曲部を有する、請求項1又は2に記載の電力用半導体装置。
  4. 上記基板間接続端子は板材で形成され、上記屈伸部は蛇腹形状であり、この蛇腹形状の折り目を上記素子間接続部の延在方向に沿って配置される、請求項1から3のいずれか1項に記載の電力用半導体装置
  5. 上記素子間接続部は、各電力用半導体素子の電極側へ突出し当該電極と電気的に接続する突出部を有する、請求項1に記載の電力用半導体装置。
  6. 上記基板間接続端子は板材で形成され、上記素子間接続部は、各電力用半導体素子の電極側へ折り曲げられ当該電極と電気的に接続する積層部を有する、請求項1に記載の電力用半導体装置。
  7. 上記屈伸部は、上記積層部の板厚方向における当該積層部の主面の投影領域に位置する、請求項6に記載の電力用半導体装置。
JP2013079786A 2013-04-05 2013-04-05 電力用半導体装置 Expired - Fee Related JP6012533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013079786A JP6012533B2 (ja) 2013-04-05 2013-04-05 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013079786A JP6012533B2 (ja) 2013-04-05 2013-04-05 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2014204006A true JP2014204006A (ja) 2014-10-27
JP6012533B2 JP6012533B2 (ja) 2016-10-25

Family

ID=52354174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013079786A Expired - Fee Related JP6012533B2 (ja) 2013-04-05 2013-04-05 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6012533B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置
JP2018515918A (ja) * 2015-05-06 2018-06-14 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft パワーモジュールおよびパワーモジュールの製造方法
JPWO2018143429A1 (ja) * 2017-02-06 2019-02-07 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
WO2019135284A1 (ja) * 2018-01-05 2019-07-11 三菱電機株式会社 半導体装置
WO2019180913A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュールの製造方法
WO2021149452A1 (ja) * 2020-01-21 2021-07-29 ローム株式会社 半導体装置
JP2021111715A (ja) * 2020-01-14 2021-08-02 セイコーエプソン株式会社 光源装置およびプロジェクター
CN113508461A (zh) * 2019-03-11 2021-10-15 株式会社电装 半导体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
JPH0650358U (ja) * 1992-12-10 1994-07-08 日本インター株式会社 複合半導体装置
JPH09172136A (ja) * 1995-11-24 1997-06-30 Asea Brown Boveri Ag 複数のサブモジュールを有するパワー半導体モジュール
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2002217363A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 電力制御系電子回路装置及びその製造方法
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007335719A (ja) * 2006-06-16 2007-12-27 Hitachi Ltd 半導体パワーモジュールおよびその製法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011253862A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp パワー半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
JPH0650358U (ja) * 1992-12-10 1994-07-08 日本インター株式会社 複合半導体装置
JPH09172136A (ja) * 1995-11-24 1997-06-30 Asea Brown Boveri Ag 複数のサブモジュールを有するパワー半導体モジュール
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2002217363A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 電力制御系電子回路装置及びその製造方法
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007335719A (ja) * 2006-06-16 2007-12-27 Hitachi Ltd 半導体パワーモジュールおよびその製法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011253862A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp パワー半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置
JP2018515918A (ja) * 2015-05-06 2018-06-14 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft パワーモジュールおよびパワーモジュールの製造方法
US10763244B2 (en) 2015-05-06 2020-09-01 Siemens Aktiengesellschaft Power module having power device connected between heat sink and drive unit
JPWO2018143429A1 (ja) * 2017-02-06 2019-02-07 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
CN110235244B (zh) * 2017-02-06 2023-06-27 三菱电机株式会社 功率半导体模块以及电力转换装置
CN110235244A (zh) * 2017-02-06 2019-09-13 三菱电机株式会社 功率半导体模块以及电力转换装置
US11355477B2 (en) 2017-02-06 2022-06-07 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
US11270929B2 (en) 2018-01-05 2022-03-08 Mitsubishi Electric Corporation Semiconductor device
JP7006706B2 (ja) 2018-01-05 2022-01-24 三菱電機株式会社 半導体装置
JPWO2019135284A1 (ja) * 2018-01-05 2020-09-24 三菱電機株式会社 半導体装置
WO2019135284A1 (ja) * 2018-01-05 2019-07-11 三菱電機株式会社 半導体装置
WO2019180913A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュールの製造方法
US11476127B2 (en) 2018-03-23 2022-10-18 Mitsubishi Materials Corporation Manufacturing method of electronic-component-mounted module
CN113508461A (zh) * 2019-03-11 2021-10-15 株式会社电装 半导体装置
CN113508461B (zh) * 2019-03-11 2023-08-11 株式会社电装 半导体装置
JP2021111715A (ja) * 2020-01-14 2021-08-02 セイコーエプソン株式会社 光源装置およびプロジェクター
JP7294152B2 (ja) 2020-01-14 2023-06-20 セイコーエプソン株式会社 光源装置およびプロジェクター
WO2021149452A1 (ja) * 2020-01-21 2021-07-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6012533B2 (ja) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6012533B2 (ja) 電力用半導体装置
JP5665729B2 (ja) 電力用半導体装置
JP6218898B2 (ja) 電力用半導体装置
JP5071405B2 (ja) 電力用半導体装置
JP2013219267A (ja) パワーモジュール
JP2016018866A (ja) パワーモジュール
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP6711098B2 (ja) 半導体装置の放熱構造
JP5256994B2 (ja) 半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
WO2013047231A1 (ja) 半導体装置及びその製造方法
JP2016167480A (ja) 電力用半導体装置
JP2010147053A (ja) 半導体装置
JP2014013878A (ja) 電子装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2018117071A (ja) 半導体装置およびその製造方法
CN111354710A (zh) 半导体装置及其制造方法
CN112530915B (zh) 半导体装置
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP6292066B2 (ja) 電力用半導体装置
JP2006303375A (ja) 電力変換装置及びその製造方法
JP6028808B2 (ja) 半導体装置
JP2012129393A (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
CN111834307A (zh) 半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160920

R150 Certificate of patent or registration of utility model

Ref document number: 6012533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees