JPWO2015033449A1 - 半導体装置 - Google Patents

Abstract

簡素な構成で基準電圧を変えることなくＳＣトリップレベルの調整を可能とする半導体装置、半導体スイッチング素子の駆動装置を提供する。
半導体装置５１は、半導体スイッチング素子１と、補正電圧発生回路５と、分圧回路３と、過電流保護回路１０と、駆動回路９とを備えている。スイッチング素子１は、センス電流Ｉ_{ｓｅｎｓｅ}をそのセンス端子Ｓより出力可能である。センス抵抗Ｒ２は、センス端子Ｓからのセンス電流Ｉ_{ｓｅｎｓｅ}を受けてセンス電圧Ｖ_{ｓｅｎｓｅ}を生ずる。補正電圧発生回路５は、補正電圧Ｖｃを発生する。分圧回路３は、センス電圧Ｖ_{ｓｅｎｓｅ}と補正電圧Ｖｃを抵抗Ｒ３、Ｒ４により抵抗分圧して、補正後センス電圧Ｖｉｎを出力することができる。過電流保護回路１０は、補正後センス電圧Ｖｉｎが入力され、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}より大きい場合に駆動回路９に停止信号を出力する。

Description

本発明は、半導体装置、半導体スイッチング素子の駆動装置に関する。

従来、例えば、特開２０１３−７７９７６号公報に開示されているように、過電流保護回路を備えた半導体装置が知られている。半導体スイッチング素子（以下、単に「スイッチング素子」という）を備えるインバータ等の半導体装置としては、スイッチング素子に流れる主電流が一定レベルを超えると、スイッチング素子を遮断するなどの保護動作を行うことによって、スイッチング素子を保護する過電流保護回路を有するものがある。

スイッチング素子に流れる主電流の検出方法には、スイッチング素子と並列に接続した電流検出用の素子（セル）に主電流の一部を分流させ、その分流した電流（センス電流）を検出するものがある。

電流センス素子は、スイッチング素子と同一のセル構造を有し、スイッチング素子と並列に接続され、スイッチング素子に対して一定のセル面積を有している。一般に、電流センス素子を用いる方式を採用した半導体装置では、スイッチング素子の主電流に対するセンス電流の比率（分流比）が、約１／１０００〜１／１０００００となるように、電流センス素子の寸法および電気的特性が設定される。

センス電流は、抵抗等を用いて電圧（センス電圧）に変換され、過電流保護回路に入力される。過電流保護回路は、センス電圧が所定の閾値電圧を越えた場合にスイッチング素子に過電流が流れたと判定し、スイッチング素子を遮断するなどの保護動作を行うことで、スイッチング素子の損傷を防止する。過電流保護回路が保護動作を開始するスイッチング素子の主電流の値を、短絡保護トリップレベル（以下「ＳＣトリップレベル」）と呼ぶ。

特開２００８−２０６３４８号公報にかかる装置は、基準電圧を変えることなくＳＣトリップレベルを調整可能な過電流保護回路を備えている。具体的には、センス抵抗に補正電流を供給するものである。補正電流がセンス抵抗に供給されている場合には、センス電圧＝センス抵抗×（センス電流＋補正電流）という関係に従って、センス電流が増加する。このため補正電流が無い場合よりも低いコレクタ電流で過電流保護回路が動作する。一方、補正電流の向きを逆にすれば、過電流保護回路の動作レベルを上げることもできる。

スイッチング素子の素子温度が変動すると、ＳＣトリップレベルが変動する。つまり、ＳＣトリップレベルには温度特性がある。この点、特開２００８−２０６３４８号公報にかかる装置は、スイッチング素子の素子温度が変動してもＳＣトリップレベルを一定に保つために、素子温度に比例するように補正電流を増減している。これにより、過電流保護回路の動作レベルを調整することができる半導体装置を得るものである。

日本特開２０１３−７７９７６号公報 日本特開２００６−２１１８３４号公報 日本特開２００５−１５１６３１号公報 日本特開２００２−３５３７９５号公報 日本特開２００８−２０６３４８号公報

上述したとおり、ＳＣトリップレベルには温度特性がある。特開２００８−２０６３４８号公報にかかる装置は、この温度特性の補正用に補正電流を供給する補正電流発生回路を概念的に開示している。しかしながら、補正電流を生成するために複雑な回路や大型の回路を要するため、実装面積が大きくなりコストが高くなるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、簡素な構成で基準電圧を変えることなくＳＣトリップレベルの調整を可能とする半導体装置、半導体スイッチング素子の駆動装置を提供することを目的とする。

本発明にかかる半導体装置は、
メイン電流に対して所定の分流率で与えられるセンス電流をそのセンス端子より出力可能な半導体スイッチング素子と、
一端が前記センス端子に接続され、他端が接地され、前記センス端子からの電流を受けてセンス電圧を生ずるセンス抵抗と、
補正電圧を発生する補正電圧発生回路と、
一端に前記センス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１、２抵抗の接続点から出力する分圧回路と、
前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
を備えることを特徴とする。

本発明にかかる半導体スイッチング素子の駆動装置は、メイン電流に対して所定の分流率で与えられるセンス電流をそのセンス端子より出力可能な半導体スイッチング素子を駆動する駆動装置であって、
補正電圧を発生する補正電圧発生回路と、
一端に前記センス電流に比例したセンス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１、２抵抗の接続点から出力する分圧回路と、
前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
を備えることを特徴とする。

本発明によれば、分圧回路を用いることで、簡素な構成で、基準電圧を変えることなくＳＣトリップレベルの調整が可能となる。

本発明の実施の形態１にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態１にかかる半導体装置および半導体スイッチング素子の駆動装置の動作を表すタイミングチャートである。 本発明の実施の形態１にかかる半導体装置および半導体スイッチング素子の駆動装置におけるＳＣトリップレベルの測定結果を示す図である。 本発明の実施の形態２にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態３にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態４にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態５にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態５にかかる半導体装置および半導体スイッチング素子の駆動装置の動作を表すタイミングチャートである。 本発明の実施の形態６にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態７にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態７にかかる半導体装置および半導体スイッチング素子の駆動装置におけるＳＣトリップレベルの測定結果を示す図である。 本発明の実施の形態８にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態９にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態９の変形例にかかる半導体装置および半導体スイッチング素子の駆動装置を示す図である。 本発明の実施の形態に対する比較例を示す図である。

実施の形態１．
［実施の形態１の装置の構成］
図１は、本発明の実施の形態１にかかる半導体装置５１および半導体スイッチング素子の駆動装置２を示す図である。半導体装置５１は、半導体スイッチング素子１（以下、単に「スイッチング素子１」とも称す）と、補正電圧発生回路５と、分圧回路３と、バッファ４と、センス抵抗Ｒ２と、過電流保護回路１０と、駆動回路９とを備えている。駆動装置２は、半導体装置５１のうちスイッチング素子１を除いた構成、つまり補正電圧発生回路５と、分圧回路３と、バッファ４と、センス抵抗Ｒ２と、駆動回路９と、過電流保護回路１０とを備えている。

半導体装置５１は、図示しない筐体内に上記の半導体素子および各回路を搭載したものである。また、駆動装置２のうち、過電流保護回路１０および駆動回路９は、ドライバＩＣとして集積化してもよい。このとき、さらにバッファ４もドライバＩＣの中に集積化してもよい。また、分圧回路３および補正電圧発生回路５がドライバＩＣの中に集積化されてもよい。

なお、図示を省略しているが、スイッチング素子１にはフリーホイールダイオードが接続される。また、図１では説明の単純化のためスイッチング素子１を１つのみ示しているが、本発明はこのような形態に限られるものではなく、実際の製品として提供される半導体装置５１では複数のスイッチング素子１を駆動するように図１の回路構成が複数個設けられていてもよく、その場合複数のスイッチング素子１がアーム回路を構成してもよい。

スイッチング素子１は、シリコンで形成された絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。スイッチング素子１は、コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇ、およびセンス端子Ｓを備えている。ゲート端子Ｇは、駆動回路９の出力側に接続される。

スイッチング素子１は、センス端子Ｓを備えている。スイッチング素子１は、このセンス端子Ｓからセンス電流Ｉ_{ｓｅｎｓｅ}を出力可能なセル分離構造を有する。センス電流Ｉ_{ｓｅｎｓｅ}は、コレクタ電流（メイン電流）に対して所定の分流率で与えられる電流である。

このセル分離構造は、半導体チップ上に、メインのＩＧＢＴ素子のセル構造とともに、電流センス素子およびセンス端子Ｓを設けるものである。電流センス素子は、メインのセル構造と同一の構造でかつセル面積を小さくした素子である。センス端子Ｓは、センス電流Ｉ_{ｓｅｎｓｅ}を出力するための端子である。

この種のセル分離構造は、例えば特開２００８−２０６３４８号公報に記載されている公知の技術である。センス電流Ｉ_{ｓｅｎｓｅ}の分流率は、メインのセル構造の面積と電流センス素子の面積との間のセル面積比によって決まる。スイッチング素子１にコレクタ電流Ｉｃが流れると、コレクタ電流Ｉｃの一部がセンス電流Ｉ_{ｓｅｎｓｅ}としてセンス端子Ｓから出力される。

センス抵抗Ｒ２は、一端がセンス端子Ｓに接続され、他端が接地されている。センス抵抗Ｒ２は、センス端子Ｓからのセンス電流Ｉ_{ｓｅｎｓｅ}を受けてセンス電圧Ｖ_{ｓｅｎｓｅ}を生ずる。

補正電圧発生回路５は、補正電圧Ｖｃを発生する。補正電圧発生回路５は、所定の補正用基準電圧である補正電圧Ｖｃを安定して出力するためのものである。

分圧回路３は、抵抗Ｒ３および抵抗Ｒ４が直列に接続されたものである。抵抗Ｒ３は、一端がセンス端子Ｓとセンス抵抗Ｒ２との間に接続されている。これにより、抵抗Ｒ３は一端にセンス電圧Ｖ_{ｓｅｎｓｅ}を受ける。抵抗Ｒ４は、一端が補正電圧発生回路５の出力側に接続しており、この一端に補正電圧発生回路５の補正電圧Ｖｃを受ける。抵抗Ｒ３の他端と抵抗Ｒ４の他端が接続している。

分圧回路３は、補正後センス電圧Ｖｉｎを抵抗Ｒ３、Ｒ４の接続点から出力することができる。補正後センス電圧Ｖｉｎは、センス電圧Ｖ_{ｓｅｎｓｅ}を補正電圧Ｖｃで補正したものである。

抵抗Ｒ３の抵抗値およびＲ４の抵抗値の両方が、センス抵抗Ｒ２の抵抗値よりも大きな値を有することが好ましい。補正電圧Ｖｃ及びセンス端子Ｓから抵抗Ｒ３を介して流れる電流は、センス抵抗Ｒ２に流れるセンス電流Ｉ_{ｓｅｎｓｅ}に比べて十分に小さい。このため、センス電圧Ｖ_{ｓｅｎｓｅ}への影響は無視してもよい。

過電流保護回路１０は、補正後センス電圧Ｖｉｎが入力され、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}より大きい場合に停止信号を出力する。具体的には、過電流保護回路１０は、コンパレータ６と、基準電圧発生回路７と、制御回路８とを備えている。コンパレータ６は、プラス入力端子に補正後センス電圧Ｖｉｎを受け、マイナス入力端子に閾値電圧Ｖ_{ｔｈｒｅｓｈ}を受ける。コンパレータ６は、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}を上回った場合に、出力信号を反転、つまりＬｏｗからＨｉｇｈに反転する。制御回路８は、コンパレータ６の出力信号が反転をトリガとして停止信号を生成する。

駆動回路９は、過電流保護回路１０から停止信号を受けるとスイッチング素子１の駆動を停止する。具体的には、駆動回路９の入力側は、外部のマイコン等と接続されており、ゲート駆動信号ＩＮが入力される。駆動回路９の出力側は、バッファ４を介してスイッチング素子１のゲート端子に接続している。

以上説明した過電流保護回路１０は、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}を越えた場合にスイッチング素子１に過電流が流れたと判定し、スイッチング素子１を遮断する保護動作を行う。これにより、過電流によるスイッチング素子１の損傷が防止される。過電流保護回路１０が保護動作を開始するスイッチング素子１の主電流（つまりコレクタ電流Ｉｃ）の値を、短絡保護トリップレベル（以下「ＳＣトリップレベル」）と呼ぶ。

［実施の形態１の装置の動作］
（ＳＣトリップレベルの調整）
図２を用いて半導体装置５１および駆動装置２の動作について説明する。図２は、図１の回路の動作を示すタイミングチャートである。通常動作時では、補正後センス電圧Ｖｉｎは閾値電圧Ｖ_{ｔｈｒｅｓｈ}より小さい。この場合、コンパレータ６の出力はＬｏｗであり、制御回路８から駆動回路９への停止信号は出力されない。このとき、駆動回路９は、ゲート駆動信号に応じてスイッチング素子１を駆動する。

一方、スイッチング素子１のコレクタ電流Ｉｃが所定の値（すなわちＳＣトリップレベル）以上になると、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}を越える。そうすると、コンパレータ６の出力はＬｏｗからＨｉｇｈに反転する。

これにともない、過電流保護回路１０は停止信号を出力する。即ち、過電流保護回路１０は、補正後センス電圧Ｖｉｎが閾値電圧Ｖ_{ｔｈｒｅｓｈ}より大きい場合に停止信号を出力する。

駆動回路９は、過電流保護回路１０から停止信号を受けると、ゲート駆動信号ＩＮのＨｉｇｈ／Ｌｏｗにかかわらず、スイッチング素子１の駆動を停止する。

補正後センス電圧Ｖｉｎは、センス抵抗Ｒ２で発生するセンス電圧Ｖ_{ｓｅｎｓｅ}と補正電圧Ｖｃの分圧出力からなる。補正後センス電圧Ｖｉｎは、以下式（１）で算出される。

式（１）を見るとわかるように、Ｖｃ＞Ｖ_{ｓｅｎｓｅ}である場合には、Ｖｉｎ＞Ｖ_{ｓｅｎｓｅ}となる。その結果、抵抗Ｒ３の電圧降下がＶ_{ｓｅｎｓｅ}に加算されて、ＳＣトリップレベルを下げることができる。逆にＶｃ＜Ｖ_{ｓｅｎｓｅ}である場合は、Ｖｉｎ＜Ｖ_{ｓｅｎｓｅ}となる。その結果、Ｖ_{ｓｅｎｓｅ}から抵抗Ｒ３の電圧降下が減算されて、ＳＣトリップレベルを上げることができる。

電圧降下量ΔＶ３は、補正電圧Ｖｃの大きさおよび抵抗Ｒ３、Ｒ４の抵抗値をあわせた３つのパラメータにて変更することができる。このため、センス抵抗Ｒ２の抵抗値のみの単一パラメータ制御に比べて、容易にＳＣトリップレベルを調整できる。

（実施の形態１の装置の作用効果）
以下、実施の形態１の半導体装置５１および駆動装置２の作用効果を説明する。
電流センス素子の（ゲート−センス間電圧Ｖ_ＧＳ）＝（スイッチング素子のゲート−エミッタ間電圧Ｖ_ＧＥ）−（センス電圧）となるため、スイッチング素子のＶ_ＧＥと電流センス素子のＶ_ＧＳが不等となる。同様に、スイッチング素子のコレクタ−エミッタ間電圧Ｖ_ＣＥと電流センス素子のコレクタ−センス間電圧Ｖ_ＣＳも不等となる。

そのため、下記の式（２）の関係が成り立たなくなる。

また、ＩＧＢＴやＭＯＳＦＥＴのゲート閾値は温度特性を持つため、スイッチング素子と電流センス素子のバイアス電圧の差が下記の式（３）の関係に与える影響の大きさが素子温度により変化する。

これは分流比が素子温度により変化することを意味する。この傾向は、Ｖ_{ｓｅｎｓｅ}が大きくなるほど顕著になる。このため、従来の半導体装置では、スイッチング素子の素子温度が変動すると、ＳＣトリップレベルも変動するという問題があった。

（２）コンパレータ側の入力電圧範囲の問題
上述のとおり、センス電圧Ｖ_{ｓｅｎｓｅ}は小さければ小さいほど好ましい。しかしながら、センス電圧Ｖ_{ｓｅｎｓｅ}を小さくしすぎると、センス電圧Ｖ_{ｓｅｎｓｅ}をコンパレータで直接比較する場合には別の問題が生じてしまう。

その問題とは、コンパレータの入力電圧範囲に対して、センス電圧Ｖ_{ｓｅｎｓｅ}が低くなりすぎることである。仮に実施の形態１でコンパレータ６に直接にセンス電圧Ｖ_{ｓｅｎｓｅ}を入力した場合、コンパレータ６はセンス電圧Ｖ_{ｓｅｎｓｅ}と閾値電圧Ｖ_{ｔｈｒｅｓｈ}を直接に比較しなければならない。

上記のような数１００ｍＶの入力電圧に対応するコンパレータとしては、例えばＲａｉｌ−ｔｏ−Ｒａｉｌ入力のようなほぼ０Ｖから使用できる回路構成が必要となり、過電流保護回路に使用するコンパレータが限定されるという問題があった。

（３）低いセンス電圧とコンパレータ入力電圧範囲の両立
以上のように、センス電圧Ｖ_{ｓｅｎｓｅ}を小さくし、ＳＣトリップレベルの温度変化を小さくしたいという第１の要求がある。これに対し、コンパレータ６の入力電圧範囲を高くしたいという第２の要求もある。実施の形態１によれば、この第１の要求および第２の要求の両方を満足することができる。

実施の形態１によれば、センス抵抗Ｒ２の抵抗値とは独立に、分圧回路３の分圧抵抗値を調整することができる。分圧回路３では、センス抵抗Ｒ２の一端と、コンパレータ６のプラス入力端子との間に、抵抗Ｒ３が直列に挿入されている。このような構成により、抵抗Ｒ３で電圧降下が生じ、その電圧降下量ΔＶ３がセンス電圧Ｖ_{ｓｅｎｓｅ}に加算される。つまり、電圧降下量ΔＶ３をセンス電圧Ｖ_{ｓｅｎｓｅ}に加算して補正後センス電圧Ｖｉｎを生成することができる。

電圧降下量ΔＶ３を十分に大きくすることは補正電圧Ｖｃと分圧回路３の分圧抵抗値を調整すれば可能である。例えば、補正後センス電圧Ｖｉｎを１Ｖ〜数Ｖといった過電流保護回路の閾値電圧としては比較的高い電圧にするように、分圧回路３および補正電圧発生回路５を構築してもよい。

（４）ＳＣトリップレベル温度特性の改善
図３は、本発明の実施の形態１にかかる半導体装置５１および駆動装置２におけるＳＣトリップレベルの測定結果を示す図である。図３には、実施の形態１にかかる半導体装置５１に対して、ＳＣトリップレベルの素子温度依存性を測定した結果が示されている。図３には、あわせて、図１５に示す比較例に対して、ＳＣトリップレベルの素子温度依存性を測定した結果も示されている。

横軸は、スイッチング素子１の素子温度である。縦軸は、ＳＣトリップレベルを示しており、具体的には過電流保護回路１０が保護動作を開始するスイッチング素子１の主電流（つまりコレクタ電流Ｉｃ）の値を示している。

図１５は、本発明の実施の形態に対する比較例を示す図である。図１５に示す比較例は、分圧回路３および補正電圧発生回路５を備えていない。この相違点を除いて、図１に示す実施の形態１にかかる半導体装置５１と同じ回路である。

図３に示すように、抵抗Ｒ３による電圧降下量ΔＶ３がセンス電圧Ｖ_{ｓｅｎｓｅ}に加算されることにより、ＳＣトリップレベルのレベル補正に加えて、温度変化量補正という補正効果が得られる。レベル補正について説明すると、図３の比較例の特性グラフでは素子温度２５℃のときのＳＣトリップレベルが１１９０Ａである。これに対し、実施の形態１にかかる半導体装置５１では素子温度２５℃のときのＳＣトリップレベルが９４０Ａである。図３からわかるように、実施の形態１のＳＣトリップレベル値は比較例に比べて全体的に低下している。

温度変化量補正について説明すると、素子温度２５℃のときのＳＣトリップレベルは、１１９０Ａから９４０Ａに低下している。そして、素子温度２５℃から１２５℃までの間のＳＣトリップレベルの変化量が、比較例では−４９０Ａなのに対し、実施の形態１では−４００Ａである。同一の温度範囲内におけるＳＣトリップレベルの変化量が、９０Ａほど低減している。つまり、同一の温度範囲内におけるＳＣトリップレベルの温度変化量が小さくなっており、ＳＣトリップレベルの温度特性を改善したことになる。

実施の形態１によれば、分圧回路３によりセンス電圧Ｖ_{ｓｅｎｓｅ}を補正することができる。特開２００８−２０６３４８号公報などでは補正電圧ではなく補正電流を用いたＳＣトリップレベル調整技術が開示されている。この公報にかかる技術では補正電圧から補正電流を生成するためにオペアンプ等の比較的高価な電子部品が必要であり、コストや実装面積の点で問題があった。この点、実施の形態１によれば、補正電圧Ｖｃと２つの抵抗Ｒ３，Ｒ４を用いる分圧回路３による簡素な構成によって、ＳＣトリップレベルを調整することができる。

以上説明したように、実施の形態１にかかる半導体装置５１および駆動装置２によれば、補正電圧Ｖｃと分圧回路３という簡素な回路を用いてコンパレータ６の入力電圧範囲を適切に調整できる、実用的な回路となっている。このような実用的な回路で、温度変化に伴うＳＣトリップレベルの変動を抑制することができる。

なお、図３に示すように、補正電圧Ｖｃは、センス電圧Ｖ_{ｓｅｎｓｅ}よりも高く設定することでＳＣトリップレベルを低下させているが、本発明はこれに限られない。補正電圧Ｖｃは、ＳＣトリップレベルを上げるために、センス電圧Ｖ_{ｓｅｎｓｅ}よりも低く設定しても良い。

補正電圧Ｖｃを出力する補正電圧発生回路５は所定の基準電圧とエミッタフォロアのようなトランスインピーダンス回路を用いて実現してもよい。この場合には回路が簡単であるという利点がある。

なお、スイッチング素子１は、シリコンからなるＩＧＢＴに限られない。シリコンで形成されたパワーＭＯＳＦＥＴおよび炭化珪素（ＳｉＣ）で形成されたパワーＭＯＳＦＥＴを用いてもよい。

実施の形態２．
図４は、本発明の実施の形態２にかかる半導体装置５２および半導体スイッチング素子の駆動装置１０２を示す図である。補正電圧発生回路５を補正電圧発生回路１０５に置換した点を除き、半導体装置５２および駆動装置１０２は実施の形態１にかかる半導体装置５１および駆動装置２と同様である。

補正電圧発生回路１０５は、エミッタフォロアとしてのＮＰＮトランジスタ１１、基準電圧源１２を備えている。基準電圧源１２は、補正用基準電圧Ｖｃｒｅｆを生成する。ＮＰＮトランジスタ１１のベース端子が、基準電圧源１２に接続されている。ＮＰＮトランジスタ１１のコレクタ端子は電圧源に接続しており、ＮＰＮトランジスタ１１のエミッタ端子は抵抗Ｒ４に接続している。

実施の形態２によれば、ＮＰＮトランジスタ１１および抵抗Ｒ３、Ｒ４からなる分圧回路３を用いるので、小規模な回路を構築でき、低コストおよび小実装面積を両立することができる。

実施の形態３．
図５は、本発明の実施の形態３にかかる半導体装置５３および半導体スイッチング素子の駆動装置２０２を示す図である。容量素子Ｃ１１を追加した点を除き、半導体装置５３および駆動装置２０２は実施の形態１にかかる半導体装置５１および駆動装置２と同様である。

容量素子Ｃ１１の一端は、抵抗Ｒ３、Ｒ４の接続点と過電流保護回路１０の入力側との間に接続している。容量素子Ｃ１１の他端は接地されている。抵抗Ｒ３、Ｒ４が、容量素子Ｃ１１とローパスフィルタを構成する。このローパスフィルタで、過渡ノイズを除去することができる。また、分圧回路３の抵抗Ｒ３、Ｒ４をローパスフィルタに兼用できるので、部品点数を少なく抑えることができる。

実施の形態４．
図６は、本発明の実施の形態４にかかる半導体装置５４および半導体スイッチング素子の駆動装置３０２を示す図である。フィルタ抵抗Ｒ５および抵抗Ｒ６を追加した点を除き、半導体装置５４および駆動装置３０２は実施の形態３にかかる半導体装置５３および駆動装置２０２と同様である。

分圧回路３と過電流保護回路１０の入力側との間に、過渡ノイズ除去用のフィルタ抵抗Ｒ５が直列に挿入されている。フィルタ抵抗Ｒ５は、容量素子Ｃ１１の一端と接続してローパスフィルタを形成する。フィルタ抵抗Ｒ５を別個に配置すると、素子数は増加する。しかし、ローパスフィルタの時定数はフィルタ抵抗Ｒ５で調整すればいいので、抵抗Ｒ３，Ｒ４がローパスフィルタの時定数に制限されず分圧回路３を自由に設計できる。このため設計自由度が高い。

また、抵抗Ｒ６を容量素子Ｃ１１と並列に配置している。抵抗Ｒ６と容量素子Ｃ１１の並列回路の一端が、過電流保護回路１０の入力側とフィルタ抵抗Ｒ５との間に接続している。抵抗Ｒ６と容量素子Ｃ１１の並列回路の他端は接地されている。このような回路によれば、抵抗Ｒ６がフィルタ抵抗Ｒ５とともに抵抗分圧回路を形成するので、補正後センス電圧Ｖｉｎを更に分圧調整することが可能となる。

ここでは、補正後センス電圧Ｖｉｎを更に分圧調整した電圧を、再補正後センス電圧Ｖｉｎｃとも称す。この２段階のセンス電圧調整機構は、後述する実施の形態１０の場合に特に有効である。

フィルタ抵抗Ｒ５および抵抗Ｒ６の抵抗値は、センス抵抗Ｒ２および抵抗Ｒ３の抵抗値よりも大きい値とすることが好ましい。フィルタ抵抗Ｒ５および抵抗Ｒ６の抵抗値が、センス抵抗Ｒ２および抵抗Ｒ３の抵抗値より十分に大きい値の場合、過電流保護回路１０への入力信号である再補正後センス電圧Ｖｉｎｃは以下の式（４）で近似的に表される。

実施の形態５．
図７は、本発明の実施の形態５にかかる半導体装置５５および半導体スイッチング素子の駆動装置４０２を示す図である。補正電圧スイッチング素子１４およびＳＷ制御回路１５を追加した点を除き、半導体装置５５および駆動装置４０２は実施の形態１にかかる半導体装置５１および駆動装置２と同様である。

補正電圧スイッチング素子１４は、ＭＯＳＦＥＴである。補正電圧スイッチング素子１４のゲート端子は、ＳＷ制御回路１５の出力と接続し、ＳＷ制御回路１５からＳＷ信号を受ける。ＳＷ信号は、補正電圧スイッチング素子１４をＯＮ／ＯＦＦするための駆動信号である。

補正電圧スイッチング素子１４のドレイン端子は、補正電圧発生回路５と接続し、補正電圧Ｖｃを受ける。補正電圧スイッチング素子１４のソース端子は、抵抗Ｒ４の一端と接続する。補正電圧スイッチング素子１４は、補正電圧発生回路５と抵抗Ｒ４の一端との間で開放と遮断を切り替えることができる。図７の補正電圧スイッチング素子１４はＭＯＳＦＥＴであるが、バイポーラトランジスタを用いてもよい。

図８は、本発明の実施の形態５にかかる半導体装置５５および駆動装置４０２の動作を表すタイミングチャートである。実施の形態５では、スイッチング素子１のターンオン後に遅れて補正電圧スイッチング素子１４をオフからオンとする。

特開２０１３−７７９７６号公報に開示されているように、スイッチング素子１のターンオン時に、過渡的にセンス電圧が変動する区間がある。図８に、示す過渡区間Ｔｓｔである。過渡区間Ｔｓｔに補正電圧スイッチング素子１４をＯＦＦし、過渡区間Ｔｓｔが経過した後に補正電圧スイッチング素子１４をＯＮとする。これにより、過渡区間Ｔｓｔに、補正後センス電圧Ｖｉｎを過電流保護回路１０の閾値電圧Ｖ_{ｔｈｒｅｓｈ}より低くする。なお、ここでは、補正電圧Ｖｃ＞センス電圧Ｖ_{ｓｅｎｓｅ}であるものとする。

過渡区間Ｔｓｔには補正後センス電圧Ｖｉｎを閾値電圧Ｖ_{ｔｈｒｅｓｈ}よりも低くでき、補正後センス電圧Ｖｉｎが誤ってＳＣトリップレベルに達することを防止することができる。

実施の形態５にかかる上記の回路では、過渡的なノイズ混入やセンス電圧の変動を閾値電圧Ｖ_{ｔｈｒｅｓｈ}より低くできるため、理想的には実施の形態３、４で用いられたローパスフィルタは不要となる。ローパスフィルタの時定数による過電流保護の検出遅れを無くし、部品点数を削減できる。また、補正電圧スイッチング素子１４を用いて必要なときにのみ選択的に補正電圧Ｖｃを供給するので、消費電流を低減することができる。

実施の形態６．
図９は、本発明の実施の形態６にかかる半導体装置５６および半導体スイッチング素子の駆動装置５０２を示す図である。温度センサ１６を追加した点を除き、半導体装置５６および駆動装置５０２は実施の形態１にかかる半導体装置５１および駆動装置２と同様である。

温度センサ１６は、スイッチング素子１の素子温度を測定する。補正電圧発生回路５は、温度センサ１６と接続されており、温度センサ１６の出力に基づいて素子温度が高いほど低下する負の温度勾配をもった補正電圧Ｖｃを出力する。

一般的にスイッチング素子１のセンス電圧Ｖ_{ｓｅｎｓｅ}は素子温度が高くなるほど上昇する正の温度勾配の傾向をもつ。ＳＣトリップレベルはセンス電圧とは逆の負の温度勾配の傾向となる。

補正電圧発生回路５は、温度センサ１６の出力が示すスイッチング素子１の素子温度に比例させて、補正電圧Ｖｃを変化させる。これにより、センス電圧Ｖ_{ｓｅｎｓｅ}の温度特性と逆の負の温度勾配を、補正電圧Ｖｃに持たせることができる。その結果、補正後センス電圧Ｖｉｎの温度勾配は打ち消し合うことで低減される。素子温度の増加に応じたＳＣトリップレベルの低下量を小さくし、理想的には、素子温度の変化があってもＳＣトリップレベルを一定に保つことができる。

実施の形態７．
図１０は、本発明の実施の形態７にかかる半導体装置５７および半導体スイッチング素子の駆動装置６０２を示す図である。補正電圧発生回路５を補正電圧発生回路６０５に置換した点および温度センサ６１６、抵抗Ｒ１７、容量素子Ｃ１８を追加した点を除き、半導体装置５７および駆動装置６０２は実施の形態４にかかる半導体装置５４および駆動装置３０２と同様である。

補正電圧発生回路６０５は、エミッタフォロアとしてのＮＰＮトランジスタ１１を含んでいる。ＮＰＮトランジスタ１１のベース端子が接続する回路以外は、補正電圧発生回路６０５は補正電圧発生回路１０５と同じである。

ＮＰＮトランジスタ１１のベース端子は、抵抗Ｒ１７の一端に接続している。抵抗Ｒ１７の他端は電圧源に接続している。抵抗Ｒ１７とＮＰＮトランジスタ１１のベース端子との間には、容量素子Ｃ１８の一端が接続している。容量素子Ｃ１８の他端は接地されている。

抵抗Ｒ１７とＮＰＮトランジスタ１１のベース端子との間には、温度センサ６１６が接続している。温度センサ６１６は、複数の温度センサダイオードが直列に接続したものである。最上段の温度センサダイオードのアノードが、ＮＰＮトランジスタ１１のベース端子に接続している。ダイオードの順電圧は温度変化に対して負の勾配をもつため、ＮＰＮトランジスタ１１からなるエミッタフォロア回路のベース端子に入力する温度補正用電圧として適している。

温度センサ６１６が備える複数の温度センサダイオードは、スイッチング素子１の半導体チップ上における発熱部近傍に形成してもよい。

実施の形態７によれば、補正電圧発生回路６０５と温度センサ６１６の機能を簡易な回路で実現することができる。

分圧回路３における抵抗分圧比を、前述した式（４）におけるＶ_{ｓｅｎｓｅ}の項とＶｃの項の温度勾配の差がゼロとなるように選定することで、補正後センス電圧Ｖｉｎの温度勾配はゼロとなる。ただし、このようにする場合、分圧回路３における抵抗Ｒ３、Ｒ４の抵抗値の比がある好適な値に決まるので、ある設定したいＳＣトリップレベルにおいて補正後センス電圧Ｖｉｎと閾値電圧Ｖ_{ｔｈｒｅｓｈ}とが一致するように、補正後センス電圧Ｖｉｎを生成できない可能性がある。

そこで、実施の形態４で説明した、フィルタ抵抗Ｒ５および抵抗Ｒ６からなる抵抗分圧回路を追加して、温度勾配をゼロにした補正後センス電圧Ｖｉｎから再補正後センス電圧Ｖｉｎｃを生成し、これを過電流保護回路１０に入力している。その結果、前述した式（４）におけるＶ_{ｓｅｎｓｅ}の項とＶｃの項の温度勾配の差がゼロとなるように分圧回路３の抵抗分圧比を最適化するとともに、その一方で、ある設定したいＳＣトリップレベルで閾値電圧Ｖ_{ｔｈｒｅｓｈ}と再補正後センス電圧Ｖｉｎｃとを一致させるようにフィルタ抵抗Ｒ５および抵抗Ｒ６の抵抗値を調整できる。

図１１は、本発明の実施の形態７にかかる半導体装置５７および半導体スイッチング素子の駆動装置６０２におけるＳＣトリップレベルの測定結果を示す図である。常温である２５℃において、実施の形態７の回路と比較例の回路との間でＳＣトリップレベルが一致するように、センス抵抗Ｒ２の値を調整している。この比較例とは、図１５の回路である。比較例では素子温度の増加に伴ってＳＣトリップレベルが低下している。これと比べて、実施の形態７によれば、素子温度が変化してもＳＣトリップレベルをほぼ一定に保つことができている。

実施の形態８．
図１２は、本発明の実施の形態８にかかる半導体装置５８および半導体スイッチング素子の駆動装置７０２を示す図である。温度センサ１６と補正電圧発生回路５の間に補正電圧制御回路１８を設けた点を除き、半導体装置５８および駆動装置７０２は実施の形態６にかかる半導体装置５６および駆動装置５０２と同様である。

補正電圧制御回路１８は、所定のプログラムに従って補正電圧発生回路５を制御し、素子温度に応じて補正電圧を増減させるマイクロプロセッサである。補正電圧制御回路１８は、プログラムに内蔵する計算式やマップなどにしたがって補正電圧発生回路５を制御して、スイッチング素子１の素子温度に応じて補正電圧Ｖｃを増減させる。

補正電圧制御回路１８は、メモリ１７を備えている。メモリ１７には、所定のＳＣトリップレベルを実現するための補正電圧値が書き込まれている。

式（１）又は式（４）を用いて、ある１つの半導体装置５８のＳＣトリップレベルを計算する。計算したＳＣトリップレベルを標準ＳＣトリップレベルと比較して、それらの間のズレ量ΔＳＣを算出する。

次に、ズレ量ΔＳＣをゼロにするようにメモリ１７から適した補正電圧値をＤＡ出力して補正電圧Ｖｃの値を調節する。そうすることで、スイッチング素子１のセンス電圧Ｖ_{ｓｅｎｓｅ}のばらつきを補正した補正後センス電圧Ｖｉｎを生成する。なお、実施の形態７であれば、再補正後センス電圧Ｖｉｎｃを生成する。

このとき決まる好適な補正電圧Ｖｃを補正電圧発生回路５に出力させ続けるように、補正電圧制御回路１８の制御信号を設定する。こうすることで、ＳＣトリップレベルが標準ＳＣトリップレベルに一致させられることになり、ＳＣトリップレベルのばらつきを低減できる。

また、異なる温度条件下でのＳＣトリップレベルから、素子温度変化に対するＳＣトリップレベルの温度勾配を算出できる。温度センサ１６で検知した素子温度変化に応じて補正電圧Ｖｃを微調整していくことで、ＳＣトリップレベルに所望の傾きをもたせることができる。この温度勾配を実現するための補正値はメモリ１７に書き込まれており、所望の温度勾配を実現するのに適した値が読み出されて使用される。
これにより、ＳＣトリップレベルの温度変化に対する傾きをそろえることができ、ＳＣトリップレベルのばらつきを更に高精度に低減することができる。

上記のＳＣトリップレベル調整を、所望のタイミング、例えばそれぞれの半導体装置５８の製品出荷前のタイミングなどに行うことができる。これにより、スイッチング素子１の特性ばらつきがあっても、ＳＣトリップレベルを標準特性にそろえることができる。

実施の形態９．
［実施の形態９の装置の構成］
図１３は、本発明の実施の形態９にかかる半導体装置５９および半導体スイッチング素子の駆動装置８０２を示す図である。高速保護回路８０４を設けた点を除き、半導体装置５９および駆動装置８０２は実施の形態１にかかる半導体装置５１および駆動装置２と同様である。

高速保護回路８０４は、一端がスイッチング素子１のゲート端子に接続し、他の一端がセンス端子Ｓに接続している。高速保護回路８０４は、センス電圧Ｖ_{ｓｅｎｓｅ}が第２閾値電圧に達したらスイッチング素子１のゲート電圧Ｖ_ＧＥを低下させる。この第２閾値電圧は、スイッチング素子１のゲート遮断用のＭＯＳＦＥＴ１９のゲート閾値電圧である。

具体的には、本実施の形態では、高速保護回路８０４は、いわゆるＲｅａｌ Ｔｉｍｅ Ｃｏｎｔｒｏｌ（ＲＴＣ）回路である。高速保護回路８０４は、抵抗Ｒ２１、容量素子Ｃ２０およびＭＯＳＦＥＴ１９を備えている。抵抗Ｒ２１の一端は、スイッチング素子１のゲート端子に接続している。ＭＯＳＦＥＴ１９はバイポーラトランジスタを使用しても良い。

抵抗Ｒ２１の他端は、ＭＯＳＦＥＴ１９のドレイン端子に接続している。ＭＯＳＦＥＴ１９のゲート端子は、センス端子Ｓと抵抗Ｒ３の間に接続している。ＭＯＳＦＥＴ１９のソース端子は接地されている。容量素子Ｃ２０の一端は、ＭＯＳＦＥＴ１９のゲート端子に接続している。容量素子Ｃ２０の他端は接地されている。容量素子Ｃ２０はＭＯＳＦＥＴ１９のゲート電圧の安定化のために用いているが、回路の簡略化のために容量素子Ｃ２０を用いなくともよい。

高速保護回路８０４は、センス電圧Ｖ_{ｓｅｎｓｅ}がＭＯＳＦＥＴ１９のゲート閾値電圧を上回った場合に、ＭＯＳＦＥＴ１９がオンすることで過電流保護回路１０を経由せずに半導体スイッチング素子１のゲート電圧を低下させるものである。このため、過電流保護回路１０側におけるコンパレータ６およびローパスフィルタ等で生ずる遅延が無く、高速起動が可能である。しかし、高速保護回路８０４が作動しても、駆動回路９が出力信号を送り続けている間はゲートの遮断が不完全である。完全なゲート遮断のためには、過電流保護回路１０による駆動回路９の停止が必要である。

高速保護回路８０４の作動条件を最適化するためには、ＭＯＳＦＥＴ１９のゲート閾値電圧とセンス電圧Ｖ_{ｓｅｎｓｅ}の値を近づけるように、センス抵抗Ｒ２の値を最適化する必要がある。センス電圧Ｖ_{ｓｅｎｓｅ}がＭＯＳＦＥＴ１９のゲート閾値電圧に近ければ、過電流によるセンス電圧Ｖ_{ｓｅｎｓｅ}の上昇があったときに直ちにＭＯＳＦＥＴ１９をオンとすることができるからである。

しかしながら、従来のようにセンス電圧Ｖ_{ｓｅｎｓｅ}を直接に過電流保護回路１０のコンパレータ６へ入力する場合、つまり図１５の比較例の場合にあっては、所望のＳＣトリップレベルになるように、閾値電圧Ｖ_{ｔｈｒｅｓｈ}＝センス抵抗Ｒ２×ＳＣトリップレベルとなるセンス抵抗Ｒ２を優先的に決定しなければならない。このため、ＭＯＳＦＥＴ１９のゲート閾値電圧がセンス電圧Ｖ_{ｓｅｎｓｅ}よりも必要以上に大きくなる可能性があった。

この点、実施の形態９によれば、センス抵抗Ｒ２の抵抗値とは独立に、補正電圧Ｖｃと分圧回路３によって補正後センス電圧Ｖｉｎを生成してコンパレータ６に入力することができる。したがって、ＭＯＳＦＥＴ１９のゲート閾値電圧とセンス電圧Ｖ_{ｓｅｎｓｅ}の値を近づけるようにセンス抵抗Ｒ２の抵抗値を最適化しつつ、その一方で、補正後センス電圧Ｖｉｎが所望のＳＣトリップレベルを満たせるように補正電圧Ｖｃと分圧回路３の分圧抵抗値を調整することができる。したがって、高速保護回路８０４の保護動作を高速化することができる。
なお、高速保護回路８０４において、ダイオード（不図示）をＭＯＳＦＥＴ１９のゲート端子とセンス端子Ｓの間に挿入して、そのカソードをＭＯＳＦＥＴ１９のゲート端子に接続し、そのアノードをセンス端子Ｓに接続する構成としてもよい。この構成では、センス電圧Ｖ_{ｓｅｎｓｅ}が０Ｖに低下しても、ダイオードの整流作用によりＭＯＳＦＥＴ１９のゲート電圧が保持されて即時にＭＯＳＦＥＴ１９がオフにはならない。従って、過電流保護回路１０による駆動回路９の停止まで、高速保護回路８０４が半導体スイッチング素子１のゲート電圧を低下させた状態を維持することができる。

［実施の形態９の変形例］
実施の形態９では、実施の形態１にかかる半導体装置５１および半導体スイッチング素子の駆動装置２に高速保護回路８０４を追加したものである。これに対し、高速保護回路８０４を、実施の形態６〜８にかかる半導体装置５６〜５８および半導体スイッチング素子の駆動装置５０２〜７０２に追加してもよい。

図１４は、本発明の実施の形態９の変形例にかかる半導体装置６０および半導体スイッチング素子の駆動装置８５２を示す図である。図１４では、実施の形態６にかかる半導体装置５６および駆動装置５０２に対して、高速保護回路８０４を追加している。高速保護回路８０４における、容量素子Ｃ２０の一端およびＭＯＳＦＥＴ１９のゲート端子が、分圧回路３における抵抗Ｒ３、Ｒ４の接続点に接続している。

この場合、分圧回路３における抵抗Ｒ３、Ｒ４の接続点に、ＭＯＳＦＥＴ１９のゲート端子を接続してもよい。こうすることで、高速保護回路８０４を駆動するための電圧（ＭＯＳＦＥＴ１９のゲート端子に印加する電圧）を、スイッチング素子１の素子温度に応じて補正することができる。ただし、抵抗Ｒ３と容量素子Ｃ２０、およびＭＯＳＦＥＴ１９の容量成分による遅延を考慮する必要がある。
なお、高速保護回路８０４において、ダイオード（不図示）を、ＭＯＳＦＥＴ１９のゲート端子と分圧回路３における抵抗Ｒ３、Ｒ４の接続点との間に挿入して、そのカソードをＭＯＳＦＥＴ１９のゲート端子に接続し、そのアノードを分圧回路３における抵抗Ｒ３、Ｒ４の接続点に接続する構成としてもよい。この構成では、補正後センス電圧Ｖｉｎが０Ｖに低下してもダイオードの整流作用によりＭＯＳＦＥＴ１９のゲート電圧が保持されて即時にＭＯＳＦＥＴ１９がオフにはならない。従って、過電流保護回路１０による駆動回路９の停止まで、高速保護回路８０４が半導体スイッチング素子１のゲート電圧を低下させた状態を維持することができる。

１ スイッチング素子、４ バッファ、５、１０５、６０５ 補正電圧発生回路、６ コンパレータ、７ 基準電圧発生回路、８ 制御回路、９ 駆動回路、１０ 過電流保護回路、１１ トランジスタ、１２ 基準電圧源、１４ 補正電圧スイッチング素子、１５ 制御回路、１６ 温度センサ、１７ メモリ、１８ 補正電圧制御回路、１９ ＭＯＳＦＥＴ、５１、５２、５３、５４、５５、５６、５７、５８、５９、６０ 半導体装置、２、１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２、８５２ 駆動装置、６１６ 温度センサ、８０４ 高速保護回路

本発明は、半導体装置に関する。

本発明は、上述のような課題を解決するためになされたもので、簡素な構成で基準電圧を変えることなくＳＣトリップレベルの調整を可能とする半導体装置を提供することを目的とする。

本発明にかかる半導体装置は、
センス端子を備え、メイン電流に対して所定の分流率で与えられるセンス電流を前記センス端子より出力可能な半導体スイッチング素子と、
一端が前記センス端子に接続され、接地されるべき他端を備え、前記センス端子からの電流を受けてセンス電圧を生ずるセンス抵抗と、
補正電圧を発生する補正電圧発生回路と、
一端に前記センス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１抵抗と前記第２抵抗との接続点から出力する分圧回路と、
前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
前記補正電圧発生回路と前記第２抵抗の前記一端との間で開放と遮断を切り替える補正電圧スイッチング素子と、
を備え、
前記半導体スイッチング素子をターンオンしてから所定時間経過後に前記補正電圧スイッチング素子をオフからオンとすることを特徴とする。

本発明にかかる他の半導体装置は、
センス端子を備え、メイン電流に対して所定の分流率で与えられるセンス電流を前記センス端子より出力可能な半導体スイッチング素子と、
一端が前記センス端子に接続され、接地されるべき他端を備え、前記センス端子からの電流を受けてセンス電圧を生ずるセンス抵抗と、
補正電圧を発生する補正電圧発生回路と、
一端に前記センス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１、２抵抗の接続点から出力する分圧回路と、
前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
前記半導体スイッチング素子の素子温度を測定する温度センサと、
を備え、
前記補正電圧発生回路は、前記温度センサの出力に基づいて前記素子温度が高いほど前記補正電圧を下げ、
前記補正電圧発生回路は、制御端子、前記制御端子で導通状態を制御される第１端子および第２端子を備えたトランジスタを含み、
前記第１端子には電圧源から電源が供給され、前記第２端子から前記補正電圧を出力し、
前記温度センサは、前記制御端子にアノード電位を入力するアノードおよび接地されるべきカソードを備えた温度センサダイオードを含むことを特徴とする。

本発明にかかる半導体装置は、
センス端子を備え、メイン電流に対して所定の分流率で与えられるセンス電流を前記センス端子より出力可能な半導体スイッチング素子と、
一端が前記センス端子に接続され、接地されるべき他端を備え、前記センス端子からの電流を受けてセンス電圧を生ずるセンス抵抗と、
補正電圧を発生する補正電圧発生回路と、
一端に前記センス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１抵抗と前記第２抵抗との接続点から出力する分圧回路と、
前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
前記補正電圧発生回路と前記第２抵抗の前記一端とを接続する補正電圧スイッチング素子と、
を備え、
前記半導体スイッチング素子をターンオンしてから所定時間経過後に前記補正電圧スイッチング素子をオフからオンとすることを特徴とする。

Claims (12)

1. メイン電流に対して所定の分流率で与えられるセンス電流をそのセンス端子より出力可能な半導体スイッチング素子と、
   一端が前記センス端子に接続され、他端が接地され、前記センス端子からの電流を受けてセンス電圧を生ずるセンス抵抗と、
   補正電圧を発生する補正電圧発生回路と、
   一端に前記センス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１、２抵抗の接続点から出力する分圧回路と、
   前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
   前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
   を備えることを特徴とする半導体装置。
2. 前記第１抵抗および前記第２抵抗の抵抗値は、前記センス抵抗の抵抗値よりも大きいことを特徴とする請求項１に記載の半導体装置。
3. 前記補正電圧は、前記センス電圧よりも高いことを特徴とする請求項１または２に記載の半導体装置。
4. 前記補正電圧は、前記センス電圧よりも低いことを特徴とする請求項１または２に記載の半導体装置。
5. 一端が前記第１、２抵抗の前記接続点と前記過電流保護回路の入力側との間に接続し、他端が接地された容量素子を、
   さらに備えることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
6. 前記過電流保護回路の入力側と前記分圧回路との間に直列に挿入され、前記容量素子の前記一端と接続してローパスフィルタを形成する抵抗を、更に備えることを特徴とする請求項５に記載の半導体装置。
7. 前記補正電圧発生回路と前記第２抵抗の前記一端との間で開放と遮断を切り替える補正電圧スイッチング素子を備え、
   前記半導体スイッチング素子をターンオンしてから所定時間経過後に前記補正電圧スイッチング素子をオフからオンとすることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
8. 前記半導体スイッチング素子の素子温度を測定する温度センサと、
   前記補正電圧発生回路は、前記温度センサの出力に基づいて前記素子温度が高いほど前記補正電圧を下げることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
9. 前記補正電圧発生回路は、制御端子、前記制御端子で導通状態を制御される第１端子および第２端子を備えたトランジスタを含み、
   前記第１端子が電圧源に接続し、前記第２端子から前記補正電圧を出力し、
   前記温度センサは、アノードが前記制御端子に接続しカソードが接地された温度センサダイオードを含むことを特徴とする請求項８に記載の半導体装置。
10. 前記半導体スイッチング素子の素子温度を測定する温度センサと、
    所定のプログラムに従って前記補正電圧発生回路を制御し、前記素子温度に応じて前記補正電圧を増減させる補正電圧制御回路と、
    を更に備えることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
11. 一端が前記半導体スイッチング素子の制御端子に接続され、他の一端が前記センス端子に接続され、前記センス電圧が第２閾値電圧を超えたときに前記半導体スイッチング素子をオフとする高速保護回路を、さらに備えることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
12. メイン電流に対して所定の分流率で与えられるセンス電流をそのセンス端子より出力可能な半導体スイッチング素子を駆動する、半導体スイッチング素子の駆動装置であって、
    補正電圧を発生する補正電圧発生回路と、
    一端に前記センス電流に比例したセンス電圧を受ける第１抵抗と、一端に前記補正電圧発生回路の前記補正電圧を受けて他端が前記第１抵抗の他端に接続する第２抵抗と、を含み、前記センス電圧を前記補正電圧で補正した補正後センス電圧を前記第１、２抵抗の接続点から出力する分圧回路と、
    前記補正後センス電圧が入力され、前記補正後センス電圧が閾値電圧より大きい場合に停止信号を出力する過電流保護回路と、
    前記過電流保護回路から前記停止信号を受けると前記半導体スイッチング素子の駆動を停止する駆動回路と、
    を備えることを特徴とする半導体スイッチング素子の駆動装置。

Images