JP7292196B2

JP7292196B2 - 駆動装置およびパワーモジュール

Info

Publication number: JP7292196B2
Application number: JP2019226168A
Authority: JP
Inventors: 也実松下; 伸次酒井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-12-16
Filing date: 2019-12-16
Publication date: 2023-06-16
Anticipated expiration: 2039-12-16
Also published as: JP2021097461A; US20210184564A1; CN113067459A; DE102020129707A1

Description

本開示は、スイッチング素子を駆動する駆動装置に関し、特に、過電流保護機能を有する駆動装置に関するものである。

上側（Ｐ側）のスイッチング素子と下側（Ｎ側）のスイッチング素子との直列回路から成るインバータ回路を用いてモーターなどのインダクタ負荷に電流を供給するパワーモジュールが広く使用されている。また、スイッチング素子を駆動する駆動装置として、スイッチング素子に過電流が流れたことを検出する過電流検出回路と、過電流が検出されたときにスイッチング素子を過電流から保護する機能（過電流保護機能）を有する駆動回路とを備えるものが知られている。

過電流検出回路がスイッチング素子に流れる電流を検出する方法としては、下側スイッチング素子と接地端子（接地電位（ＧＮＤ）に設定される端子）との間に接続されたシャント抵抗に生じる電圧を検出する方法（例えば特許文献１）や、主電流と略比例する電流が流れる電流センス端子を有するスイッチング素子を採用し、電流センス端子と接地端子との間に接続されたセンス抵抗に生じる電圧を検出する方法（例えば特許文献２）などが知られている。いずれ方法においても、シャント抵抗またはセンス抵抗に生じた電圧と予め設定された比較用基準電圧とを比較するコンパレータが用いられる。

一般的なパワーモジュールにおいて、過電流検出回路のコンパレータに入力される比較用基準電圧の基準電位と、スイッチング素子を駆動する駆動回路の基準電位と、シャント抵抗またはセンス抵抗の基準電位とは、全て同じ電位に設定される。つまり、下側スイッチング素子のための、比較用基準電圧の基準電位、駆動回路の基準電位およびシャント抵抗またはセンス抵抗の基準電位はいずれも接地電位であり、上側スイッチング素子のための、比較用基準電圧の基準電位、駆動回路の基準電位およびシャント抵抗またはセンス抵抗の基準電位はいずれも上側スイッチング素子のソース（エミッタ）端子の電位である（例えば、特許文献３）。

特開２０１７－２２９１１９号公報特開２０１９－２２３４８号公報特開２０１９－１１０４３１号公報

過電流検出回路がシャント抵抗の電圧を検出する構成では、シャント抵抗の抵抗値を大きくすると、スイッチング素子のソース電位がオーバーシュートしてゲート電圧を超えやすくなり、スイッチング素子の破壊または誤動作が起こりやすくなる。シャント抵抗の抵抗値を小さくすればこの問題の発生を抑制できるが、シャント抵抗の抵抗値が小さい場合は、シャント抵抗に生じる電圧が小さくなるため電流の検出精度が低下するという問題が生じる。

本開示は以上のような課題を解決するためになされたものであり、スイッチング素子の電流検出用のシャント抵抗の抵抗値が大きい場合でもスイッチング素子のソース電位のオーバーシュートを抑制できる駆動装置を提供することを目的とする。

本開示に係る駆動装置は、スイッチング素子のソースに接続されたシャント抵抗に生じる電圧に基づいて、前記スイッチング素子に流れる過電流を検出する過電流検出回路と、前記スイッチング素子のソースと前記シャント抵抗との接続ノードの電位を基準電位として、前記スイッチング素子のゲートに入力する駆動信号を生成する駆動回路とを備え、前記過電流検出回路は、前記シャント抵抗の基準電位をレベルシフトして得られた比較用基準電圧と、前記スイッチング素子と前記シャント抵抗との接続ノードの電位をレベルシフトして得られたモニタ電圧とを比較し、前記モニタ電圧が前記比較用基準電圧を超えると前記過電流が発生したと判定し、前記過電流検出回路は、レギュレータである電源回路を備え、前記比較用基準電圧は、前記シャント抵抗の基準電位と前記電源回路の出力電位との間の電圧を分圧する第１の分圧回路によって生成され、前記モニタ電圧は、前記スイッチング素子と前記シャント抵抗との接続ノードの電位と前記電源回路の出力電位との間の電圧を分圧する第２の分圧回路によって生成され、前記比較用基準電圧と前記モニタ電圧との比較は、前記電源回路の出力電位が電源として供給されたコンパレータによって行われる。

本開示によれば、駆動回路の基準電位がスイッチング素子とシャント抵抗との接続ノードの電位であるため、スイッチング素子のゲート電位がソース電位の変動に対応して変化する。よって、スイッチング素子のソース電位が変動しても、スイッチング素子のゲートソース間電圧の変化は小さく抑えられる。よって、シャント抵抗の抵抗値を大きくしても、スイッチング素子のソース電位がオーバーシュートしてゲート電圧を超えることが抑制される。

実施の形態１に係る駆動装置の構成を示す図である。実施の形態１に係る駆動装置により得られる効果を説明するための図である。実施の形態１に係る駆動装置により得られる効果を説明するための図である。実施の形態１に係る駆動装置の変形例を示す図である。実施の形態１に係る駆動装置の変形例を示す図である。実施の形態２に係るパワーモジュールの構成を示す図である。

＜実施の形態１＞
図１は、実施の形態１に係る駆動装置１００の構成を示す図である。図１では、駆動装置１００が、上側スイッチング素子１と下側スイッチング素子２との直列回路から成るインバータ回路の下側スイッチング素子２を駆動するＬＶＩＣ（Low Voltage Integrated Circuit）である例が示されている。このインバータ回路は、例えばモーターなどのインダクタ負荷Ｌに電流を供給している。また、下側スイッチング素子２のソースと接地端子との間には、電流検出用のシャント抵抗３が接続されている。なお、上側スイッチング素子１および下側スイッチング素子２は、ＢＰＴ（バイポーラトランジスタ）でもよいし、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でもよい。

駆動装置１００は、駆動回路１０および過電流検出回路２０を備えている。駆動回路１０は、下側スイッチング素子２の制御信号である入力パルスに対応する駆動信号を生成し、当該制御信号を下側スイッチング素子２のゲートへ入力する。過電流検出回路２０は、シャント抵抗３に生じる電圧に基づいて、下側スイッチング素子２に流れる過電流を検出する。

駆動回路１０は、ＮＯＲゲート１１とゲートロジック回路１２とを備えている。ＮＯＲゲート１１の一方の入力端子には入力パルスが入力され、他方の入力端子には過電流検出回路２０の出力信号が入力される。ゲートロジック回路１２は、ＮＯＲゲート１１の出力信号に対応する駆動信号を生成し、当該駆動信号を下側スイッチング素子２のゲートに入力する。ここで、駆動回路１０には、基準電位として、下側スイッチング素子２とシャント抵抗３との接続ノードの電位（以下「下側スイッチング素子２とシャント抵抗３との中間電位」と称す）が供給されている。よって、駆動回路１０から下側スイッチング素子２のゲートに入力される駆動信号の基準電位は、下側スイッチング素子２とシャント抵抗３との中間電位となる。

過電流検出回路２０は、コンパレータ２１と、電源回路２２（レギュレータ）と、抵抗素子２３～２６とを備えている。抵抗素子２３，２４は、接地端子と電源回路２２の出力端子との間に直列に接続されており、抵抗素子２３，２４間の接続ノードはコンパレータ２１の反転入力端子（－入力端子）に接続されている。抵抗素子２５，２６は、下側スイッチング素子２のソースとシャント抵抗３との接続ノードと電源回路２２の出力端子との間に直列に接続されており、抵抗素子２５，２６間の接続ノードはコンパレータ２１の非反転入力端子（＋入力端子）に接続されている。

すなわち、コンパレータ２１の反転入力端子には、比較用基準電圧として、接地電位と電源回路２２の出力電位との間の電圧を抵抗素子２３，２４で分圧して得られる電圧Ｖ１が入力される。また、コンパレータ２１の非反転入力端子には、下側スイッチング素子２を流れる電流をモニタするための電圧として、下側スイッチング素子２とシャント抵抗３との中間電位と電源回路２２の出力電位との間の電圧を抵抗素子２５，２６で分圧して得られる電圧Ｖ２が入力される。以下、電圧Ｖ１を「比較用基準電圧」と称し、電圧Ｖ２を「モニタ電圧」と称す。

このように、抵抗素子２３，２４は、比較用基準電圧Ｖ１を生成するための第１の分圧回路を構成しており、抵抗素子２５，２６は、比較用基準電圧Ｖ１を生成するための第２の分圧回路を構成している。

コンパレータ２１は、比較用基準電圧Ｖ１とモニタ電圧Ｖ２とを比較することで、下側スイッチング素子２に過電流が流れたかどうかを判定する。つまり、コンパレータ２１は、モニタ電圧Ｖ２が比較用基準電圧Ｖ１を超えると、下側スイッチング素子２に過電流が流れたと判定し、出力信号を活性化させる。以下、コンパレータ２１の出力信号（過電流検出回路２０の出力信号）を「過電流検出信号」と称す。過電流検出回路２０から出力された過電流検出信号は、ＯＲゲート３１および遅延回路３２を通して駆動回路１０のＮＯＲゲート１１に入力される。ＯＲゲート３１のもう一方の入力端子（過電流検出信号を受けない側の入力端子）は、パワーオンリセット反転制御信号が入力されるパワーオンリセット反転制御端子ＰＲに接続されている。なお、図示はしないが、ＯＲゲート３１の過電流検出信号を受けない側の入力端子には、パワーオンリセット反転制御信号ではなく、例えば、過熱保護信号や低電圧保護信号などのエラー信号が入力されてもよいし、それらのエラー信号が複数入力されてもよい。

過電流検出回路２０が過電流検出信号を活性化させると、駆動回路１０において、ＮＯＲゲート１１が入力パルスを遮断し、ゲートロジック回路１２からは下側スイッチング素子２をオフにする駆動信号が出力される。それにより、下側スイッチング素子２は過電流から保護される。

上述したように、従来のパワーモジュールでは、過電流検出回路のコンパレータに入力される比較用基準電圧の基準電位と、スイッチング素子を駆動する駆動回路の基準電位と、シャント抵抗の基準電位とは、全て同じ電位に設定される。それに対し、実施の形態１に係る駆動装置１００では、過電流検出回路２０のコンパレータ２１に入力される比較用基準電圧Ｖ１の基準電位およびシャント抵抗３の基準電位は接地電位であるが、下側スイッチング素子２を駆動する駆動回路１０の基準電位は、下側スイッチング素子２とシャント抵抗３との中間電位である。

駆動回路１０の基準電位を下側スイッチング素子２とシャント抵抗３との中間電位としたことで、図２に示すように、下側スイッチング素子２のゲート電位（駆動回路１０が出力する駆動信号の電位）は、下側スイッチング素子２のソース電位の変動に対応して変化するようになる。よって、下側スイッチング素子２のソース電位が変動しても、下側スイッチング素子２のゲートソース間電圧の変化は小さく抑えられる。これにより、下側スイッチング素子２のソース電位がオーバーシュートしてゲート電圧を超えることが抑制されるため、シャント抵抗３の抵抗値を大きくすることが可能になる。

また、従来のパワーモジュールでは、コンパレータの動作点や精度の制約により、過電流発生時にシャント抵抗に現れる電圧が０．５Ｖ程度となるようにシャント抵抗の抵抗値を設定する必要があった。それに対し、本実施の形態の駆動装置１００においては、比較用基準電圧Ｖ１はシャント抵抗３の基準電位（接地電位）を電源回路２２および抵抗素子２３，２４でレベルシフトすることで生成され、モニタ電圧Ｖ２は下側スイッチング素子２とシャント抵抗３との中間電位を電源回路２２および抵抗素子２５，２６でレベルシフトすることで生成される。比較用基準電圧Ｖ１およびモニタ電圧Ｖ２のレベルを、抵抗素子２３～２６の抵抗値（分圧比）によって設定できるため、シャント抵抗３の抵抗値を任意の値に設定できるという効果も得られる。なお、比較用基準電圧Ｖ１およびモニタ電圧Ｖ２を生成するためのレベルシフトは、例えばソースフォロアなど、他の手段によって行われてもよい。

また、比較用基準電圧Ｖ１およびモニタ電圧Ｖ２のレベルを調整可能にしてもよい。例えば、抵抗素子２３，２４の直列回路（第１の分圧回路）および抵抗素子２５，２６の直列回路（第２の分圧回路）を、それぞれ３つ以上の抵抗素子から成るラダー抵抗に置き換え、比較用基準電圧Ｖ１またはモニタ電圧Ｖ２を取り出すノードを変更できるようにしてもよい。また、電源回路２２の内部に出力電位を調整するためのトリミング機構を設けてもよい。比較用基準電圧Ｖ１およびモニタ電圧Ｖ２のレベルが調整可能であれば、コンパレータ２１の入力レンジを低電圧側に広げる必要がなくなり、コンパレータ２１の動作点などの設計が容易になる。

また、シャント抵抗はその面積に比例した値の寄生インダクタを有しており、従来のパワーモジュールでは、シャント抵抗が下側スイッチング素子のゲートチャージ電流のループに含まれるため、下側スイッチング素子のゲートチャージ電流や逆起電力によってＬＣＲ共振が発生し、過電流検出回路の誤動作を引き起こすことがある。本実施の形態の駆動装置１００では、シャント抵抗３が下側スイッチング素子２のゲートチャージ電流のループから外れ、当該ループにシャント抵抗３の寄生インダクタ（図３に示すＬ３１，Ｌ３２）が含まれないため、ＬＣＲ共振の発生を防止できるという効果も期待できる。

なお、下側スイッチング素子２の各端子にも寄生インダクタ（図３に示すＬ２１，Ｌ２２，Ｌ２３）が存在し、下側スイッチング素子２のソースの寄生インダクタ（Ｌ２１）の影響が大きいために共振が生じる場合には、図４のように、シャント抵抗３に対して並列に容量素子４を接続して共振点を移動させることでノイズ帯域のゲインを落としてもよい。さらに、図５のように、駆動回路１０に下側スイッチング素子２とシャント抵抗３との中間電位を供給するための経路に、ノイズ除去するためのフィルタ回路５を挿入してもよい。フィルタ回路５は、共振以外のノイズを除去する。

共振の問題はｄｉ／ｄｔが大きいときに生じやすいため、容量素子４およびフィルタ回路５の適用は、上側スイッチング素子１および下側スイッチング素子２が高速動作向けのスイッチング素子である場合に有効である。高速動作向けのスイッチング素子としては、例えばＳｉＣなどのワイドバンドギャップ半導体を材料とするスイッチング素子がある。高速動作向けの上側スイッチング素子１および下側スイッチング素子２と、容量素子４およびフィルタ回路５とを組み合わせることによって、従来は共振が原因で実現困難であった周波数で駆動される製品の実装も可能になる。

なお、図１に示した上側スイッチング素子１、下側スイッチング素子２、シャント抵抗３および駆動回路１０は、１つのパッケージに収められてパワーモジュールとして構成されていてもよい。あるいは、上側スイッチング素子１、下側スイッチング素子２および駆動回路１０によりパワーモジュールを構成し、シャント抵抗３は外付けとしてもよい。また、図４または図５の例の場合、シャント抵抗３に並列接続される容量素子４も、パワーモジュールに内蔵させても外付けとしてもよい。

＜実施の形態２＞
図６は、実施の形態２に係るパワーモジュール２００の構成を示す図である。パワーモジュール２００は、Ｕ相のインバータ回路を構成する上側スイッチング素子１ｕおよび下側スイッチング素子２ｕと、Ｖ相のインバータ回路を構成する上側スイッチング素子１ｖおよび下側スイッチング素子２ｖと、Ｗ相のインバータ回路を構成する上側スイッチング素子１ｗおよび下側スイッチング素子２ｗと、それらを駆動する高電圧側駆動装置１１０および低電圧側駆動装置１２０とを備える「６ｉｎ１」構成のパワーモジュールである。上側スイッチング素子１ｕ，１ｖ，１ｗは、ＨＶＩＣ（High Voltage Integrated Circuit）である高電圧側駆動装置１１０により駆動され、下側スイッチング素子２ｕ，２ｖ，２ｗは、ＬＶＩＣ（Low Voltage Integrated Circuit）である低電圧側駆動装置１２０により駆動される。下側スイッチング素子２ｕ，２ｖ，２ｗのソースは互いに接続されており、下側スイッチング素子２ｕ，２ｖ，２ｗのソースと接地端子との間にシャント抵抗３が接続されている。

また、図示は省略するが、パワーモジュール２００は、上側スイッチング素子１ｕ，１ｖ，１ｗおよび下側スイッチング素子２ｕ，２ｖ，２ｗのそれぞれに対して逆並列に接続された還流ダイオードや、高電圧側駆動装置１１０に電源を供給するブートストラップダイオードなどを内蔵してもよい。還流ダイオードやブートストラップダイオードはパワーモジュール２００に外付けされてもよい。上側スイッチング素子１ｕ，１ｖ，１ｗおよび下側スイッチング素子２ｕ，２ｖ，２ｗがＭＯＳＦＥＴである場合は、ＭＯＳＦＥＴはボディダイオードを有しているため、還流ダイオードを省略してもよい。

本実施の形態では、低電圧側駆動装置１２０に、実施の形態１の駆動装置１００が適用されている。すなわち、低電圧側駆動装置１２０は、下側スイッチング素子２ｕを駆動する駆動回路１０ｕと、下側スイッチング素子２ｖを駆動する駆動回路１０ｖと、下側スイッチング素子２ｖを駆動する駆動回路１０ｖと、実施の形態１と同様の過電流検出回路２０とを備えている。駆動回路１０ｕ，１０ｖ，１０ｗは、いずれも実施の形態１の駆動回路１０と同じ構成を有しており、過電流検出回路２０が出力する過電流検出信号は、ＯＲゲート３１および遅延回路３２を介して、それらのＮＯＲゲート１１に入力される。

実施の形態２に係るパワーモジュール２００においても、実施の形態１と同様の効果が得られる。また、パワーモジュール２００は６ｉｎ１構成であるため、Ｕ相、Ｖ相およびＷ相の接地電位の共通インピーダンスを抑えることができるという効果も得られる。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，１ｕ，１ｖ，１ｗ上側スイッチング素子、２，２ｕ，２ｖ，２ｗ下側スイッチング素子、３シャント抵抗、４容量素子、５フィルタ回路、１０，１０ｕ，１０ｖ，１０ｗ駆動回路、１１ＮＯＲゲート、１２ゲートロジック回路、２０過電流検出回路、２１コンパレータ、２２電源回路、２３～２６抵抗素子、３１ＯＲゲート、３２遅延回路、ＰＲパワーオンリセット反転制御端子、１００駆動装置、１１０高電圧側駆動装置、１２０低電圧側駆動装置、２００パワーモジュール。

Claims

スイッチング素子のソースに接続されたシャント抵抗に生じる電圧に基づいて、前記スイッチング素子に流れる過電流を検出する過電流検出回路と、
前記スイッチング素子のソースと前記シャント抵抗との接続ノードの電位を基準電位として、前記スイッチング素子のゲートに入力する駆動信号を生成する駆動回路と、
を備え、
前記過電流検出回路は、前記シャント抵抗の基準電位をレベルシフトして得られた比較用基準電圧と、前記スイッチング素子と前記シャント抵抗との接続ノードの電位をレベルシフトして得られたモニタ電圧とを比較し、前記モニタ電圧が前記比較用基準電圧を超えると前記過電流が発生したと判定し、
前記過電流検出回路は、レギュレータである電源回路を備え、
前記比較用基準電圧は、前記シャント抵抗の基準電位と前記電源回路の出力電位との間の電圧を分圧する第１の分圧回路によって生成され、
前記モニタ電圧は、前記スイッチング素子と前記シャント抵抗との接続ノードの電位と前記電源回路の出力電位との間の電圧を分圧する第２の分圧回路によって生成され、
前記比較用基準電圧と前記モニタ電圧との比較は、前記電源回路の出力電位が電源として供給されたコンパレータによって行われる、
駆動装置。
前記駆動回路は、前記過電流検出回路により前記過電流が検出されると、前記スイッチング素子をオフにする前記駆動信号を生成することで前記スイッチング素子を保護する、
請求項１に記載の駆動装置。
前記第１の分圧回路は、比較用基準電圧を取り出すノードを変更可能に構成されたラダー抵抗である、
請求項１または請求項２に記載の駆動装置。
前記第２の分圧回路は、モニタ電圧を取り出すノードを変更可能に構成されたラダー抵抗である、
請求項１から請求項３のいずれか一項に記載の駆動装置。
前記電源回路は、前記出力電位を調整するためのトリミング機構を備える、
請求項１から請求項４のいずれか一項に記載の駆動装置。
前記シャント抵抗には、容量素子が並列に接続されている、
請求項１から請求項５のいずれか一項に記載の駆動装置。
前記駆動回路に、当該駆動回路の基準電位として、前記スイッチング素子と前記シャント抵抗との接続ノードの電位を供給する経路に、ノイズを除去するフィルタ回路が挿入されている、
請求項１から請求項６のいずれか一項に記載の駆動装置。
それぞれ上側スイッチング素子および下側スイッチング素子の直列回路を含む３つのインバータ回路と、
前記３つのインバータ回路の前記上側スイッチング素子を駆動する高電圧側駆動装置と、
前記３つのインバータ回路の前記下側スイッチング素子を駆動する低電圧側駆動装置と、
を備えるパワーモジュールであって、
前記低電圧側駆動装置は、請求項１から請求項７のいずれか一項に記載の駆動装置であり、
前記低電圧側駆動装置は、前記３つのインバータ回路の前記下側スイッチング素子の駆動信号を生成する３つの前記駆動回路を備える、
パワーモジュール。