JPWO2011016157A1 - 半導体装置および電子装置 - Google Patents
半導体装置および電子装置 Download PDFInfo
- Publication number
- JPWO2011016157A1 JPWO2011016157A1 JP2011525738A JP2011525738A JPWO2011016157A1 JP WO2011016157 A1 JPWO2011016157 A1 JP WO2011016157A1 JP 2011525738 A JP2011525738 A JP 2011525738A JP 2011525738 A JP2011525738 A JP 2011525738A JP WO2011016157 A1 JPWO2011016157 A1 JP WO2011016157A1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- integrated circuit
- circuit element
- semiconductor integrated
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
半導体集積回路素子の特定機能の全てのIO端子からBGA基板のボールへの信号伝送を短時間で且つほぼ同じ長さの時間で行うことができるBGAパッケージ構造を提供する。半導体集積回路素子の所定の機能の信号を入出力するインターフェースピンの全ては、半導体集積回路素子の一つの辺に沿って該半導体集積回路素子の外縁部に形成されていて、半導体集積回路素子の前記一つの辺は、BGA基板の辺のうち、前記一つの辺に対して非平行である2辺に隣接しており、BGA基板に設けられているボールのうち、所定の機能の信号を入出力するインターフェースピンと電気的に接続しているボールは、半導体集積回路素子の前記一つの辺と、BGA基板の前記2辺との間に存している。
Description
本発明は、半導体装置および電子装置に関し、特に半導体集積回路素子と、該半導体集積回路素子を搭載しているBGA基板とを備えた半導体装置及びそれを用いた電子装置に関するものである。
高速動作動画及び高精細の動画処理を行う電子機器、例えばハイビジョンデジタルテレビは、小型化及び低コスト化を図るために、すべての機能を1つの半導体チップに集積化する方向が採られており、このため、半導体素子のウエハプロセスは微細化が進み、チップ面積が縮小化されている。しかしながら、これらのハイビジョンデジタルテレビを画像処理する、いわゆるシステムLSIは周辺に配置したメモリ素子との間で画像処理時に使用するデータを高速に且つ大量にやり取りしながら上記処理を行なう必要がある。このときのメモリ素子とシステムLSIとの間のデータ転送速度は、1.3Gbpsを越えるものが主流となりつつある。
これらのシステムLSI用パッケージとしては、多数の信号線を入出力でき、大量、多種の電力を供給可能なワイヤボンド工法を用いたP−BGA(Plastic Ball Grid Array)パッケージやはんだバンプなどを用いたFCBGA(Flip Chip BGA)パッケージが主流となっている。
また、電子機器に組み込まれる半導体装置も、配線基板に実装する実装面積を縮小化するため、小型化することが求められている。これらを解決する方法の1つとして複数の半導体チップを1つにパッケージする構成、例えばシステムインパッケージ(System in Package、以下、SiPと呼ぶ。)構造が採られるようになってきている。
また、高速多ビットデータ伝送を複数のメモリ間で実現する方法として、短い配線長で各半導体チップ間を接続して信号遅延時間を抑え、搭載半導体チップの性能の劣化と半導体装置のチップ搭載基板面積の増加を抑制可能な半導体装置を提供することが提案されている。具体的には、各メモリ素子にメモリ素子間で共通に入出力される信号配線をインターフェースする複数チップ配線用パッドを備え、各メモリ素子内でこのチップ配線用パッドとメモリ素子を動作させるために必要な信号(データ、アドレス、制御信号など)を入力するための複数のパッドが任意に配線接続されており、これらのパッドを用いて外部配線によって各メモリ素子を直列に接続することにより、短い配線長で各半導体チップ間を接続することができ信号遅延時間を抑え、搭載される半導体チップの性能の劣化と半導体装置のチップ搭載基板面積の増加を抑制することができるシステムインパッケージ(又は、マルチチップパッケージ)が提案されている。(例えば、特許文献1を参照。)
しかしながら、特許文献1の構成ではメモリ内に信号を伝達する専用メモリ素子を作製する必要があり、汎用のメモリ素子では対応できないという課題がある。また、メモリ素子は一直線に配置されており、配線長によっては高速伝送メモリではデータバスはODT(On Device Termination)可能だがアドレスバスは終端抵抗が必要な場合が想定され、余分な配線領域が必要となる場合が想定されるといった課題があった。
またメモリ素子を2つ用いる場合は、例えばシステムLSIコーナー部分に高速データ伝送インターフェース端子(以降、IO端子と呼ぶ。)をL字形状に配置する構造にするとPCB上のメモリ素子搭載部分の面積が小さくなるため好ましい。しかしこの構造は、システムLSIのレイアウト上無駄となるデットスペースを生じやすい。システムLSIの一辺にIO端子をまとめる方がシステムLSI面積をより小さく、システムLSIの価格をコストダウンすることができるため、IO端子をLSIの1辺に一直線上に配置したいという要望が強くある。また、ビット幅を増やす場合には直角2方向にIO端子セルをもう一つ形成するほうが効率的であるため1辺に配置することが多い。
この構造でのBGAへの搭載形態と2個のメモリ素子との配置形状には、
(1)LSIを搭載したBGA基板の角部分に、2つのLSI基板をその角を挟んでL字状に配置して、BGA基板のその角部分に配置されたボールとLSIのメモリ用IO端子とを接続し、角部のボールとメモリ素子とを接続する
(2)LSIのIO端子を、そのIO端子セルと向かい合うBGA基板の1辺に配置されたボールに接続し、2つのメモリ素子をBGA基板の該1辺に沿って配置して該ボールと接続する
という2つの構造が想定される。
(1)LSIを搭載したBGA基板の角部分に、2つのLSI基板をその角を挟んでL字状に配置して、BGA基板のその角部分に配置されたボールとLSIのメモリ用IO端子とを接続し、角部のボールとメモリ素子とを接続する
(2)LSIのIO端子を、そのIO端子セルと向かい合うBGA基板の1辺に配置されたボールに接続し、2つのメモリ素子をBGA基板の該1辺に沿って配置して該ボールと接続する
という2つの構造が想定される。
(1)の構造では、BGA基板上の左右のメモリ素子への接続配線長がアンバランスになり、データ伝送時間が左右で異なってしまい誤動作の可能性が生じるという課題がある。
(2)の構造では、アドレスバス、制御信号バスが長くなるため高速伝送時には終端抵抗が必要な場合が多い。このような構成の場合、(1)のメモリ配置構成よりもBGA基板とメモリを搭載する実装基板において、メモリ実装の面積をより広く占有することとなり実装基板のコストアップ、小型化に不利という課題が発生する。
本発明は、上記の問題に鑑み、半導体集積回路素子の特定機能の全てのIO端子からBGA基板のボールへの信号伝送を短時間で且つほぼ同じ長さの時間で行うことができるBGAパッケージ構造を提案することを目的とする。
上記課題を解決するため本発明の半導体装置は、半導体集積回路素子と、該半導体集積回路素子を搭載している基板とを備えた半導体装置であって、前記半導体集積回路素子は、多角形の板状であり、前記基板は、多角形の板状であり、前記半導体集積回路素子の所定の機能の信号を入出力するインターフェースピンの全ては、前記半導体集積回路素子の一つの辺に沿って該半導体集積回路素子の外縁部に形成されており、前記半導体集積回路素子の前記一つの辺は、前記基板の辺のうち、前記一つの辺に対して非平行である2辺に隣接しており、前記基板に設けられている電極端子のうち、前記所定の機能の信号を入出力するインターフェースピンと電気的に接続している前記電極端子は、前記半導体集積回路素子の前記一つの辺と、前記基板の前記2辺との間に存している構成とした。
前記所定の機能の信号を入出力するインターフェースピンは、複数のメモリ用データIO端子、複数の制御信号IO端子および複数のアドレスIO端子であり、前記半導体集積回路素子の前記一つの辺に沿って、前記メモリ用データIO端子、前記制御信号IO端子、前記アドレスIO端子、前記メモリ用データIO端子の順に、又は前記メモリ用データIO端子、前記制御信号IO端子、前記アドレスIO端子、前記制御信号IO端子、前記メモリ用データIO端子の順に存している構成であってもよい。このような構成により、複数のメモリ素子を用いても各メモリデータバス及びアドレスバスを等長とすることができる。
前記電極端子のうち、前記アドレスIO端子と電気的に接続している前記電極端子は、前記基板の前記2辺がなしているコーナー部分に存しており、前記メモリ用データIO端子と電気的に接続している前記電極端子は、前記コーナー部分を挟み前記2辺に沿って存している構成であってもよい。このような構成により、基板の外部に複数のメモリ素子が配置された場合に各メモリデータバス及びアドレスバスを等長とすることができる。
前記基板の前記2辺がなす角を通り前記半導体集積回路素子の前記一つの辺と直交する線は、前記アドレスIO端子が存する領域を通る構成であってもよい。
前記半導体集積回路素子は、矩形板状である構成であってもよい。このような構成により、基板の外部に複数のメモリ素子が配置された場合に各アドレスバスを容易に等長とすることができる。
本発明の電子装置は、上記の半導体装置と2つのメモリ素子を備えた電子装置であって、前記2つのメモリ素子は前記基板の前記2辺に隣接して存しており、前記アドレスIO端子と前記2つのメモリ素子のアドレスバス端子との間の配線はT分岐形状である構成を有している。
本発明の半導体装置では、所定の機能の信号を入出力するインターフェースピンの全てが半導体集積回路素子の一つの辺の外縁部に形成されていて、その一つの辺が基板の、該一つの辺と非平行な2辺に隣接しており、それら一つの辺と2辺とに囲まれた領域に所定機能の信号を入出力するインターフェースピンと電気的に接続する電極端子が存しているので、基板の外部に配置される別の半導体素子との間のバス長を短くすることができる。
本願発明の実施形態において、BGA基板は、ボールグリッドアレイ基板のことを指す。そして、インターフェースピンは、半導体集積回路素子に設けられたIO(INPUT/OUTPUT)端子のことを指す。
また、半導体集積回路素子の所定の機能とは、例えば、周辺に配置されたメモリ素子との間でデータをやり取りする機能、外部から入力された制御信号を処理する機能などを挙げることができる。
そして、インターフェースピンが形成されている半導体集積回路素子の外縁部とは、多角形の中央部との対比により表される部分であり、一つの辺の近辺部分を表している。
半導体集積回路素子の一つの辺に沿って、メモリ用データIO端子、制御信号IO端子、アドレスIO端子、メモリ用データIO端子の順に、又はメモリ用データIO端子、制御信号IO端子、アドレスIO端子、制御信号IO端子、メモリ用データIO端子の順に存しているというのは、各種の複数の端子が群をなしており、メモリ用データ端子は少なくとも2つの端子群をなしていて、これらの端子群が半導体集積回路素子の一つの辺に沿って上記の順番で並んでいることを意味している。
BGA基板の2辺がなすコーナー部分とは、該2辺がなす角の近傍であって該角から半導体集積回路素子までの距離の1/2を半径とする扇形の範囲内である。
さらに、2つのメモリ素子がBGA基板の2辺に隣接して存しているというのは、メモリ素子がBGA基板の辺に隣り合っていることを意味し、両者が接触している必要はない。
また、T分岐形状の配線とは、配線の外観がT字状であることを意味するのではなく、アドレスIO端子から伸びる配線が2つに分岐してそれぞれ2つのメモリ素子に接続している形状の配線を意味している。
実施形態について説明を行う前に、関連する技術についての事前の検討の結果をまず説明する。
図4は、システムLSI20に対して高速データ伝送対応汎用メモリ23,24を2個用いる、事前検討を行った一つの構成を示している。システムLSI20はBGAパッケージ21に搭載されており、そのBGAパッケージ21とメモリ23,24とがPCB(Printed Circuit Board)22に搭載されている。システムLSI20のメモリ用インターフェース(IO端子)37は、システムLSI20のコーナー部分を中心にL字形に配置され、コーナー部分の中心部分に複数のアドレスバス端子および制御端子が配置された領域36、これらの端子の両側に複数のデータ端子が配置された2つの領域34、35が置かれている。
システムLSI20は、BGAパッケージ21の各辺にほぼ平行にシステムLSI20の各辺がなるようにBGAパッケージ21上に搭載される。BGAパッケージ21の裏面側に配置された複数のボール端子は、システムLSI20のメモリ用インターフェース(IO端子)37のアドレス端子、制御端子36、データ端子34、35との間で配線により電気的に接続している。そして、互いに接続するシステムLSI20のインターフェース37とBGAパッケージ21のボール端子との間が最短になるように、各ボール端子をBGAパッケージ21のコーナー部にL字型になるように配置している。また、PCB22上に、BGAパッケージ21と2個のメモリ23、24とが、BGAパッケージ21のデータ端子ボール群の領域28、29とデータバス25、26との間の長さが最短になるようにそれぞれ搭載されている。アドレスバスおよび制御信号バス27はBGAパッケージ21のコーナー部分からいわゆるT分岐形状にそれぞれのメモリ素子23、24に配線される形状をとっている。このメモリ素子23、24の配置を行なうことにより、PCB22上のメモリ素子搭載部分(配線領域を含む)の面積を小さくとっている。
BGAパッケージへの搭載は、ワイヤボンド工法を用いたP−BGAとフリップチップ工法を用いたFCBGAの両方が用いられている。
しかし上記の構造は、システムLSI20のレイアウト上無駄となるデットスペースを生じやすい。システムLSIの一辺にIO端子をまとめる方がシステムLSI面積をより小さく、システムLSIの価格をコストダウンすることができるため、IO端子をLSIの1辺に一直線上に配置する方が好ましい。また、ビット幅を増やす場合には直角2方向にIO端子セルをもう一つ形成するほうが効率的であるため1辺に配置することが多い。そこで、以下の二つの構造が考えられる。
図5に示す構造では、システムLSI1上の1辺に配置された高速データ伝送用IO端子18の配置は、データ端子群15、アドレス端子群、制御端子群(アドレス端子群、制御端子群合わせて17と表記)およびデータ端子群16の順で、またはデータ端子群15、制御端子群、アドレス端子群17、データ端子群16の順に配置されている。一方、PCB3上へ2つのメモリ素子4、5は、PCB3の角を挟んで搭載されており、PCB3上でのメモリ素子搭載部分の占有面積を小さくとるために、BGA基板2のコーナーに対してアドレスバス、制御バス8がT分岐の形状で配置されている。このとき、BGA基板2上のボールもコーナー部分にアドレスバス端子ボール11、その両側にデータバス端子ボール9、10が配置される構造をとっている。このような配置の場合、BGA基板2上において複雑な配線となり、且つ、左右のメモリ4、5へのデータバス12、13の長さがアンバランスな状態での配線となり、データ伝送時間がアンバランスとなり誤動作の可能性が生じるという課題がある。
図6に示す構造では、システムLSI2上の1辺に配置された高速データ伝送用IO端子18の配置は、例えば、アドレス端子群および制御信号端子群17、データ端子群16、別のデータ端子群15のように配置され、BGA基板2上の1辺にボールを配置するときも、アドレスバス端子ボールおよび制御信号端子ボール11、データバス端子ボール10、別のデータバス端子ボール9のようないわゆるフライバイの配置を用いてできるだけデータバス6、7の配線領域を少なくして2個のメモリ素子4、5を配置する必要が生じる。このとき、アドレスバス、制御信号バス8は長くなるため高速伝送時には終端抵抗38が必要な場合が多い。このような構成の場合、図5のメモリ配置構成よりもPCB3上の面積をより広く占有することとなりPCB3のコストアップ、小型化に不利という課題が発生する。
このような検討を基にさらに種々の検討を行って、本願発明者らは本願発明を想到するに至った。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
(実施形態1)
図1は実施形態1に係るFCBGA形態の半導体装置と2個のメモリ素子4,5のPCB3上への実装状態を斜め上方からみたイメージ図である。図2は本実施形態に係るシステムLSI1内のIO端子配列、PCB3との接続を担うBGA基板2に設けられたボール端子の配置、PCB3上での2個のメモリ素子4,5の位置関係、及びシステムLSI1のIO端子とメモリ素子4,5までのそれぞれのバス線路の位置関係を示すイメージ図である。
図1は実施形態1に係るFCBGA形態の半導体装置と2個のメモリ素子4,5のPCB3上への実装状態を斜め上方からみたイメージ図である。図2は本実施形態に係るシステムLSI1内のIO端子配列、PCB3との接続を担うBGA基板2に設けられたボール端子の配置、PCB3上での2個のメモリ素子4,5の位置関係、及びシステムLSI1のIO端子とメモリ素子4,5までのそれぞれのバス線路の位置関係を示すイメージ図である。
ここで、6は第1のメモリ素子4に接続される第1のデータバス線路、7は第2のメモリ素子5に接続される第2のデータバス線路、8は第1、第2のメモリ素子4,5に接続されるアドレスバス線路及び制御信号線路、9は第1のメモリ素子4に接続される第1のデータバスボール群、10は第2のメモリ素子5に接続される第2のデータバスボール群、11は第1、第2のメモリ素子4,5に接続されるアドレスボール群及び制御信号ボール群、15はLSI1に設けられた第1のデータIO端子群、16はLSI1に設けられた第2のデータIO端子群、17はLSI1に設けられたアドレスIO端子群および制御信号IO端子群、18は第1のデータIO端子群15、アドレスIO端子群及び制御信号IO端子群17、第2のデータIO端子群16が1列に並んだIOセル、12は第1のデータバスボール群9と第1のデータIO端子群15とを接続する第1のデータバス、13は第2のデータボール群10と第2のデータIO端子群16とを接続する第2のデータバス、14はアドレスIO端子群および制御信号IO端子群17とアドレスボール群及び制御信号ボール群11とを接続するアドレスバス及び制御信号バスを示している。
また、図7、8に示すように、BGA基板2の裏面側には半球状の多数のボール50,50,…が配列しており、LSI1の回路側には多数のインターフェースピン52,52,…が配列している。
本実施形態では、LSI1は矩形板状であり、BGA基板2も矩形板状であり、両者は辺同士が非平行になるよう斜めに重ねられている。BGAパッケージ基板2上に搭載されるシステムLSI1のメモリ用のIOセル18は、システムLSI1の一辺に全て配置されており、第1のデータIO端子群15、アドレスIO端子群及び制御信号IO端子群17、第2のデータIO端子群16の順に配置されている。アドレスバス及び制御信号バス14が最短距離となるように、かつ第1のデータバス12と第2のデータバス13とが略等長となるように、システムLSI1はBGA基板2上に配置されてフリップチップ工法により搭載されている。
第1のデータボール群9、第2のデータボール群10、アドレスボール群及び制御信号ボール群11は、LSI1の辺のうちIOセル18が設けられている辺と、この辺に隣接するBGA基板2の2辺に囲まれた領域に配置されている。また、アドレスボール群及び制御信号ボール群11はBGA基板2の角部分に配置されているので、上記のようにBGA基板2上にLSI1を搭載すると、アドレスボール群及び制御信号ボール群11が配置されたBGA基板2の角からLSI1のIOセル18の配置された辺に垂線を下ろすと、その足はアドレスIO端子群及び制御信号端子群17の存する場所に位置することになる。
BGA基板2上の第1のデータバス12、第2のデータバス13、アドレスバス及び制御信号バス14がそれぞれ最短長となるように、LSI1のIOセル18とBGA基板2との配置が決められている。また、PCB3上において、第1のデータバスボール群9、第2のデータバスボール群10に隣接する位置に第1および第2のメモリ素子4,5をそれぞれ配置することにより、第1及び第2のデータバス線路6,7を最短長で且つ両者ができるだけ等しい線路長となる。そして、アドレスバス線路及び制御信号バス線路8は第1及び第2のメモリ素子4,5への配線長が両者の間で等しくなるようにT形状分岐の形状で配置されている。ここで、データバス線路、アドレスバス線路及び制御信号バス線路の配線長を等しくする範囲はメモリ素子4,5の許容するスキュー差内を意味している。
FCBGA基板2上の第1及び第2のデータバス12,13、PCB3上の第1及び第2のデータバス線路6、7の特性インピーダンスは、50Ωや75Ωといった規格値にそろえられており、必要によっては第1及び第2のデータバス線路6、7の後に終端抵抗(図示せず)を設けるか、ODT(on device termination)機能を使用することもある。FCBGA基板2上のアドレスバス及び制御信号バス14と、PCB3上のアドレスバス線路及び制御信号バス線路8も同様に0Ωや75Ωといった規格値にそろえられており、必要によってT分岐部分にのみ終端抵抗(図示せず)を設置する。通常、矩形波波形において、ハイ、ローの閾値を乱すような反射波形が観測されない場合は終端抵抗を設けない。
本実施形態ではFCBGAの形態を用いているが、ワイヤボンドを用いたP−BGAの形態であっても同様の効果を得ることができる。
また、図3に示すように、複数のLSI素子を搭載したMCM(マルチチップモジュール)、SiP(システムインパッケージ)の高速伝送メモリIO端子にも適用可能で可能である。
以上、説明したように本実施形態の構成の半導体装置を用いることにより、2つのメモリをそれぞれ1つずつデータバス部に対応する位置に配置してデータバス長を最短、等長とすることができる。そして、アドレスバスをT分岐構造として振り分ける構造として、且つ、IO端子のアドレスバスとBGAパッケージ上のボール端子、PCB上のアドレスバスをほぼ一直線に最短で結ぶことができ、アドレスバス部分のT分岐部分のみに終端抵抗を入れるだけ、または、終端抵抗がない状態で十分、1.3Gbps程度の伝送レートを持つDDR3規格程度の高速データ伝送を実現することができる。さらに、PCBの配線領域も小さくすることができる。また、BGAパッケージ上の配線に関しても、データバス、アドレスバスを素直に、最短長で引くことができ、高速伝送に非常に有利な形をとることができる。このため、高速伝送信号の誤動作をなくし、動作が安定した半導体装置を得ることができ、ひいては安定して動作する電子機器を得ることができる。また、終端抵抗や、ODT機能を用いない場合、終端抵抗部や、ODT部分での電力消費を回避できるため消費電力を低く抑えることができる効果も期待できる
なお、特許文献2にはシステムLSI素子の各辺がパッケージの各辺と平行にならないように、すなわち斜めに配置することが開示されているが、これは大型化したBGAパッケージのPCBへの実装時においてパッケージ自体の反りを抑制する目的の技術であり、本願のようなIO端子の配置は開示されておらず、誤動作のない、高速データ伝送が可能となる効果は認められない。
なお、特許文献2にはシステムLSI素子の各辺がパッケージの各辺と平行にならないように、すなわち斜めに配置することが開示されているが、これは大型化したBGAパッケージのPCBへの実装時においてパッケージ自体の反りを抑制する目的の技術であり、本願のようなIO端子の配置は開示されておらず、誤動作のない、高速データ伝送が可能となる効果は認められない。
(実施形態2)
図9は、実施形態2に係る半導体装置の模式的な平面図である。本実施形態においては、システムLSI素子1とBGA基板2との間に中間インターポーザー60を配している点が実施形態1とは異なっており、実施形態1と異なっている点を主に以下説明をする。
図9は、実施形態2に係る半導体装置の模式的な平面図である。本実施形態においては、システムLSI素子1とBGA基板2との間に中間インターポーザー60を配している点が実施形態1とは異なっており、実施形態1と異なっている点を主に以下説明をする。
本実施形態において、61は中間インターポーザー60とBGA基板2とを接続するワイヤ、62は中間インターポーザー60上に設けられた第1のデータバス用ワイヤパッド群、63は中間インターポーザー60上に設けられた第2のデータバス用ワイヤパッド群、64は中間インターポーザー60上に設けられたアドレスバス線路及び制御信号線路用ワイヤパッド群、12は第1のデータバスワイヤパッド群62と第1のデータIO端子群15とを接続する第1のデータバス、13は第2のデータバスワイヤ群63と第2のデータIO端子群16とを接続する第2のデータバス、14はアドレスIO端子群および制御信号IO端子群17とアドレスバスワイヤパッド群及び制御信号ワイヤパッド群64とを接続するアドレスバス及び制御信号バスを示している。
システムLSI1は中間インターポーザー60上にフリップチップ実装され、中間インターポーザー60上に設けられたアドレスバス線路及び制御信号線路用ワイヤパッド群64が設けられている部分は、システムLSI1のIOセル群18に対してほぼ平行になるように、長方形の一つの角が切断された形状をなしている。中間インターポーザー60とBGA基板2とはワイヤ61により電気的に接続されている。アドレスIO端子群および制御信号IO端子群17からの信号群配線8は、中間インターポーザー60上に設けられたアドレスバス線路及び制御信号線路用ワイヤパッド群64から導体ワイヤ61を通じてほぼ一直線に第1、第2のメモリ素子4、5に接続されるアドレスボール群及び制御信号ボール群11に接続されている。中間インタポーザーは、シリコンで構成されるいわゆるシリコンインターポーザーを用いることも可能である。また、BGA基板2上のシステムLSI1と中間インターポーザー60、ワイヤ61全体を包む形で封止樹脂65により覆われた構造を成している。
(実施形態3)
実施形態2では、メモリ素子4、5はPCB基板3上に配置してBGA基板2を介して接続した構造を成しているが、BGA基板2上にメモリ素子4、5を配したSiP(システムインパッケージ)、またはPOP(パッケージオンパッケージ)構造とよばれる構造を形成することが可能である。図10は、実施形態3に係る半導体装置の模式的な平面図である。本実施形態の半導体装置は、図9で示した実施形態2のボール群9,10,11を設けずに、直接BGA基板2上にメモリ素子4、5を配置し、信号線群12,13,14とワイヤパッド群62,63,64と、データバス群6、7、8をワイヤ61を介して接続した構造である。このように、BGA基板2上にメモリ素子4、5を配したSiP、またはPOP構造とよばれる構造を形成することも可能である。
実施形態2では、メモリ素子4、5はPCB基板3上に配置してBGA基板2を介して接続した構造を成しているが、BGA基板2上にメモリ素子4、5を配したSiP(システムインパッケージ)、またはPOP(パッケージオンパッケージ)構造とよばれる構造を形成することが可能である。図10は、実施形態3に係る半導体装置の模式的な平面図である。本実施形態の半導体装置は、図9で示した実施形態2のボール群9,10,11を設けずに、直接BGA基板2上にメモリ素子4、5を配置し、信号線群12,13,14とワイヤパッド群62,63,64と、データバス群6、7、8をワイヤ61を介して接続した構造である。このように、BGA基板2上にメモリ素子4、5を配したSiP、またはPOP構造とよばれる構造を形成することも可能である。
(その他の実施形態)
上記の実施形態は本発明の一つの例示であり、本願発明は上記の例に限定されない。例えば、LSIやBGA基板の形状は矩形板状に限られず、五角形板状、六角形板状など多角形板状であればよい。また、LSI上のアドレスIO端子群と制御信号IO端子群とはそれぞれ一つずつであってもよいし、アドレスIO端子群が1つとその両側に制御信号IO端子群がそれぞれ1つずつあってもよい。
上記の実施形態は本発明の一つの例示であり、本願発明は上記の例に限定されない。例えば、LSIやBGA基板の形状は矩形板状に限られず、五角形板状、六角形板状など多角形板状であればよい。また、LSI上のアドレスIO端子群と制御信号IO端子群とはそれぞれ一つずつであってもよいし、アドレスIO端子群が1つとその両側に制御信号IO端子群がそれぞれ1つずつあってもよい。
本発明の半導体装置は、BGAパッケージ上のLSI素子とメモリ素子間でデータ伝送をスムーズに実現することができるので、単体、複数のLSIを搭載する半導体装置(例えば、BGA、MCM,SiP)等に有用である。
1 システムLSI素子
2 BGA基板
3 プリント基板
4 第1のメモリ素子
5 第2のメモリ素子
6 第1のデータバス線路
7 第2のデータバス線路
8 アドレスバス線路及び制御信号線路
9 第1のデータバスボール群
10 第2のデータバスボール群
11 アドレスボール群及び制御信号ボール群
12 第1のデータバス
13 第2のデータバス
14 アドレスバス及び制御信号バス
15 第1のデータIO端子群
16 第2のデータIO端子群
17 アドレスIO端子群及び制御信号IO端子群
18 IOセル
50 ボール
52 インターフェースピン
2 BGA基板
3 プリント基板
4 第1のメモリ素子
5 第2のメモリ素子
6 第1のデータバス線路
7 第2のデータバス線路
8 アドレスバス線路及び制御信号線路
9 第1のデータバスボール群
10 第2のデータバスボール群
11 アドレスボール群及び制御信号ボール群
12 第1のデータバス
13 第2のデータバス
14 アドレスバス及び制御信号バス
15 第1のデータIO端子群
16 第2のデータIO端子群
17 アドレスIO端子群及び制御信号IO端子群
18 IOセル
50 ボール
52 インターフェースピン
Claims (6)
- 半導体集積回路素子と、該半導体集積回路素子を搭載している基板とを備えた半導体装置であって、
前記半導体集積回路素子は、多角形の板状であり、
前記基板は、多角形の板状であり、
前記半導体集積回路素子の所定の機能の信号を入出力するインターフェースピンは、前記半導体集積回路素子の一つの辺に沿って該半導体集積回路素子の外縁部に形成されており、
前記半導体集積回路素子の前記一つの辺は、前記基板の辺のうち、前記一つの辺に対して非平行である2辺に隣接しており、
前記基板に設けられている電極端子のうち、前記所定の機能の信号を入出力するインターフェースピンと電気的に接続している前記電極端子は、前記半導体集積回路素子の前記一つの辺と、前記基板の前記2辺との間に存している、半導体装置。 - 前記所定の機能の信号を入出力するインターフェースピンは、複数のメモリ用データIO端子、複数の制御信号IO端子および複数のアドレスIO端子であり、前記半導体集積回路素子の前記一つの辺に沿って、前記メモリ用データIO端子、前記制御信号IO端子、前記アドレスIO端子、前記メモリ用データIO端子の順に、又は前記メモリ用データIO端子、前記制御信号IO端子、前記アドレスIO端子、前記制御信号IO端子、前記メモリ用データIO端子の順に存している、請求項1に記載されている半導体装置。
- 前記電極端子のうち、前記アドレスIO端子と電気的に接続している前記電極端子は、前記基板の前記2辺がなしているコーナー部分に存しており、前記メモリ用データIO端子と電気的に接続している前記電極端子は、前記コーナー部分を挟み前記2辺に沿って存している、請求項2に記載されている半導体装置。
- 前記基板の前記2辺がなす角を通り前記半導体集積回路素子の前記一つの辺と直交する線は、前記アドレスIO端子が存する領域を通る、請求項2または3に記載されている半導体装置。
- 前記半導体集積回路素子は、矩形板状である、請求項1から4のいずれか一つに記載されている半導体装置。
- 請求項2から5のいずれか一つに記載されている半導体装置と2つのメモリ素子を備えた電子装置であって、
前記2つのメモリ素子は前記基板の前記2辺に隣接して存しており、
前記アドレスIO端子と前記2つのメモリ素子のアドレスバス端子との間の配線はT分岐形状である、電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011525738A JP5511823B2 (ja) | 2009-08-07 | 2010-02-24 | 半導体装置および電子装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184381 | 2009-08-07 | ||
JP2009184381 | 2009-08-07 | ||
PCT/JP2010/001241 WO2011016157A1 (ja) | 2009-08-07 | 2010-02-24 | 半導体装置および電子装置 |
JP2011525738A JP5511823B2 (ja) | 2009-08-07 | 2010-02-24 | 半導体装置および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011016157A1 true JPWO2011016157A1 (ja) | 2013-01-10 |
JP5511823B2 JP5511823B2 (ja) | 2014-06-04 |
Family
ID=43544071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011525738A Expired - Fee Related JP5511823B2 (ja) | 2009-08-07 | 2010-02-24 | 半導体装置および電子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8493765B2 (ja) |
JP (1) | JP5511823B2 (ja) |
WO (1) | WO2011016157A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4662474B2 (ja) * | 2006-02-10 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | データ処理デバイス |
US20120313213A1 (en) * | 2011-06-07 | 2012-12-13 | Raytheon Company | Polygon shaped power amplifier chips |
US20190355697A1 (en) * | 2018-05-18 | 2019-11-21 | Mediatek Inc. | Electronic package for high-data rate communication applications |
JP7061949B2 (ja) * | 2018-10-24 | 2022-05-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11222850B2 (en) * | 2019-05-15 | 2022-01-11 | Mediatek Inc. | Electronic package with rotated semiconductor die |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6481328A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Polygonal semiconductor device |
JPH11186326A (ja) | 1997-12-24 | 1999-07-09 | Shinko Electric Ind Co Ltd | 半導体装置 |
US6747331B2 (en) | 2002-07-17 | 2004-06-08 | International Business Machines Corporation | Method and packaging structure for optimizing warpage of flip chip organic packages |
JP2006049586A (ja) | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US8110929B2 (en) | 2007-05-31 | 2012-02-07 | Sanyo Electric Co., Ltd. | Semiconductor module |
US7957173B2 (en) * | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
-
2010
- 2010-02-24 WO PCT/JP2010/001241 patent/WO2011016157A1/ja active Application Filing
- 2010-02-24 JP JP2011525738A patent/JP5511823B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-03 US US13/365,358 patent/US8493765B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5511823B2 (ja) | 2014-06-04 |
US8493765B2 (en) | 2013-07-23 |
US20120127774A1 (en) | 2012-05-24 |
WO2011016157A1 (ja) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9461015B2 (en) | Enhanced stacked microelectronic assemblies with central contacts | |
US20100052111A1 (en) | Stacked-chip device | |
US11569200B2 (en) | Semiconductor package and method of manufacturing semiconductor package | |
US9368477B2 (en) | Co-support circuit panel and microelectronic packages | |
KR20080051464A (ko) | 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법 | |
US8399994B2 (en) | Semiconductor chip and semiconductor package having the same | |
CN110120388B (zh) | 半导体封装 | |
JPWO2005093834A1 (ja) | チップ積層型半導体装置 | |
JP5511823B2 (ja) | 半導体装置および電子装置 | |
JP5350550B2 (ja) | ビアを介して電力供給及び接地されるパッケージ | |
KR101737591B1 (ko) | 공동-지원을 갖는 마이크로전자 패키지 및 마이크로전자 조립체 | |
US7868439B2 (en) | Chip package and substrate thereof | |
JP2011222807A (ja) | 半導体装置 | |
US9472539B2 (en) | Semiconductor chip and a semiconductor package having a package on package (POP) structure including the semiconductor chip | |
US20110068482A1 (en) | Semiconductor chip and semiconductor device | |
US20110298118A1 (en) | Semiconductor device | |
JP2015177171A (ja) | 半導体装置 | |
JPH04290258A (ja) | マルチチップモジュール | |
US11106617B2 (en) | Memory module and data processing system for reducing heat generation | |
US9287249B2 (en) | Semiconductor device | |
KR101811738B1 (ko) | 중앙 콘택을 구비한 적층형 마이크로전자 조립체 | |
TWI384610B (zh) | 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法 | |
TWM552182U (zh) | 封裝總成結構件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
LAPS | Cancellation because of no payment of annual fees |