TWM552182U - 封裝總成結構件 - Google Patents

Description

封裝總成結構件

本創作係關於半導體技術領域，特別係關於半導體技術領域中之封裝總成結構件。

隨著半導體封裝結構日益複雜造成的功耗增加及板上空間減少，高效、高密度之封裝總成結構件已成為電子設備之趨勢。然而，現有的二維封裝總成結構件並不能適應這一趨勢，主要原因在於： 其一，直接在矽晶粒上整合多個功能元件，如MOSFET (Metal-Oxide -Semiconductor Field Effect Transistors)需要整片的、大的矽晶粒；而且此種製程成本很高； 其二，若在一二維封裝總成結構件中按照並排的方式將多個功能元件共同封裝(co-package)在一起，則這一封裝總成結構件在封裝板上的佔用面積(footprint)非常大； 其三，由於封裝總成結構件之功耗隨著封裝密度之增加而增加，因此封裝總成結構件之工作溫度應該被有效控制方可。 綜上，先前技術中，無論是在單一晶粒上整合多個功能元件還是將這些功能元件以並行方式共同封裝均無法提供小尺寸的封裝總成結構件，亦無法降低成本並有效控制溫度。 因而，業界極需對現有的封裝總成結構件進行改進，以最佳化其佔用面積、熱效能以及成本等。

本創作之目的之一在於提供一種封裝總成結構件，可在提供小的佔用面積時兼具優秀的熱特性及低成本優勢。 本創作之目的之一亦在於消除封裝總成結構件中之線接合(wire bond)問題，以進一步提高封裝總成結構件之產品可靠性。 根據本創作一實施例之封裝總成結構件包含：外部引腳、多個功能元件、至少一導電連接組件及積體電路控制件。每一導電連接組件堆疊於多個功能元件中各別兩者上方且經組態以橋接該兩個功能元件而提供用於該兩個功能元件之單一信號通道。積體電路控制件堆疊於該至少一導電連接組件上方且經組態以分別與多個功能元件及外部引腳電連接以電互連該多個功能元件與外部引腳。 在本創作之一實施例中，該至少一導電連接組件可為金屬片，例如該至少一導電連接組件係銅片。該多個功能元件係內部信號呈垂直流動並可在其表面上輸出的半導體矽元件，例如，該多個功能元件係MOSFET。多個功能元件可設置在導線框架上，且任意兩個被橋接的功能元件所在之導線框架係分離的，而多個功能元件中未被橋接的兩個功能元件所在之導線框架可為分離或連接的。該積體電路控制件經組態以藉由引線而與多個功能元件及外部引腳電連接，其可為晶粒或晶片。該多個功能元件與該至少一導電連接組件之間，該至少一導電連接組件與該積體電路控制件之間可為經黏著劑黏接固定。該多個功能元件亦可黏接在導線框架上。 在本創作之另一實施例中，該封裝總成結構件進一步包括位於該至少一導電連接組件與積體電路控制件之間的雙面印刷電路板，該雙面印刷電路具有貫通其頂面與底面之通孔。該積體電路控制件經組態以倒裝於印刷電路板之頂面、藉由該印刷電路板而與該至少一導電連接組件及多個功能元件電連接。該至少一導電連接組件可形成於該雙面印刷電路之底面。 而在本創作之又一實施例中，該封裝總成結構件進一步包括位於該至少一導電連接組件與積體電路控制件之間的基板，該基板之頂面與底面設有導電圖案。該積體電路控制件經組態以倒裝於該基板之頂面、藉由該基板而與該至少一導電連接組件及該多個功能元件電連接。該至少一導電連接組件可形成於該基板之底面。 本創作實施例提供的封裝總成結構件具有3維結構，除尺寸優勢外，其不但省去在單片矽片上整合多個功能元件所耗費之高成本，而且藉由使用低電阻的導電連接組件橋接多個功能元件而具有優異的熱特性。在消除引線之情況下，本創作實施例更可有效提高產品之可靠性。

隨著半導體技術的發展及電子產品日趨小型化的趨勢，越來越多的功能元件，如MOSFET需要整合在半導體封裝中。目前涉及這一封裝的技術主要有兩種：一種係在單一晶粒上直接形成一體的多個功能元件；然而，這一技術一方面較為複雜且成本高昂，另一方面亦難以取得與單獨的功能元件類似的電氣效能等。另一種則係將功能元件以並排的方式共同封裝在一起，此種平面排佈勢必會使得功能元件佔據很多的封裝面積，不適合現有的產品小型化趨勢。 根據本創作一實施例之封裝總成結構件則可很好地解決上述問題，而不擔心目前技術所存在之困擾。在本創作之一實施例中，該封裝總成結構件係一三維的封裝總成結構件，其包括：外部引腳、多個功能元件、至少一導電連接組件，及積體電路控制件。每一導電連接組件堆疊於兩個功能元件上方且經組態以橋接該兩個功能元件而提供用於該兩個功能元件之單一信號通道。積體電路控制件堆疊於至少一導電連接組件上方且經組態以分別與多個功能元件及外部引腳電連接以電互連多個功能元件與外部引腳。由於導電連接組件提供之信號通道係具有最小電阻之單一路徑，因此即使流經該通道之電流信號相對較大亦不會造成大的功耗。同時，由於功能元件之輸入與輸出皆不直接與封裝總成結構件的外部引腳連接，故封裝總成結構件之佔用面積得以大幅度減小，可實現封裝尺寸之小型化。 圖1所示係根據本創作一實施例之封裝總成結構件10的俯視透視結構示意圖。 如圖1所示，該封裝總成結構件10主要包括一對功能元件12、堆疊於該對功能元件12上以橋接該對功能元件12之導電連接件14，堆疊於該導電連接件14上以控制該對功能元件12並使其可與該封裝總成結構件10之外部引腳16電連接的積體電路控制件18。功能元件12、導電連接件14及積體電路控制件18之間的固定可以使用黏著劑黏接。 具體而言，在其他實施例中封裝總成結構件10可包括更多的功能元件12。該功能元件12可為MOSFET，亦可為用作其他功能以在封裝中建立系統級功能之其他類型半導體矽元件。較佳地，這些功能元件12的內部信號呈垂直流動並可在其表面上輸出。這些功能元件12可設置於導線框架11上，如藉由上述類似的黏著劑黏接方式固定於導電框架11上，且在本實施例中，該對功能元件12所在之導線框架11係分離的。 導電連接件14橋接每一對功能元件12，故在其他實施例中，隨著功能元件12的數量增加，導電連接件14亦勢必增加。在本實施例中，該導電連接件14可為金屬片，如銅片，較佳地具有小的電阻。導電連接件14可將橋接的一對功能元件12之電流信號整合在單一的電流信號通道內，如此即使在大電流情況下，由於該導電連接件14之電阻較小，亦不會產生很大的功耗，從而可有效保證該封裝總成結構件10之工作溫度，提高產品之可靠性。 積體電路控制件18可為晶粒、晶片或其他具有控制功能之積體電路元件。積體電路控制件18可經組態以藉由引線13等連接方式與其他組件(例如導線框架11、功能元件12及外部引腳16等)電連接，從而達到控制功能元件12開關，例如藉由引線13連接MOSFET 12之閘極(未標出)，並在功能元件12與各別的外部引腳16間建立必要的電連接。功能元件12之輸入與輸出(未圖示)無需直接與封裝總成結構件10之外部引腳16連接，此種三維立體之封裝方式極大地縮減各組件在平面排佈時所佔用之面積，而且使相互間的佈線更為簡潔，因而具有很高的尺寸優勢。 基於圖1所示實施例展示之基本結構，包括更多的功能元件12之封裝總成結構件10可作類似的推演或不改變發明實質之變型。 圖2所示係根據本創作另一實施例之封裝總成結構件20的俯視透視結構示意圖，圖3所示係圖2中所示封裝總成結構件20的縱截面側視示意圖。 結合圖2、圖3可見，該封裝總成結構件20與圖1中所示實施例類似，然具有更多的功能元件12。具體而言，該封裝總成結構件20包括多個功能元件12、分別堆疊於每一對功能元件12上以橋接該對功能元件12之至少一導電連接件14，堆疊於該至少一導電連接件14上以控制該對功能元件12並使其可與該封裝總成結構件10之外部引腳16電連接的積體電路控制件18。 該功能元件12可為MOSFET，亦可為用作其他功能以在封裝中建立系統級功能之其他類型半導體矽元件。這些功能元件12可設置於導線框架11上，且在本實施例中，該對功能元件12所在之導線框架11係分離的，即具有獨立的通道。雖然本實施例中僅展示4個功能元件12，然而基於本說明書之教示，熟習此項技術者完全可以將其輕易推廣至具有更多的功能元件12之封裝總成結構件。 每一導電連接件14橋接一對功能元件12以將兩者的電流信號整合在該導電連接件14提供之單一電流信號通道內。由於該導電連接件14可為銅片或其他電阻較小的金屬片，即使在大電流情況下，亦不會產生很大的功耗，從而使得該封裝總成結構件10具有優秀的熱特性。 積體電路控制件18可為晶粒、晶片或其他具有控制功能之積體電路元件。積體電路控制件18可經組態以藉由引線13等連接方式來與其他組件(例如導線框架11、功能元件12及外部引腳16)等電連接，從而控制功能元件12開關並在功能元件12與各別外部引腳16間建立必要的電連接。藉由三維而非二維的電路佈局，本創作可有效避免功能元件12與積體電路控制件18間及與外部引腳16間由引線13連接所造成之佔用面積增加。 除了前述的單一通道或1:1之信號通道結構，本創作亦可適用於2:1之信號通道結構。圖4所示係根據本創作另一實施例之封裝總成結構件30的俯視透視結構示意圖。 如圖4所示，該封裝總成結構件30包括多個功能元件12、分別堆疊於每一對功能元件12上以橋接該對功能元件12之至少一導電連接件14，堆疊於該至少一導電連接件14上以控制該多個功能元件12並使其可與該封裝總成結構件10之外部引腳16電連接的積體電路控制件18。功能元件12、導電連接件14及積體電路控制件18之間的固定可以使用黏著劑黏接。 同樣以MOSFET為例，這些功能元件12可黏接於導線框架11上。然而，與之前的實施例不同，其中一對功能元件12a設置在相互連接之導線框架11a (可理解為同一導線框架)上，另外兩個功能元件10b則分別設置於分離的導線框架11b上。即，其中一對功能元件12a共用電流信號通道，而另一對功能元件12b則分別具有獨立到的電流信號通道。每一導電連接件14仍橋接一對功能元件12，然任意兩個被橋接的功能元件12所在之導線框架11係分離的。其中設置於分離的導線框架11b上之兩個功能元件11b中的每一者分別經一導電連接件14與設置在同一導線框架11a上之各別一者橋接在一起，形成2：1之電流信號通道。積體電路控制件18可經組態以藉由引線13而與導線框架11、功能元件12及外部引腳16等電連接，從而控制功能元件12並在功能元件12與各別外部引腳16間建立必要的電連接。 雖然本實施例僅展示2:1之信號通道結構，然熟習此項技術者基於本說明書之教示完全可瞭解本創作之實施例亦可包括1:1與2:1信號通道結構之多種組合，並不侷限於單一的信號通道結構類型。 本創作實施例所提供之封裝總成結構件雖然亦對功能元件12採用共同封裝的方式以避免單矽片整合之高成本，但其使用三維而非傳統二維的方式，因而具有若干顯著的優點。將導電連接件14堆疊在功能元件12上以對其信號在垂直空間上作適當的整合，並把控制功能元件12之積體電路控制件18進一步設置在導電連接件14上方，從而可大幅減少封裝總成結構件之佔用面積。而且，由於導電連接件14之電阻較小，因此即使功能元件12之電流很大，其在導電連接件14上所能產生的熱量亦很低。在根據本創作之一些實施例中，為進一步提高產品之可靠性，避免龐雜引線13可能帶來的線接合空間及可靠性困擾，封裝總成結構件之各組件間可使用其他連接方式，例如具有通孔之雙面印刷電路板或兩面具有導電圖案之基板等，而非引線13。 圖5所示係根據本創作一實施例之封裝總成結構件40的縱截面結構示意圖，圖6所示係圖5中之封裝總成結構件40之印刷電路板43之頂面俯視圖43a與底面仰視圖43b的組合示意圖。 結合圖5、圖6可知，該封裝總成結構件40包括多個功能元件12、分別堆疊於每一對功能元件12上以橋接該對功能元件12之至少一導電連接件14，堆疊於該至少一導電連接件14上以控制該多個功能元件12之積體電路控制件18。功能元件12、導電連接件14及積體電路控制件18之間的固定可以使用黏著劑黏接。 同樣以MOSFET為例，這些功能元件12可黏接於導線框架11上。更具體而言，這些功能元件12所在之導線框架11可為相互分離的、亦可為有兩者或更多功能元件12共用一導線框架11，具體依設計功能而定。每一導電連接件14橋接一對相對獨立的功能元件12，即所在導線框架11相互分離的功能元件12以提供橋接後的整合電流信號通道。積體電路控制件18可經組態以與導線框架11、功能元件12及外部引腳16等電連接，從而控制功能元件12並在功能元件12與各別外部引腳16間建立必要的電連接。 進一步的，該封裝總成結構件40亦包括一雙面印刷電路板43 (即，其頂面430與底面432均設有電路跡線434)，該印刷電路板43具有貫通頂面430與底面432之通孔436。在其他實施例中，該印刷電路板43亦可由兩面印有導電圖案之基板取代。積體電路控制件18 (如晶粒或晶片)等藉由倒裝(flipped)方式安裝於該印刷電路板43之頂面430上，導電連接件14可直接形成於該印刷電路板43之底面432上，且積體電路控制件18與功能元件12、導線框架11可藉由該印刷電路板43上之通孔436提供的導電路徑438等實現相互間的信號連接。 由於不使用引線13，節省引線13排佈的空間，本實施例的封裝總成結構件40之尺寸可進一步縮減，且可靠性亦由於不存在引線間的交叉或黏連而得以進一步提高。

10‧‧‧封裝總成結構件

11‧‧‧導線框架

12‧‧‧功能元件

13‧‧‧引線

14‧‧‧導電連接件

16‧‧‧外部引腳

18‧‧‧積體電路控制件

20‧‧‧封裝總成結構件

30‧‧‧封裝總成結構件

40‧‧‧封裝總成結構件

43‧‧‧印刷電路板

43a‧‧‧頂面俯視圖

43b‧‧‧底面仰視圖

430‧‧‧頂面

432‧‧‧底面

434‧‧‧電路跡線

436‧‧‧通孔

438‧‧‧導電路徑

圖1所示係根據本創作一實施例之封裝總成結構件的俯視透視結構示意圖 圖2所示係根據本創作另一實施例之封裝總成結構件的俯視透視結構示意圖 圖3所示係圖2中所示封裝總成結構件的縱截面前視示意圖 圖4所示係根據本創作另一實施例之封裝總成結構件的俯視透視結構示意圖 圖5所示係根據本創作一實施例之封裝總成結構件的縱截面結構示意圖 圖6所示係圖5中之封裝總成結構件的印刷電路板的頂面俯視圖與底面仰視圖的組合示意圖

10‧‧‧封裝總成結構件

11‧‧‧導線框架

12‧‧‧功能元件

13‧‧‧引線

14‧‧‧導電連接件

16‧‧‧外部引腳

18‧‧‧積體電路控制件

Claims (15)

1. 一種封裝總成結構件，其特徵在於其包括：外部引腳；多個功能元件；至少一導電連接組件，每一導電連接組件堆疊於該多個功能元件中各別兩者上方且經組態以橋接該兩個功能元件而提供用於該兩個功能元件之單一信號通道；積體電路控制件，堆疊於該至少一導電連接組件上方且經組態以分別與該多個功能元件及該外部引腳電連接以電互連該多個功能元件與該外部引腳。
2. 如請求項1之封裝總成結構件，其中該至少一導電連接組件係金屬片。
3. 如請求項2之封裝總成結構件，其中該至少一導電連接組件係銅片。
4. 如請求項1之封裝總成結構件，其中該多個功能元件係內部信號呈垂直流動並可在其表面上輸出之半導體矽元件。
5. 如請求項4之封裝總成結構件，其中該多個功能元件係MOSFFT。
6. 如請求項1之封裝總成結構件，其中該多個功能元件係設置在導線框 架上，且任意兩個被橋接的功能元件所在之導線框架係分離的。
7. 如請求項1之封裝總成結構件，其中該多個功能元件中未被橋接的兩個功能元件所在之導線框架係分離或連接的。
8. 如請求項1之封裝總成結構件，其中該積體電路控制件經組態以藉由引線而與該多個功能元件及該外部引腳電連接。
9. 如請求項1之封裝總成結構件，其中該封裝總成結構件進一步包括位於該至少一導電連接組件與該積體電路控制件之間的雙面印刷電路板，該雙面印刷電路具有貫通其頂面與底面之通孔，該積體電路控制件經組態以倒裝於該印刷電路板之頂面、藉由該印刷電路板而與該至少一導電連接組件及該多個功能元件電連接。
10. 如請求項1之封裝總成結構件，其中該封裝總成結構件進一步包括位於該至少一導電連接組件與該積體電路控制件之間的基板，該基板之頂面與底面設有導電圖案，該積體電路控制件經組態以倒裝於該基板之頂面、藉由該基板而與該至少一導電連接組件及該多個功能元件電連接。
11. 如請求項10之封裝總成結構件，其中該至少一導電連接組件形成於該雙面印刷電路之底面。
12. 如請求項11之封裝總成結構件，其中該至少一導電連接組件形成於 該基板之底面。
13. 如請求項1之封裝總成結構件，其中該積體電路控制件係晶粒或晶片。
14. 如請求項1之封裝總成結構件，其中該多個功能元件與該至少一導電連接組件之間，該至少一導電連接組件與該積體電路控制件之間經黏著劑黏接固定。
15. 如請求項6之封裝總成結構件，其中該多個功能元件黏接在該導線框架上。