JPWO2008111408A1 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2008111408A1 JPWO2008111408A1 JP2009503965A JP2009503965A JPWO2008111408A1 JP WO2008111408 A1 JPWO2008111408 A1 JP WO2008111408A1 JP 2009503965 A JP2009503965 A JP 2009503965A JP 2009503965 A JP2009503965 A JP 2009503965A JP WO2008111408 A1 JPWO2008111408 A1 JP WO2008111408A1
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- multilayer wiring
- base material
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
11 セラミック層(基材層)
13 端子電極
14 ビアホール導体
17 放熱用ビアビアホール導体
18 放熱用連続ビアホール導体
100 キャリアフィルム
111A セラミックグリーンシート(未焼成の基材層)
117 放熱用ビアホール導体部
118、118A 放熱用連続ビアホール導体部
119 導体面部
本実施形態の多層配線基板10は、例えば図1に示すように、複数の基材層(例えばセラミック層)11Aが積層されてなる積層体11と、この積層体11内に設けられた配線パターン12と、積層体11の側面に形成された端子電極13と、を備えている。積層体11の一方の主面(上面)は全面が複数の第1、第2の電子部品51、52を搭載する平坦面として形成されている。積層体11の他方の主面(下面)の中央にはキャビティ10Aが形成され、このキャビティ10Aの底面に第3の電子部品53が搭載されている。第1、第2、第3の電子部品51、52、53は、いずれも配線パターン12を介して多層配線基板10を搭載するマザーボード等の実装用基板の表面電極(図示せず)に接続される。第1、第3の電子部品51、53は、それぞれ例えばシリコン半導体素子やガリウム砒素半導体素子等の能動素子からなり、第2の電子部品52は、例えばコンデンサ、インダクタ等の受動素子からなっている。
まず、低温焼結セラミック材料(例えば、Al2O3をフィラーとし、ホウ珪酸ガラスを焼結助材として含むセラミック材料)をビニルアルコール等のバインダ中に分散させてスラリーを調製した後、このスラリーをドクターブレード法等によって、図2の(a)に示すようにキャリアフィルム100上に塗布して低温焼結用のセラミックグリーンシート111Aを所定の大きさで作製する。セラミックグリーンシート111Aは複数の多層配線基板10が同時に作製される大きさである。尚、図2ではキャリアフィルム100とセラミックグリーンシート111Aを上下逆にして示してある。
本実施形態の多層配線基板10Aは、図4に示すように放熱用連続ビアホール導体18Aが第1の実施形態と異なること以外は第1の実施形態に準じて構成されている。従って、ここでは放熱用連続ビアホール導体18Aを中心に説明し、その他の部分には第1の実施形態と同一または相当部分には同一符号を付してその説明を省略する。
本実施形態の多層配線基板は、図6に示すようにセラミック層11B及び放熱用連続ビアホール導体18Bが第1の実施形態と異なること以外は第1の実施形態に準じて構成されている。従って、ここでは放熱用連続ビアホール導体18Bを中心に説明し、その他の部分には第1の実施形態と同一または相当部分には同一符号を付してその説明を省略する。
Claims (19)
- 複数の基材層を積層してなる積層体と、この積層体の側面または下面に形成された端子電極と、を備えた多層配線基板であって、上記積層体に搭載される電子部品に接続するために上記積層体の一方及び/または他方の主面からその内部の上記複数の基材層のうち少なくとも一層を貫通するビアホール導体と、このビアホール導体と上記端子電極とに接続され、一つの上記基材層内で面方向に導体が連設されてなる連続ビアホール導体と、を備えたことを特徴とする多層配線基板。
- 上記連続ビアホール導体が同一の上記基材層に複数形成されていることを特徴とする請求項1に記載の多層配線基板。
- 上記基材層の上記連続ビアホール導体が形成されている領域が導体膜によって被覆されていることを特徴とする請求項1または請求項2に記載の多層配線基板。
- 上記導体膜は、複数の上記連続ビアホール導体に跨るように形成されていることを特徴とする請求項3に記載の多層配線基板。
- 上記導体膜は、上記連続ビアホール導体と電気的に導通していることを特徴とする請求項3または請求項4に記載の多層配線基板。
- 上記連続ビアホール導体は、少なくとも一つの上記基材層を介して上下に配置されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の多層配線基板。
- 上記連続ビアホール導体は、他の基材層よりも薄い基材層に形成されていることを特徴とする請求項1〜請求項6のいずれか1項に記載の多層配線基板。
- 上記連続ビアホール導体は、基材層を貫通することを特徴とする請求項1〜請求項6のいずれか1項に記載の多層配線基板。
- 上記連続ビアホール導体は、基材層を貫通しないことを特徴とする請求項1〜請求項6のいずれか1項に記載の多層配線基板。
- 上記ビアホール導体の上記基材層での軸芯方向の断面積は、上記連続ビアホール導体の上記基材層での軸芯方向の断面積より大きく形成されていることを特徴とする請求項1〜請求項9のいずれか1項に記載の多層配線基板。
- 上記電子部品の外部端子電極が上記積層体の主面に露出した上記ビアホール導体に接続されていることを特徴とする請求項1〜請求項10のいずれか1項に記載の多層配線基板。
- 上記積層体は、一方の主面にキャビティを有することを特徴とする請求項1〜請求項11のいずれか1項に記載の多層配線基板。
- 上記基材層は、低温焼結セラミック材料からなることを特徴とする請求項1〜請求項12のいずれか1項に記載の多層配線基板。
- 複数の基材層を積層してなる積層体と、この積層体の側面に形成された端子電極と、を備えた多層配線基板を製造するに際し、
複数の基材層のうち少なくとも一層に、上記基材層を上下に貫通する貫通孔と、この貫通孔から複数連続する第2貫通孔または半貫通孔とを上記基材層の面方向へ延びるように形成する第1の工程と、
上記貫通孔、及び上記第2貫通孔または上記半貫通孔に導電性材料を充填することにより、ビアホール導体及び連続ビアホール導体を形成する第2の工程と、
を備えたことを特徴とする多層配線基板の製造方法。 - 上記導電性材料によって上記貫通孔、及び上記第2貫通孔または上記半貫通孔を被覆する導体膜を上記基材層上に形成する第3の工程を備えたことを特徴とする請求項14に記載の多層配線基板の製造方法。
- 上記第1の工程では、上記基材層にレーザを照射することにより、上記貫通孔、及び上記第2貫通孔または上記半貫通孔を形成することを特徴とする請求項14または請求項15に記載の多層配線基板の製造方法。
- 上記基材層は、キャリアフィルムによって支持されており、キャリアフィルム側からレーザを照射することにより、上記貫通孔を形成することを特徴とする請求項14〜請求項16のいずれか1項に記載の多層配線基板の製造方法。
- 上記基材層は、キャリアフィルムによって支持されており、上記基材層側からレーザを照射することにより、上記貫通孔及び半貫通孔を形成することを特徴とする請求項14〜請求項16のいずれか1項に記載の多層配線基板の製造方法。
- 上記第1、第2の工程における基材層は、未焼成のセラミックシートであり、この基材層を含む未焼成の積層体を作製した後、上記未焼成の積層体を焼成する第4の工程を備えたことを特徴とする請求項14〜請求項18のいずれか1項に記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009503965A JP5212359B2 (ja) | 2007-03-09 | 2008-02-29 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060765 | 2007-03-09 | ||
JP2007060765 | 2007-03-09 | ||
PCT/JP2008/053609 WO2008111408A1 (ja) | 2007-03-09 | 2008-02-29 | 多層配線基板及びその製造方法 |
JP2009503965A JP5212359B2 (ja) | 2007-03-09 | 2008-02-29 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008111408A1 true JPWO2008111408A1 (ja) | 2010-06-24 |
JP5212359B2 JP5212359B2 (ja) | 2013-06-19 |
Family
ID=39759351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009503965A Active JP5212359B2 (ja) | 2007-03-09 | 2008-02-29 | 多層配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5212359B2 (ja) |
WO (1) | WO2008111408A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110945653A (zh) * | 2017-08-14 | 2020-03-31 | Tdk电子股份有限公司 | Led模块 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013018172A1 (ja) * | 2011-07-29 | 2013-02-07 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
US20160064301A1 (en) * | 2013-04-17 | 2016-03-03 | Ps4 Luxco S.A.R.L. | Semiconductor device |
WO2015181976A1 (ja) * | 2014-05-30 | 2015-12-03 | 株式会社メイコー | プリント配線基板及びその製造方法 |
JP6380547B2 (ja) * | 2014-09-30 | 2018-08-29 | 株式会社村田製作所 | 多層基板 |
CN206976318U (zh) * | 2014-11-21 | 2018-02-06 | 株式会社村田制作所 | 模块 |
CN111741592B (zh) * | 2020-06-17 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 多层基板及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154939A (ja) * | 1997-07-31 | 1999-02-26 | Kyocera Corp | 配線基板 |
JP2003197810A (ja) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | 電子部品 |
JP2003347746A (ja) * | 2002-05-28 | 2003-12-05 | Kyocera Corp | 多層回路基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952666U (ja) * | 1982-09-28 | 1984-04-06 | 富士通株式会社 | 3次元多層構造をもつ半導体装置 |
JP2005159039A (ja) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | 回路形成用積層体および回路基板 |
JP4748161B2 (ja) * | 2005-07-12 | 2011-08-17 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
-
2008
- 2008-02-29 WO PCT/JP2008/053609 patent/WO2008111408A1/ja active Application Filing
- 2008-02-29 JP JP2009503965A patent/JP5212359B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154939A (ja) * | 1997-07-31 | 1999-02-26 | Kyocera Corp | 配線基板 |
JP2003197810A (ja) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | 電子部品 |
JP2003347746A (ja) * | 2002-05-28 | 2003-12-05 | Kyocera Corp | 多層回路基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110945653A (zh) * | 2017-08-14 | 2020-03-31 | Tdk电子股份有限公司 | Led模块 |
Also Published As
Publication number | Publication date |
---|---|
JP5212359B2 (ja) | 2013-06-19 |
WO2008111408A1 (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
US8139368B2 (en) | Component-containing module | |
KR100277400B1 (ko) | 기판 및 세라믹패키지 | |
JP5212359B2 (ja) | 多層配線基板及びその製造方法 | |
JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
US7684207B2 (en) | Composite electronic component | |
US20080047136A1 (en) | Laminate ceramic circuit board and process therefor | |
JP3266505B2 (ja) | 多層回路基板 | |
JP2008294253A (ja) | 発光素子実装用配線基板 | |
JP2008172113A (ja) | 配線基板 | |
JP5842859B2 (ja) | 多層配線基板およびこれを備えるモジュール | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP2017059831A (ja) | 配線基板およびその製造方法 | |
CN114747301B (zh) | 电路基板以及电路基板的制造方法 | |
JP2004056115A (ja) | 多層配線基板 | |
JP4057843B2 (ja) | 多層回路基板 | |
JP2005277163A (ja) | 配線基板 | |
JP2006032442A (ja) | 多層基板及びその製造方法 | |
KR100900671B1 (ko) | 다층 배선 기판에 사용되는 도전성 비아 형성 방법 | |
JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
JP2007234662A (ja) | 複数個取り配線基板 | |
KR20090112937A (ko) | 다층 세라믹 기판의 제조 방법 | |
TWI354531B (ja) | ||
JP2006041242A (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5212359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |