JP5212359B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP5212359B2
JP5212359B2 JP2009503965A JP2009503965A JP5212359B2 JP 5212359 B2 JP5212359 B2 JP 5212359B2 JP 2009503965 A JP2009503965 A JP 2009503965A JP 2009503965 A JP2009503965 A JP 2009503965A JP 5212359 B2 JP5212359 B2 JP 5212359B2
Authority
JP
Japan
Prior art keywords
hole
base material
wiring board
multilayer wiring
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009503965A
Other languages
English (en)
Other versions
JPWO2008111408A1 (ja
Inventor
善和 及川
秀行 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009503965A priority Critical patent/JP5212359B2/ja
Publication of JPWO2008111408A1 publication Critical patent/JPWO2008111408A1/ja
Application granted granted Critical
Publication of JP5212359B2 publication Critical patent/JP5212359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、多層配線基板及びその製造方法に関し、更に詳しくは、電子部品の集積度が上がり、配線構造が高密度化しても放熱特性を向上させることができる多層配線基板及びその製造方法に関するものである。
近年、半導体素子等の電子部品の高機能化及び小型化に伴って、これらの電子部品を搭載する多層配線基板も高機能化及び小型化が進んでいる。電子部品が高機能化するほど発熱しやすく、放熱対策が極めて重要になってくる。放熱対策が講じられた多層配線基板として、例えば特許文献１、２、３に記載された技術が知られている。
特許文献１にはセラミック基板に関する発明が記載されている。このセラミック基板では、セラミック基板のキャビティの底面にメタライズ層が形成されており、このメタライズ層からセラミック基板の主面に達する伝熱体がキャビティの壁面の一部をなすように複数箇所に設けられている。この伝熱体は、ＡｇやＣｕを主成分とし、セラミック基板と同時焼成可能な材料によって形成されている。このような伝熱体を設けることによって、キャビティに搭載された電子部品から発生する熱をメタライズ層及び伝熱体を介して外部へ放熱している。また、このセラミック基板には図７に部分的に示すようにキャビティの底面のメタライズ層１とキャビティの底面との対向面に形成されたメタライズ層２を接続する複数のサーマルビア３が設けられ、伝熱体以外にこれらのサーマルビア３からも放熱するようにしてある。尚、図７において、Ｄは電子部品である。
特許文献２にはセラミック配線基板に関する発明が記載されている。このセラミック配線基板では、図８に示すように、電子部品Ｄの実装位置に、複数の放熱用スルーホール４が形成され、これらの放熱用スルーホール４は放熱用導体パターン５や接地用導体パターン６に接続されている。電子部品Ｄの熱は、放熱用スルーホール４、放熱用導体パターン５及び接地用導体パターン６を介して外部へ放熱される。
更に、特許文献３には回路部品内蔵モジュールが記載されている。この回路部品内蔵モジュールは、電気絶縁性基板が無機フィラーと熱硬化性樹脂とを含む第１の混合物を主体として形成され、第１の混合物の無機フィラーの含有量が高く、無機フィラーによって樹脂製の電気絶縁性基板の放熱性を高めている。更に、回路部品内蔵モジュールでも電子部品の直下にサーマルビアが設けられ、このサーマルビアが電子部品の搭載面と対向する面に形成された放熱用配線パターンに接続され、更に放熱性を高めている。
特開２００２−２８９７４７ 特開平０３−２８６５９０ 特開２００１−２４４６３８
しかしながら、特許文献１、３の技術の場合には、サーマルビアホールが基板を貫通している。そのため、多層基板を製造する時には貫通ビアホール導体が形成された各基材層を積層する必要があり、製造工程で貫通ビアホール導体が基材層から脱落することがある。また、キャビティ構造を持つモジュールにおいてモジュール規模が大きくなり部品の集積度が高くなると、キャビティの面積が大きくなり、その周囲の基板部分（桟部）の幅が狭くなるため、上面に配置した電子部品の放熱用ビアホール導体を基板表裏に貫通させて設けることが難しくなる。
また、特許文献２の技術の場合には、放熱用スルーホール４が基板の表裏を貫通することなく、放熱用スルーホール４を基板内で放熱用導体パターン５や接地用導体パターン６に接続し、放熱用導体パターン５や接地用導体パターン６を介して外部へ放熱している。しかし、この構成によると、放熱用導体パターン５や接地用導体パターン６の断面積が極めて小さいため、放熱効率が悪い。
本発明は、上記課題を解決するためになされたもので、電子部品の集積度が高くなっても、実装面積を犠牲にすることなく配線の自由度を高めることができると共に、放熱特性を格段に高めることができ、もって信頼性を向上させることができる多層配線基板及びその製造方法を提供することを目的としている。
本発明の多層配線基板は、複数の基材層を積層してなる積層体と、この積層体の側面に形成された端子電極と、を備えた多層配線基板であって、上記積層体の一方及び／または他方の主面から、その内部の上記複数の基材層のうち、上記主面を含む基材層より内側にある少なくとも一層の基材層を貫通するまで延びる、上記積層体に搭載される電子部品に接続するためのビアホール導体と、このビアホール導体と上記端子電極とに接続され且つ上記主面を含む基材層より内側にある上記少なくとも一層の基材層内で面方向に導体が連設されてなり、上記積層体に搭載される電子部品に上記ビアホール導体を介して接続される連続ビアホール導体と、を備えたことを特徴とするものである。
本発明の多層配線基板において、上記連続ビアホール導体が同一の上記基材層に複数形成されていることが好ましい。
また、本発明の多層配線基板において、上記基材層の上記連続ビアホール導体が形成されている領域が導体膜によって被覆されていることが好ましい。
また、本発明の多層配線基板において、上記導体膜は、複数の上記連続ビアホール導体に跨るように形成されていることが好ましい。
また、本発明の多層配線基板において、上記導体膜は、上記連続ビアホール導体と電気的に導通していることを特徴とすることが好ましい。
また、本発明の多層配線基板において、上記連続ビアホール導体は、少なくとも一つの上記基材層を介して上下に配置されていることが好ましい。
また、本発明の多層配線基板において、上記連続ビアホール導体は、他の基材層よりも薄い基材層に形成されていることが好ましい。
また、本発明の多層配線基板において、上記連続ビアホール導体が上記基材層を貫通することが好ましい。
また、本発明の多層配線基板において、上記連続ビアホール導体が上記基材層を貫通しないことが好ましい。
また、本発明の多層配線基板において、上記ビアホール導体の上記基材層での軸芯方向の断面積は、上記連続ビアホール導体の上記基材層での軸芯方向の断面積より大きく形成されていることが好ましい。
また、本発明の多層配線基板において、上記電子部品の外部端子電極が上記積層体の主面に露出した上記ビアホール導体に接続されていることが好ましい。
また、本発明の多層配線基板において、上記積層体は、一方の主面にキャビティを有していることが好ましい。
また、本発明の多層配線基板において、上記基材層は、低温焼結セラミック材料からなることが好ましい。
また、本発明の多層配線基板の製造方法は、複数の基材層を積層してなる積層体と、この積層体の側面に形成された端子電極と、を備えた多層配線基板を製造するに際し、上記複数の基材層のうち、上記積層体の一方及び／または他方の主面を含む基材層以外の少なくとも一層の基材層に、その基材層を上下に貫通する貫通孔と、この貫通孔から複数連続する第２貫通孔または半貫通孔とを上記基材層の面方向へ延びるように形成する第１の工程と、上記貫通孔及び上記第２貫通孔または上記半貫通孔に導電性材料を充填することにより、ビアホール導体、及びこのビアホール導体を介して上記積層体に搭載される電子部品に接続するための連続ビアホール導体を形成する第２の工程と、上記貫通孔に連なるように少なくとも上記主面を含む基材層に上下方向に形成された第３の貫通孔に上記導電性材料を充填することにより、上記ビアホール導体と上記積層体に搭載される電子部品とを接続するためのビアホール導体を上記少なくとも一層の基材層から上記主面まで形成する第２Ａの工程と、を備えたことを特徴とするものである。
また、本発明の多層配線基板の製造方法において、上記導電性材料によって上記貫通孔、及び上記第２貫通孔または上記半貫通孔を被覆する導体膜を上記基材層上に形成する第３の工程を備えていることが好ましい。
また、本発明の多層配線基板の製造方法において、上記第１の工程では、上記基材層にレーザを照射することにより、上記貫通孔、及び上記第２貫通孔または上記半貫通孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記基材層がキャリアフィルムによって支持されており、キャリアフィルム側からレーザを照射することにより、上記貫通孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記基材層がキャリアフィルムによって支持されており、上記基材層側からレーザを照射することにより、上記貫通孔及び半貫通孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記第１、第２の工程における基材層は、未焼成のセラミックシートであり、この基材層を含む未焼成の積層体を作製した後、上記未焼成の積層体を焼成する第４の工程を備えていることが好ましい。
本発明によれば、電子部品の集積度が高くなっても、実装面積を犠牲にすることなく配線の自由度を高めることができると共に、放熱特性を格段に高めることができ、もって信頼性を向上させることができる多層配線基板及びその製造方法を提供することができる。
（ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその要部を示す平面図、（ｃ）は放熱用ビアホール導体と放熱用連続ビアホール導体を拡大して示す平面図である。 （ａ）〜（ｆ）はそれぞれ図１に示す多層配線基板のビアホール導体及びこれに接続された連続ビアホール導体の形成過程を示す工程図である。 図１に示す多層配線基板の基材層を積層する状態を示す断面図である。 本発明の多層配線基板の他の実施形態の要部を示す断面図である。 図４に示す多層配線基板のビアホール導体及びこれに接続された連続ビアホール導体の形成過程を示す工程図である。 本発明の多層配線基板の更に他の実施形態の要部を示す断面図である。 従来の多層配線基板の要部を示す断面図である。 従来の他の多層配線基板の要部を示す断面図である。
１０、１０Ａ 多層配線基板
１１ セラミック層（基材層）
１３ 端子電極
１４ ビアホール導体
１７ 放熱用ビアビアホール導体
１８ 放熱用連続ビアホール導体
１００ キャリアフィルム
１１１Ａ セラミックグリーンシート（未焼成の基材層）
１１７ 放熱用ビアホール導体部
１１８、１１８Ａ 放熱用連続ビアホール導体部
１１９ 導体面部
以下、図１〜図６に示す実施形態に基づいて本発明を説明する。尚、各図中、図１の（ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその要部を示す平面図、（ｃ）はビアホール導体と連続ビアホール導体を拡大して示す平面図、図２の(ａ）〜（ｆ）はそれぞれ図１に示す多層配線基板のビアホール導体及び連続ビアホール導体を形成する工程を示す工程図、図３は図１に示す多層配線基板の基材層を積層する状態を示す断面図、図４は本発明の多層配線基板の他の実施形態の要部を示す断面図、図５の(ａ）〜（ｆ）はそれぞれ図４に示す多層配線基板のビアホール導体及び連続ビアホール導体を形成する工程を示す工程図、図６は本発明の多層配線基板の更に他の実施形態の要部を示す断面図である。
第１の実施形態
本実施形態の多層配線基板１０は、例えば図１に示すように、複数の基材層（例えばセラミック層）１１Ａが積層されてなる積層体１１と、この積層体１１内に設けられた配線パターン１２と、積層体１１の側面に形成された端子電極１３と、を備えている。積層体１１の一方の主面（上面）は全面が複数の第１、第２の電子部品５１、５２を搭載する平坦面として形成されている。積層体１１の他方の主面（下面）の中央にはキャビティ１０Ａが形成され、このキャビティ１０Ａの底面に第３の電子部品５３が搭載されている。第１、第２、第３の電子部品５１、５２、５３は、いずれも配線パターン１２を介して多層配線基板１０を搭載するマザーボード等の実装用基板の表面電極（図示せず）に接続される。第１、第３の電子部品５１、５３は、それぞれ例えばシリコン半導体素子やガリウム砒素半導体素子等の能動素子からなり、第２の電子部品５２は、例えばコンデンサ、インダクタ等の受動素子からなっている。
而して、配線パターン１２は、図１に示すように、上下のセラミック層１１Ａの界面に所定のパターンで形成された面内導体（以下、「ライン導体」と称す。）１４と、上下のライン導体１４、１４等を電気的に接続するようにセラミック層１１Ａを貫通して設けられたビアホール導体１５と、キャビティ１０Ａを囲む積層体１１内に設けられたビアホール導体１５に接続され且つ積層体１１の下面周縁部に所定のパターンで配置して形成された表面電極１６と、を含んでいる。第１、第３の電子部品５１、５３は、例えばボールグリッドアレイ構造の接続用端子が半田ボールＢを介してビアホール導体（図示せず）の端面に電気的に接続され、また、第２の電子部品５２は、外部電極が半田フィレットＦを介してビアホール導体１５の端面に電気的に接続されている。以下、ビアホール導体を含む配線パターン１２について詳述する。尚、電子部品は、ビアホール導体に直接接続されないものを含んでいても良い。
第１、第２、第３の電子部品５１、５２、５３は、高機能化及び小型化されるにつれて発熱量が多くなり、従来にも増して効率よく放熱されなくてはならない。そのため、本実施形態の多層配線基板１０では放熱用の配線構造に特殊な工夫が施されている。
即ち、多層配線基板１０は、図１の（ａ）、（ｂ）に示すように、積層体１１の上面の複数箇所から内部へ垂直に延びる複数の放熱用のビアホール導体（以下、「放熱用ビアホール導体」と称する。）１７と、この放熱用ビアホール導体１７に接続された上下二段の放熱用の連続ビアホール導体（以下、「放熱用連続ビアホール導体」と称する。）１８と、を備えている。また、積層体１１にはキャビティ１０Ａの底面の複数箇所から内部へ垂直に延びる複数の放熱用ビアホール導体１７が形成され、この放熱用ビアホール導体１７には上下二段の放熱用連続ビアホール導体１８が接続されている。
複数の放熱用ビアホール導体１７は、同図の（ｂ）に示すように縦横に配列して形成され、それぞれの上端面に半田ボールＢを介して第１の電子部品５１が接続されている。放熱用連続ビアホール導体１８は、同図の（ａ）に示すように少なくとも一層のセラミック層１１Ａを介して上下二段の配置されている。各放熱用連続ビアホール導体１８は、同図の（ａ）、（ｃ）に示すように一つのセラミック層１１Ａを貫通するビアホール導体が互いに部分的に繋がるように複数連設してセラミック層１１Ａの面方向に延びるように形成されている。放熱用連続ビアホール導体１８の左端は放熱用ビアホール導体１７に接続され、その右端が積層体１１の右側面の端子電極１３に接続されている。放熱用連続ビアホール導体１８をグランド電極に接続すれば、グランドを強化することができる。本実施形態では放熱用連続ビアホール導体１８が上下二段に渡って設けられているが、放熱量が少なければ必要に応じて一段だけ設けても良く、また、三段以上設けても良い。
このような放熱用の配線構造では、第３の電子部品５３で発生する熱は、放熱用ビアホール導体１７及び放熱用連続ビアホール導体１８を介して端子電極１３から外部へ放熱される。放熱用連続ビアホール導体１８は、セラミック層１１Ａと同じ厚さを有するため、従来の印刷による放熱用導体パターンと比較して伝熱断面積が格段に大きく、放熱効率を格段に高めることができる。また、本実施形態では同一セラミック層１１Ａ内に複数の放熱用ビアホール導体１７及びそれに連設された複数の放熱用連続ビアホール導体１８が設けられている。これにより、放熱経路が複数確保され、放熱効率を更に高めることができる。また、放熱用ビアホール導体１７と放熱用連続ビアホール導体１８は、後述するように同一プロセスで一体的に形成することができるため、位置ズレすることがなく確実に接続されて接続信頼性を確保することができる。
放熱用ビアホール導体１７は、例えば図１の（ａ）に示すように各セラミック層１１Ａに形成された略円錐台形状のビアホール導体を上下に接続して形成されている。また、放熱用連続ビアホール導体１８は、同図の（ｂ）、（ｃ）に示すように放熱用ビアホール導体１７よりセラミック層１１Ａにおける断面積の小さな円錐台状のビアホール導体が水平方向で部分的に重なるように連続してライン状に形成されている。本実施形態では、レーザ光を用いてビアホール導体用の孔を形成するため、放熱用連続ビアホール導体の側面に凹凸ができる。ビアホール導体は、いずれも円錐台形状を呈し、広い下面が接続ランドとして機能し、各セラミック層１１Ａの導体ビアホールの位置合わせが容易になる。但し、ビアホール導体は、円錐台形状に制限されるものではなく、円柱状であっても良い。尚、上下のライン導体１４を接続するビアホール導体１５も放熱用ビアホール導体１７と同様に形成されている。
放熱用連続ビアホール導体１８は、図１の（ａ）に示すようにセラミック層１１Ａを貫通しているため、製造段階でセラミックグリーンシートを貫通させて連続ビアホール導体部を形成すると、セラミックグリーンシートから連続ビアホール導体部が脱落しやすくなる。況して、図１に示すように同一のセラミック層１１Ａに複数行に渡って放熱用連続ビアホール導体１８が形成されている場合には、製造段階で連続ビアホール導体部が更に脱落しやすくなる。
そこで、本実施形態では、図１の（ｂ）に示すように複数の放熱用連続ビアホール導体１８が配列して形成されたセラミック層１１Ａの上面には導体膜１９が形成され、この導体膜１９と放熱用連続ビアホール導体１８が接続されて一体化している。即ち、導体膜１９は同一セラミック層１１Ａに形成された複数の放熱用連続ビアホール導体１８に跨って形成されている。この導体膜１９は、放熱用連続ビアホール導体１８と同一セラミック層１１Ａに形成された放熱用ビアホール導体１７をも被覆して一体化している。このように放熱用ビアホール導体１７と放熱用連続ビアホール導体１８が導体膜１９と一体化しているため、多層配線基板１０の製造工程でセラミック層１１Ａとなるセラミックグリーンシートから放熱用ビアホール導体１７及び放熱用連続ビアホール導体１８となる導電性ペーストがセラミックグリーンシートから脱落することがなく、確実にこれらのビアホール導体１７、１８を形成することができる。
本実施形態では基材層としてセラミック層を例に挙げて説明したが、基材層はセラミック層に制限されない。基材層としては、例えば熱硬化性の樹脂からなる樹脂層であっても良い。セラミック層である場合には、セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。セラミック層１１Ａの材料として低温焼結セラミック材料を用いることによって、配線パターン１２、放熱用ビアホール導体１７、放熱用連続ビアホール導体１８及び導体膜１９としては、例えば銀または銅等の低抵抗で低融点をもつ金属を用いることができ、積層体１１と配線パターン１２等とを１０５０℃以下の低温で同時焼成することができる。
また、セラミック材料として、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、１１００℃以上で焼結されたものが用いられる。このとき、配線パターン１２、放熱用ビアホール導体１７、放熱用連続ビアホール導体１８及び導体膜１９としては、例えばモリブデン、白金、パラジウム、タングステン、ニッケル及びこれらを含む合金から選択される金属を使用する。
次に、図２、図３を参照しながら本発明の多層配線基板の製造方法の一実施形態について説明する。
まず、低温焼結セラミック材料（例えば、Ａｌ２Ｏ３をフィラーとし、ホウ珪酸ガラスを焼結助材として含むセラミック材料）をビニルアルコール等のバインダ中に分散させてスラリーを調製した後、このスラリーをドクターブレード法等によって、図２の（ａ）に示すようにキャリアフィルム１００上に塗布して低温焼結用のセラミックグリーンシート１１１Ａを所定の大きさで作製する。セラミックグリーンシート１１１Ａは複数の多層配線基板１０が同時に作製される大きさである。尚、図２ではキャリアフィルム１００とセラミックグリーンシート１１１Ａを上下逆にして示してある。
次いで、ビアホール導体１５を設けるために、例えばＣＯ２レーザ光等のレーザ光をセラミックグリーンシート１１１Ａに照射してビアホール導体用の孔を所定のパターンで形成する。ビアホール導体１５は、セラミックグリーンシート１１１Ａを上下に貫通するビアホール導体であるため、ビアホール導体用孔を所定のパターンで形成した後、図３に示すように、このビアホール導体用孔に導電性ペーストを充填してビアホール導体部１１５を形成する。ビアホール導体部１１５を形成した後、導電性ペーストを印刷して所定のパターンでライン導体部１１４を形成し、ビアホール導体部１１５とライン導体部１１４を図３に示すように接続する。ここでは、放熱用ビアホール導体１７及び放熱用連続ビアホール導体１８を形成する場合について説明する。
セラミックグリーンシート１１１Ａにビアホール導体用孔を形成する場合には、例えばキャリアフィルム１００側からレーザ光を照射してビアホール導体用孔を形成する方法と、グリーンシート１１１Ａ側からレーザ光を照射してビアホール導体用孔を形成する方法がある。
本実施形態では、キャリアフィルム１００側からレーザ光を照射する方法を用いる。そこで、この方法について図２の（ａ）〜（ｆ）に基づいて説明する。この方法では、図２の（ａ）に示すようにキャリアフィルム１００をレーザ光Ｌの光源側に向けて配置する。
次いで、図２の（ｂ）に示すようにレーザ光Ｌをキャリアフィルム１００に照射し、レーザ光Ｌをキャリアフィルム１００及びセラミックグリーンシート１１１Ａを貫通させて略逆円錐台状のビアホール導体用孔Ｈを形成する。引き続き、レーザ光Ｌを図２の（ｂ）に示す位置から右方へ移動させて放熱用連続ビアホール導体１８となる部分を形成する。レーザ光Ｌの移動距離は、加工後のビアホール導体用孔にレーザ光Ｌが部分的に掛かる程度の距離に予め設定しておく。レーザ光Ｌが移動する度にキャリアフィルム１００を貫通すると共にセラミックグリーンシート１１１Ａに逆円錐台状の孔Ｈを形成する。レーザ光Ｌを移動させる度に、同図に（ｃ）に示すようにキャリアフィルム１００及びセラミックグリーンシート１１１Ａを貫通する逆円錐台状の孔Ｈが連続する孔Ｈ’ができ、最終的には同図の（ｄ）に示すように筋状の孔Ｈ”ができる。
この時、筋状の孔Ｈ”の加工上、セラミックグリーンシート１１１Ａの厚みが５〜２５０μｍ、キャリアフィルムの厚みが２５〜１００μｍであることが好ましい。これらの厚みが上記厚みより厚いと筋状のＨ”が形成し難くなる。筋状の孔Ｈ”の幅は、３０〜５００μｍの範囲が好ましい。３０μｍ未満では放熱効果が低下し、５００μｍを超えると筋状の孔Ｈ”内への導電性ペーストの充填が難しくなる。
然る後、キャリアフィルム１１１Ａ側からセラミックグリーンシート１１１Ａに形成された筋状の孔Ｈ”内に、ＡｇまたはＣｕを主成分とする導電性ペーストを充填し、余分な導電性ペーストをキャリアフィルム１００から除去して、図２の（ｅ）に示すように放熱用ビアホール導体部１１７及び放熱用連続ビアホール導体部１１８を連続して形成する。
そして、セラミックグリーンシート１１１Ａを上向きにし、導電性ペーストをスクリーン印刷法等により所定のパターンで印刷して放熱用ビアホール導体部１１７及び放熱用連続ビアホール導体部１１８を導体膜部１１９で被覆する。これによって放熱用ビアホール導体部１１７及び放熱用連続ビアホール導体部１１８が導体膜部１１９と一体化する。導体膜部１１９は、図１の（ｂ）に示すようにこれらのビアホール導体部１１７、１１８の周縁領域を含む広さに形成する。導体膜部１１９がビアホール導体部１１７、１１８と一体化することで、これらのビアホール導体部１１７、１１８が形成されたシートを取り扱う時にビアホール導体部１１７、１１８がセラミックグリーンシート１１１Ａから脱落することがなく、シートの取り扱いが容易になると共に不良品率の発生を防止することができる。キャビティ１０Ａを形成する部分のセラミックグリーンシートにはビアホール導体部やライン導体部を形成した後、キャビティ１０Ａの大きさに見合った孔を開けて、図３に示すようにキャビティ部分のセラミックグリーンシートを作製する。
放熱用ビアホール導体部１１７、放熱用連続ビアホール導体部１１８、導体膜部１１９及び他のビアホール導体部やライン導体部が形成されたシートを所定枚数作製した後、これらのセラミックグリーンシート１１１Ａを図３に示すように下側から上方に向けて所定の順序で積層し、所定の圧力で圧着して生の積層体を作製する。
その後、個々の多層配線基板に分割するためのブレイク溝を生の積層体の表面に形成した後、生の積層体を１０５０℃以下の所定の温度で焼成して焼結体を得る。この焼結体にメッキ処理を施した後、第１、第２、第３の電子部品５１、５２、５３を搭載する。更に、焼結体をブレイク溝に従って分割することによって、第１、第２、第３の電子部品５１、５２、５３を搭載した本実施形態の多層配線基板１０を複数個同時に得ることができる。
以上説明したように本実施形態によれば、複数のセラミック層１１Ａを積層してなる積層体１１と、この積層体１１の側面に形成された端子電極１３と、を備え、更に、積層体１１に搭載される第１、第２、第３の電子部品５１、５２、５３に接続するために積層体１１の上面からその内部の複数のセラミック層１１Ａを貫通する放熱用ビアホール導体１７と、この放熱用ビアホール導体１７に接続され且つ積層体１１内で放熱用ビアホール導体１７と端子電極１３とを接続するように一つのセラミック層１１Ａ内で面方向にビア導体が連設されてなる連続ビアホール導体１８と、を備えているため、放熱用連続ビアホール１８の伝熱断面積が大きく、第１、第２、第３の電子部品５１、５２、５３からの熱を効率よく端子電極１３まで導き、端子電極１３から外部へ効率よく放熱することができる。例えば、放熱用ビアホール導体１７の直径が１００μｍ、放熱用連続ビアホール導体１８の幅が７５μｍ、セラミック層１１Ａの厚さが２５μｍの時、電子部品の温度が約６８℃まで低下した。これに対して、従来の印刷による導体パターンの場合には同一の電子部品でその温度が約８０℃であった。従って、本実施形態の場合には従来の場合よりも約１２℃温度が低下し、放熱特性が向上した。
また、本実施形態によれば、セラミック層１１Ａの放熱用連続ビアホール導体１８が形成されている領域が導体膜１９によって被覆されているため、導体膜１９からも放熱することができ、更に放熱特性を向上させることができる。また、導電性ペーストによって放熱用ビアホール導体用孔及び放熱用連続ビアホール用孔からなる筋状の孔Ｈ”を被覆する導体膜部１１９をセラミックグリーンシート１１１Ａに形成するため、シートを取り扱う時に、ビアホール導体部１１７、１１８がセラミックグリーンシート１１１Ａから脱落することがなく、シートの取り扱いが容易になると共に不良品率の発生を防止することができる。
また、本実施形態によれば、放熱用連続ビアホール導体１８は、セラミック層１１Ａを介して上下に配置されているため、必要に応じて連続ビアホール導体１８を増やして放熱効率を高めることができる。また、放熱用ビアホール導体１７のセラミック層１１Ａでの軸芯方向の断面積が放熱用連続ビアホール導体１８のセラミック層１１Ａでの軸芯方向の断面積より大きく形成されているため、放熱用ビアホール導体１７に対して放熱用連続ビアホール導体１８を容易且つ確実に接続することができる。また、第１、第２、第３の電子部品５１、５２、５３の外部端子電極が上下面に露出した放熱用ビアホール導体１７に接続されているため、各電子部品の狭ピッチ化に対応することができる。また、積層体１１がキャビティ１０Ａを有するため、キャビティ１０Ａ内に第３の電子部品５３を搭載することができ、電子部品の集積度を高めることができる。また、多層配線基板１０が小型化してキャビティ１０Ａの周囲の桟部の幅が狭くなっても、放熱用連続ビアホール１８をキャビティ１０Ａ以外の部分で外部へ引き出すことができ、放熱効率を低下させることがない。
第２の実施形態
本実施形態の多層配線基板１０Ａは、図４に示すように放熱用連続ビアホール導体１８Ａが第１の実施形態と異なること以外は第１の実施形態に準じて構成されている。従って、ここでは放熱用連続ビアホール導体１８Ａを中心に説明し、その他の部分には第１の実施形態と同一または相当部分には同一符号を付してその説明を省略する。
本実施形態における放熱用連続ビアホール導体１８Ａは、図４に示すようにセラミック層１１Ａを貫通せず、セラミック層１１Ａの半分位の厚みに形成されている。この放熱用連続ビアホール導体１８Ａは、第１の実施形態と比較して使用金属量が少ないため、放熱量が少なくなる。従って、この放熱用連続ビアホール導体１８Ａは、第１の実施形態で使用される電子部品より放熱量が少ない場合に適用される。本実施形態でも放熱用連続ビアホール導体１８Ａが上下二段に渡って設けられているが、一段であっても良く、また、必要に応じて三段以上設けても良い。
本実施形態の放熱用ビアホール導体１８Ａを形成する場合には、例えば図５の（ａ）〜（ｆ）に示すように形成する。セラミックグリーンシート１１１Ａは第１の実施形態と同一要領で作製する。そして、図５の（ａ）に示すようにセラミックグリーンシート１１１をレーザ光Ｌの光源側に向けて配置する。更に、図５の（ｂ）に示すようにレーザ光Ｌをセラミックグリーンシート１１１Ａに向けて照射し、レーザ光Ｌをセラミックグリーンシート１１１Ａ及びキャリアフィルム１００を貫通させて略逆円錐台状のビアホール導体用孔Ｈを形成する。引き続き、レーザ光Ｌの照射エネルギーを、セラミックグリーンシート１１１を貫通しない程度の照射エネルギーに小さくして、レーザ光Ｌを図５の（ｂ）に示す位置から右方へ移動させて、同図の（ｃ）に示すように断面が逆円錐台状の溝Ｐを形成する。最終的には同図の（ｄ）に示すように細長い溝Ｐ’が形成される。最後に照射エネルギーを元に戻してキャリアフィルム１００をも貫通する孔Ｈを形成する。
次いで、同図の（ｅ）に示すように、これらのビアホール導体用孔Ｈ、溝Ｐ’内に導電性ペーストを充填し、放熱用ビアホール導体部１１７及び放熱用連続ビアホール導体部１１８Ａを形成し、更に同図に（ｆ）に示すようにセラミックグリーンシート１１１Ａ上に導電性ペーストをスクリーン印刷法等により所定のパターンで印刷して導体面部１１９を形成する。
後は第１の実施形態と同一の要領でビアホール導体部、ライン導体部を有する複数のセラミックグリーンシートを必要に応じて作製した後、これらのセラミックグリーンシートを積層し、所定の圧力で圧着して生の積層体を作製する。その後、個々の多層配線基板に分割するためのブレイク溝を生の積層体の表面に形成した後、生の積層体を１０５０℃以下の所定の温度で焼成して焼結体を得る。この焼結体にメッキ処理を施した後、焼結体を分割して本実施形態の多層配線基板１０Ａを複数個同時に得ることができる。
従って、本実施形態によれば、放熱用連続ビアホール導体１８Ａがセラミック層１１Ａを貫通していないため、放熱効率は低下するが、従来と比較すれば放熱効率は格段に向上する。
第３の実施形態
本実施形態の多層配線基板は、図６に示すようにセラミック層１１Ｂ及び放熱用連続ビアホール導体１８Ｂが第１の実施形態と異なること以外は第１の実施形態に準じて構成されている。従って、ここでは放熱用連続ビアホール導体１８Ｂを中心に説明し、その他の部分には第１の実施形態と同一または相当部分には同一符号を付してその説明を省略する。
本実施形態では図６に示すように放熱用連続ビアホール導体１８Ｂが形成されたセラミック層１１Ｂが他のセラミック層１１Ａよりも薄く形成されている。この放熱用連続ビアホール導体１８Ｂはセラミック層１１Ｂを貫通して形成されている。このような構成により、第２の実施形態と同様の作用効果を期することができる。
尚、本発明は上記各実施形態に何等制限されるものではない。例えば、上記各実施形態では端子電極１３がビアホール導体を半分した形態になっているが、平板状の電極であっても良い。また、放熱用ビアホール導体１７は第１、第２、第３電子部品５１、５２、５３に直接接続されているが、スペース的に余裕があれば放熱用ビアホール導体１７の上端面に接続ランドとなる表面電極を設けても良い。図示してないがビアホール導体１５についても放熱用ビアホール導体１７と同様のことが云える。また、放熱用ビアホール導体や放熱用連続ビアホール導体は回路パターンとしても使用することができ、この場合には回路パターンの抵抗損失を低減することができる。また、上記実施形態では、連続ビアホール導体と端子電極が接続しているが、連続ビアホール導体を複数のシートを積層方向に貫通するビアホール導体を介して表面電極と接続しても良い。
本発明は、種々の電子部品を搭載するための多層配線基板として好適に利用することができる。

Claims (19)

  1. 複数の基材層を積層してなる積層体と、この積層体の側面に形成された端子電極と、を備えた多層配線基板であって、上記積層体の一方及び／または他方の主面から、その内部の上記複数の基材層のうち、上記主面を含む基材層より内側にある少なくとも一層の基材層を貫通するまで延びる、上記積層体に搭載される電子部品に接続するためのビアホール導体と、このビアホール導体と上記端子電極とに接続され且つ上記主面を含む基材層より内側にある上記少なくとも一層の基材層内で面方向に導体が連設されてなり、上記積層体に搭載される電子部品に上記ビアホール導体を介して接続される連続ビアホール導体と、を備えたことを特徴とする多層配線基板。
  2. 上記連続ビアホール導体が同一の上記基材層に複数形成されていることを特徴とする請求項１に記載の多層配線基板。
  3. 上記基材層の上記連続ビアホール導体が形成されている領域が導体膜によって被覆されていることを特徴とする請求項１または請求項２に記載の多層配線基板。
  4. 上記導体膜は、複数の上記連続ビアホール導体に跨るように形成されていることを特徴とする請求項３に記載の多層配線基板。
  5. 上記導体膜は、上記連続ビアホール導体と電気的に導通していることを特徴とする請求項３または請求項４に記載の多層配線基板。
  6. 上記連続ビアホール導体は、少なくとも一つの上記基材層を介して上下に配置されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の多層配線基板。
  7. 上記連続ビアホール導体は、他の基材層よりも薄い基材層に形成されていることを特徴とする請求項１〜請求項６のいずれか１項に記載の多層配線基板。
  8. 上記連続ビアホール導体は、基材層を貫通することを特徴とする請求項１〜請求項６のいずれか１項に記載の多層配線基板。
  9. 上記連続ビアホール導体は、基材層を貫通しないことを特徴とする請求項１〜請求項６のいずれか１項に記載の多層配線基板。
  10. 上記ビアホール導体の上記基材層での軸芯方向の断面積は、上記連続ビアホール導体の上記基材層での軸芯方向の断面積より大きく形成されていることを特徴とする請求項１〜請求項９のいずれか１項に記載の多層配線基板。
  11. 上記電子部品の外部端子電極が上記積層体の主面に露出した上記ビアホール導体に接続されていることを特徴とする請求項１〜請求項１０のいずれか１項に記載の多層配線基板。
  12. 上記積層体は、一方の主面にキャビティを有することを特徴とする請求項１〜請求項１１のいずれか１項に記載の多層配線基板。
  13. 上記基材層は、低温焼結セラミック材料からなることを特徴とする請求項１〜請求項１２のいずれか１項に記載の多層配線基板。
  14. 複数の基材層を積層してなる積層体と、この積層体の側面に形成された端子電極と、を備えた多層配線基板を製造するに際し、
    上記複数の基材層のうち、上記積層体の一方及び／または他方の主面を含む基材層以外の少なくとも一層の基材層に、その基材層を上下に貫通する貫通孔と、この貫通孔から複数連続する第２貫通孔または半貫通孔とを上記基材層の面方向へ延びるように形成する第１の工程と、
    上記貫通孔及び上記第２貫通孔または上記半貫通孔に導電性材料を充填することにより、ビアホール導体、及びこのビアホール導体を介して上記積層体に搭載される電子部品に接続するための連続ビアホール導体を形成する第２の工程と、
    上記貫通孔に連なるように少なくとも上記主面を含む基材層に上下方向に形成された第３の貫通孔に上記導電性材料を充填することにより、上記ビアホール導体と上記積層体に搭載される電子部品とを接続するためのビアホール導体を上記少なくとも一層の基材層から上記主面まで形成する第２Ａの工程と、を備えた
    ことを特徴とする多層配線基板の製造方法。
  15. 上記導電性材料によって上記貫通孔、及び上記第２貫通孔または上記半貫通孔を被覆する導体膜を上記基材層上に形成する第３の工程を備えたことを特徴とする請求項１４に記載の多層配線基板の製造方法。
  16. 上記第１の工程では、上記基材層にレーザを照射することにより、上記貫通孔、及び上記第２貫通孔または上記半貫通孔を形成することを特徴とする請求項１４または請求項１５に記載の多層配線基板の製造方法。
  17. 上記基材層は、キャリアフィルムによって支持されており、キャリアフィルム側からレーザを照射することにより、上記貫通孔を形成することを特徴とする請求項１４〜請求項１６のいずれか１項に記載の多層配線基板の製造方法。
  18. 上記基材層は、キャリアフィルムによって支持されており、上記基材層側からレーザを照射することにより、上記貫通孔及び半貫通孔を形成することを特徴とする請求項１４〜請求項１６のいずれか１項に記載の多層配線基板の製造方法。
  19. 上記第１、第２の工程における基材層は、未焼成のセラミックシートであり、この基材層を含む未焼成の積層体を作製した後、上記未焼成の積層体を焼成する第４の工程を備えたことを特徴とする請求項１４〜請求項１８のいずれか１項に記載の多層配線基板の製造方法。
JP2009503965A 2007-03-09 2008-02-29 多層配線基板及びその製造方法 Active JP5212359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009503965A JP5212359B2 (ja) 2007-03-09 2008-02-29 多層配線基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007060765 2007-03-09
JP2007060765 2007-03-09
JP2009503965A JP5212359B2 (ja) 2007-03-09 2008-02-29 多層配線基板及びその製造方法
PCT/JP2008/053609 WO2008111408A1 (ja) 2007-03-09 2008-02-29 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008111408A1 JPWO2008111408A1 (ja) 2010-06-24
JP5212359B2 true JP5212359B2 (ja) 2013-06-19

Family

ID=39759351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503965A Active JP5212359B2 (ja) 2007-03-09 2008-02-29 多層配線基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP5212359B2 (ja)
WO (1) WO2008111408A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942862B1 (ja) * 2011-07-29 2012-05-30 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
US20160064301A1 (en) * 2013-04-17 2016-03-03 Ps4 Luxco S.A.R.L. Semiconductor device
JP5859678B1 (ja) * 2014-05-30 2016-02-10 株式会社メイコー プリント配線基板の製造方法
CN107079592B (zh) * 2014-09-30 2019-06-18 株式会社村田制作所 多层基板
JPWO2016080333A1 (ja) 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
DE102017118490A1 (de) * 2017-08-14 2019-02-14 Tdk Electronics Ag LED Modul
CN111741592B (zh) 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154939A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 配線基板
JP2003197810A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 電子部品
JP2003347746A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 多層回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952666U (ja) * 1982-09-28 1984-04-06 富士通株式会社 ３次元多層構造をもつ半導体装置
JP2005159039A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 回路形成用積層体および回路基板
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154939A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 配線基板
JP2003197810A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 電子部品
JP2003347746A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 多層回路基板

Also Published As

Publication number Publication date
WO2008111408A1 (ja) 2008-09-18
JPWO2008111408A1 (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
US8139368B2 (en) Component-containing module
JP5212359B2 (ja) 多層配線基板及びその製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US5519176A (en) Substrate and ceramic package
US7684207B2 (en) Composite electronic component
US20050236180A1 (en) Laminate ceramic circuit board and process therefor
JP2008294253A (ja) 発光素子実装用配線基板
JP2008172113A (ja) 配線基板
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2010171275A (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2017059831A (ja) 配線基板およびその製造方法
JP2004056115A (ja) 多層配線基板
JP4057843B2 (ja) 多層回路基板
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2005277163A (ja) 配線基板
JP2006032442A (ja) 多層基板及びその製造方法
KR100900671B1 (ko) 다층 배선 기판에 사용되는 도전성 비아 형성 방법
JP2007234662A (ja) 複数個取り配線基板
TWI354531B (ja)
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JP2006041242A (ja) セラミック配線基板
JP2010141152A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3