JP2003347746A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JP2003347746A JP2003347746A JP2002153309A JP2002153309A JP2003347746A JP 2003347746 A JP2003347746 A JP 2003347746A JP 2002153309 A JP2002153309 A JP 2002153309A JP 2002153309 A JP2002153309 A JP 2002153309A JP 2003347746 A JP2003347746 A JP 2003347746A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- multilayer circuit
- laminate
- die attach
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
陥や空隙を抑制しつつ、放熱能力が著しく向上した多層
回路基板を提供する。 【解決手段】 複数の絶縁層1a〜1hを積層してなる
積層体1に形成されたダイアタッチ導体膜41と、ダイ
アタッチ導体膜41に接合された電子部品素子5と、ダ
イアタッチ導体膜41に接合し、且つ積層体1の厚み方
向に延出するように形成された放熱用ビアホール導体9
とを有する多層回路基板10において、放熱用ビアホー
ル導体9は、複数の単位ビアホール導体9aと、単位ビ
アホール導体9aを連結する連結部9bとを有し、放熱
用ビアホール導体9の平面形状が、略放射線状を呈して
いることを特徴とする
Description
の電子回路モジュールとして用いられる多層回路基板に
関するものである。
ジュールとして用いられる多層回路基板は、小型化、薄
型、高密度化ならびに高速信号処理に対応した高機能化
が強く要求されている。
層体に、ダイアタッチ導体膜を有する多層回路基板が用
いられている。
を示す断面図である。
数の絶縁体層1a〜1hが積層されて成る積層体、2は
内部配線層、3は回路形成用ビアホール導体、4は表面
配線層、61はダイアタッチ導体膜、42は電極パッド
部、5は電子部品素子、15はボンディングワイヤ、6
は回路構成部品である。
1a〜1hとなるセラミックグリーンシートに、回路形
成用ビアホ−ル導体3となる貫通孔を形成するととも
に、内部配線層2、必要に応じて表面配線層4及びダイ
アタッチ導体膜61となる導体膜を形成し、各セラミッ
クグリーンシートを積層し、一体焼成した後に、電子部
品素子5がダイアタッチ導体膜61に接合され、表面配
線層4の一種である電極パッド部42にワイヤボンディ
ング接合される。
5が接合される他、電子部品素子5の発熱を伝達し、電
子部品素子5の熱的破壊や信頼性劣化を防止する機能を
有する。
(a)において、ダイアタッチ導体膜61の厚みは約8
〜15μmと小さいため、電子部品素子5の発熱を伝達
する伝熱性には限界があり、多層回路基板50の放熱能
力が不十分であるという問題点があった。
ダイアタッチ導体膜61の厚みを大きくする方法が考え
られるが、この場合、スクリーン印刷により精度良くダ
イアタッチ導体膜61となる導体膜を形成することが困
難であるとともに、ダイアタッチ導体膜61となる導体
膜と絶縁層1a〜1hとなるセラミックグリーンシート
の焼成収縮率の差により、焼成時にデラミネーション、
クラックなどの内部欠陥が発生するという問題点があっ
た。
きくする方法も考えられるが、ダイアタッチ導体膜61
の周囲には電極パッド42を形成する必要があるため、
この方法にも限界があった。
用ビアホール導体3となる導体と同様の形成方法によ
り、絶縁層1aとなるセラミックグリーンシートに貫通
孔を形成後、導電性ペーストを充填することにより、絶
縁層1aの厚みの全部に渡りダイアタッチ導体膜61と
なる導体膜を形成する方法も考えられるが、この場合、
貫通孔に導電性ペーストを充填した後、セラミックグリ
ーンシートを敷き紙上から外す際に、貫通孔内において
導電性ペーストを保持することができず、導電性ペース
トの一部が敷き紙側に落ちてしまい、焼成時に積層体1
内に空隙ができてしまうという問題点があった。
たものであり、その目的は、簡単且つ安価な製造方法
で、焼成時の内部欠陥や空隙を抑制しつつ、放熱能力が
著しく向上した多層回路基板を提供することにある。
は、複数の絶縁層を積層してなる積層体と、該積層体の
主面側に形成されたダイアタッチ導体膜と、該ダイアタ
ッチ導体膜に接合された電子部品素子と、前記ダイアタ
ッチ導体膜に接合し、且つ前記積層体の厚み方向に延出
するように形成された放熱用ビアホール導体とを有する
多層回路基板において、前記放熱用ビアホール導体は、
複数の単位ビアホール導体と、該単位ビアホール導体を
連結する連結部とを有し、前記放熱用ビアホール導体の
平面形状が略放射線状を呈していることを特徴とする多
層回路基板である。
前記絶縁層の厚みの1〜8倍の範囲にあることを特徴と
する。
厚みの0.5〜3倍の範囲にあることを特徴とする。
素子と電気的に接続する複数の電極パッドを形成すると
ともに、前記ダイアタッチ導体膜は、隣接し合う前記電
極パッド間から電子部品素子接合領域より延出している
ことを特徴とする。
ィを有し、該キャビティ内の底面に、前記電子部品素子
が搭載されるダイアタッチ導体膜を有するとともに、前
記キャビティ開口周囲に、前記積層体厚み方向に延び、
且つ前記放熱用ビアホール導体と接合する熱放出用ビア
ホール導体が形成されていることを特徴とする。
ール導体は、複数の単位ビアホール導体が連結部により
互いに連結されて構成されているため、放熱用ビアホー
ル導体となる貫通孔に導電性ペーストを充填した際に、
貫通孔内において導電性ペーストを保持する部分の面積
を大きくすることができることから、導電性ペーストの
一部が敷き紙側に落ちることがなく、焼成時の空隙を抑
制できる。
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板の放熱能力が著しく向
上する。
向においてダイアタッチ導体膜が形成される面の一部に
しか形成されないため、放熱用ビアホ−ル導体を形成し
ても、焼成時にデラミネーション、クラックなどの内部
欠陥が発生することはない。一方、放熱用ビアホ−ル導
体は、絶縁層の少なくとも1層分を貫通するため、ダイ
アタッチ導体膜が形成される面の一部にしか形成されな
くても、多層回路基板の放熱能力が向上する効果を十分
発揮する。
ビアホール導体の短径以上であり、且つ絶縁層の厚みの
8倍以下であるため、放熱用ビアホール導体となる導電
性ペーストの充填時に、導電性ペーストの一部が敷き紙
側に落ちることがない。
の短径の0.1倍以上であるため、より効果的に水平方
向への伝熱性を向上させることができる。一方、連結部
の幅は、単位ビアホール導体の短径の0.9倍以下であ
るため、放熱用ビアホール導体となる導電性ペーストの
充填時に、導電性ペーストの一部が敷き紙側に落ちるこ
とがない。
接続する複数の電極パッドを形成するとともに、ダイア
タッチ導体膜は、隣接し合う電極パッド間から電子部品
素子接合領域より延出しているため、ダイアタッチ導体
膜の面積を大きくすることができ、このことによっても
多層回路基板の放熱能力が向上する。
し、キャビティ内の底面には、電子部品素子が搭載され
るダイアタッチ導体膜を有するとともに、キャビティ開
口周囲の積層体厚み方向に延び、一端がダイアタッチ導
体膜に接合し、且つ他端が積層体の一方主面に実質的に
露出してなる熱放出用ビアホール導体が形成されている
ため、キャビティ内に気密封止が必要な電子部品素子を
搭載できるとともに、垂直方向に熱が伝達する経路が広
がり、多層回路基板の放熱能力が著しく向上する。
面に基づいて説明する。
施形態を示す電子部品素子搭載部での断面図であり、図
1(b)は多層回路基板の概略平面図である。
板、1は複数の絶縁体層1a〜1hが積層されて成る積
層体、2は内部配線層、3は回路形成用ビアホール導
体、4は表面配線層、41はダイアタッチ導体膜、42
は電極パッド部、5は電子部品素子、15はボンディン
グワイヤ、6は回路構成部品である。
り、1層あたり例えば40〜300μm程度の厚みを有
し、その材質としては、セラミック成分と、ガラス成分
(ガラス成分は誘電体粉末の界面に存在したり、焼結助
剤となる)から成る。具体的には、セラミック成分とし
ては、例えばA12O3、BaO−TiO2系、CaO−
TiO2系、MgO−TiO2系などが選ばれる。また、
ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ
酸ビスマスなどのホウケイ酸アルカリ酸化物などのガラ
スから選ばれる少なくとも1種が用いられる。
層2が形成されている。また、絶縁層1a〜1hには、
各層の厚み方向に貫く回路形成用ビアホール導体3が形
成されている。内部配線層2、回路形成用ビアホール導
体3は、Ag系(Ag単体、Ag−Pd、Ag−Ptな
どのAg合金)を主成分とする導体膜(導体)からな
り、必要に応じて、Ag系材料、β石英、絶縁層1a〜
1hを構成するガラス成分と概略同一のガラス成分を含
有する。また、内部配線層2の厚みは8〜15μm程度
である。さらに、回路形成用ビアホール導体3の直径
は、ビアホール導体3となる貫通孔に導電性ペーストを
充填後、絶縁層1a〜1hとなるセラミックグリーンシ
ートを貫通孔内にあった導電性ペーストの一部が敷き紙
側に落ちないようにするために、80〜350μmとし
ている。
−Pd、Ag−PtなどのAg合金)を主成分とし必要
に応じてガラス成分を含有する導体膜から成り、所定回
路網を構成するとともに、半田を介して接合される回路
構成部品6の接続パッドとなったり、また、厚膜抵抗
膜、厚膜コンデンサ素子の端子電極となる。
を搭載するダイアタッチ導体膜41が形成されている。
ダイアタッチ導体膜41、電極パッド部42は、内部配
線層2と概略同じ厚み及び成分であり、Ag系を主成分
とし必要に応じてガラス成分を含有する導体膜からな
る。このダイアタッチ導体膜41上に、動作によって発
熱を伴う半導体素子などの電子部品素子5が搭載されて
いる。すなわち、電子部品素子5の動作によって発せら
れた熱は、ダイアタッチ導体膜41を介して、積層体1
表面に伝達することになる。また、積層体1に、電子部
品素子5と電気的に接続する複数の電極パッド42を形
成するとともに、ダイアタッチ導体膜41の先端部は、
隣接し合う電極パッド42間から電子部品素子5接合領
域の外方に延出している。さらに、電子部品素子5は、
ボンディングワイヤ15を介して電極パッド部42に接
合され、この電極パッド部42は、内部配線層2、回路
形成用ビアホール導体3など(図示せず)に電気的に接
続されている。
導体膜41に接合し、且つ積層体1の厚み方向に延出す
るように形成され、複数の単位ビアホール導体9aが連
結部9bにより互いに連結されて構成されている。
貫通孔に導電性ペーストを充填した際に、貫通孔内にお
いて導電性ペーストを保持する部分(内壁面)の面積を
大きくすることができることから、導電性ペーストの一
部が敷き紙側に落ちることがなく、焼成時の空隙を抑制
できる。
用ビアホール導体8と概略同じ成分であり、Ag系を主
成分とし必要に応じてガラス成分を含有する導体からな
る。
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板10の放熱能力が著し
く向上する。
方向においてダイアタッチ導体膜41が形成される面の
一部にしか形成されないため、放熱用ビアホ−ル導体9
を形成しても、焼成時にデラミネーション、クラックな
どの内部欠陥が発生することはない。一方、放熱用ビア
ホ−ル導体9は、絶縁層1a〜1hの少なくとも1層分
(厚みが40〜300μm)を貫通するため、ダイアタ
ッチ導体膜41が形成される面の一部にしか形成されな
くても、多層回路基板10の放熱能力が向上する効果を
十分発揮する。
的に接続する複数の電極パッド42を形成するととも
に、ダイアタッチ導体膜41は、隣接し合う電極パッド
間42から電子部品素子5接合領域より延出しているた
め、ダイアタッチ導体膜41の面積を大きくすることが
でき、このことによっても多層回路基板10の放熱能力
が向上する。
の実施形態を示す拡大平面図である。
0において、放熱用ビアホ−ル導体9は、複数の単位ビ
アホール導体9aが連結部9bにより互いに連設されて
構成されているため、放熱用ビアホール導体9となる貫
通孔に導電性ペーストを充填した際に、貫通孔内におい
て導電性ペーストを保持する部分の面積を大きくするこ
とができ、導電性ペーストの一部が敷き紙側に落ちるこ
とがなく、焼成時の空隙を抑制できる。
(a)に示すように、円形の単位ビアホール導体9aが
連結部9bにより直線状に互いに連設されて構成される
他、図2(b)に示すように、円形の単位ビアホール導
体9aが連結部9bにより千鳥状に互いに連設されて構
成されるようにしても良い。このことにより、互いに連
設できる単位ビアホール導体9aの数を多くすることが
できる。また、図2(c)に示すように、長円形の単位
ビアホール導体9aが連結部9bにより互いに連設され
て構成されるようにしても良い。このことにより、放熱
用ビアホ−ル導体9全体としては、貫通孔内において導
電性ペーストを保持する部分の面積が同じである場合、
一部が敷き紙側に落ちることがなく、保持できる導電性
ペーストの量を多くことができるため、焼成時の空隙を
抑制しつつ、多層回路基板10の放熱性を向上させるこ
とができる。
導体9aは、長径laが単位ビアホール導体9aの短径
wa以上であり、且つ絶縁層1a〜1hの厚みの8倍以
下であることが望ましい。このことにより、放熱用ビア
ホール導体9となる導電性ペーストの充填時に、導電性
ペーストの一部が敷き紙側に落ちることがない。
ール導体9aの短径waの0.1〜0.9倍の範囲にあ
ることが望ましい。すなわち、連結部9bの幅が、単位
ビアホール導体9aの短径waの0.1倍以上であるた
め、より効果的に水平方向への伝熱性を向上させること
ができる。一方、連結部9bの幅wbが、単位ビアホー
ル導体9aの短径waの0.9倍以下であるため、放熱
用ビアホール導体9となる導電性ペーストの充填時に、
導電性ペーストの一部が敷き紙側に落ちることがない。
法について説明する。
グリーンシートの各積層体1領域に、回路形成用ビアホ
ール導体3、放熱用ビアホ−ル導体9となる貫通孔をパ
ンチングによって形成する。
ミックグリーンシートの下に、和紙、PETフィルムな
どからなる敷き紙を敷いておき、貫通孔にAg系導電性
ペーストを充填する。
放熱用ビアホ−ル導体9となる導電性ペーストの粘度が
高いほど、充填維持性は良好であるが、スクリーン印刷
により導電性ペーストをこれらのビアホ−ル導体3、9
となる貫通孔に充填する際に、充填しにくくなる。した
がって、これらのビアホール導体3、9の充填性を良好
にするためには、粘度が例えば5000Poise以上
と高い導電性ペーストを用い、上記スクリーン印刷によ
る充填を2〜3回行うことが望ましい。
グリーンシート上には、内部配線層2となる導体膜をA
g系導電性ペーストの印刷・乾燥によって形成する。ま
た、絶縁層1aの表面側となるセラミックグリーンシー
ト上には表面配線層4、ダイアタッチ導体膜41及び電
極パッド部42となる導体膜をAg系導電性ペーストの
印刷・乾燥によって形成する。
トを敷き紙上から外し、絶縁層1a〜1hとなるセラミ
ックグリーンシートを積層順に応じて積層後、一体化し
て大型積層体を形成する。
体領域を区画するように分割溝を形成する。
する。
焼成後の大型多層回路基板が得られることになる。
体膜41に、電子部品素子5をダイアタッチ接合させる
とともに、AlまたはAuのボンディングワイヤ15な
どにより、電極パッド部42に接合する。
素子、各種回路構成部品6を半田などで接合・実装を行
う。
って分割処理を行う。これにより、焼成後の大型多層回
路基板からは、図1に示す複数の多層回路基板10が抽
出されることになる。
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。
実施形態を示す拡大断面図である。
面側主面)にキャビティ7を有し、キャビティ7内の底
面には、電子部品素子5が搭載されるダイアタッチ導体
膜41を有するとともに、キャビティ7開口周囲の積層
体1厚み方向に延び、一端がダイアタッチ導体膜41に
接合し、且つ他端が積層体1の一方主面(裏面)に実質
的に露出してなる熱放出用ビアホール導体8が形成され
ている。また、キャビティ7上部には、その開口部を封
止する金属製蓋体12が形成されている。このため、キ
ャビティ7内に気密封止が必要な電子部品素子5を搭載
できるとともに、垂直方向に熱が伝達する経路が広が
り、多層回路基板10の放熱能力が著しく向上する。ま
た、積層体1の他方主面(表面)に回路構成部品6を実
装することが可能であるため、多層回路基板10の小型
化、高密度化、高機能化を実現できるという効果もあ
る。
に他の実施形態を示す拡大断面図である。図のように、
本発明は、積層体1の表面にキャビティ7を有し、熱放
出用ビアホール導体8の一端がダイアタッチ導体膜41
に接合し、且つ他端が積層体1の一方主面(表面)に実
質的に露出しているとともに、放熱用ビアホ−ル導体9
がキャビティ7底面と他方主面(表面)との間に、積層
体1厚み方向に延びるようにした多層回路基板10にも
適用できる。このことにより、熱放出用ビアホール導体
8を積層体1の一方主面(表面)に設けた放熱フィン1
1に接続することができるため、放熱性をさらに向上さ
せることができる。
単体などのセラミック材料、ガラスエポキシ材料などを
用いても良い。
アホール導体9aの形状を円形、長円形の他にも、四角
形や楕円形、あるいはこれらを連結部9bにより接続し
た形状など、種々の形状としてもよい。
クグリーンシートを積層順に応じて1層ずつ積層し、回
路形成用ビアホール導体3、熱放出用ビアホール導体
8、放熱用ビアホ−ル導体9が形成されるセラミックグ
リーンシートがそれぞれ積層された後、貫通孔にAg系
導電性ペーストを充填するようにしてもよい。また、放
熱用ビアホ−ル導体9用の貫通孔の形成方法として、プ
レスピンで孔をあける方法の他、レーザーで孔をあけて
も良い。これらのことにより、径が100μm以下の貫
通孔を精度良くあけることができるとともに、工程を大
幅に短縮できる。
いて、絶縁層1a〜1hの厚みt1が100〜200μ
mである場合について、単位ビアホール導体9aの短径
Wa、長径la、あるいは連結部9bの幅Wbを変化させ
て、2個の単位ビアホール導体9aが連結部9bに連結
された構造の放熱用ビアホール導体9となる導電性ペー
ストの乾燥時の充填性を比較した。
は、セラミックグリーンシートの放熱用ビアホール導体
9となる貫通孔に、導電性ペーストを充填後乾燥したと
きの状態を金属顕微鏡で観察した。良否の判定基準とし
て、導電性ペーストがすき間なく充填しているものを良
品として丸印とした。結果を表1に示す。
径laが、単位ビアホール導体9aの短径wa以上であ
り、且つ絶縁層1a〜1hの厚みの8倍以下であるとと
もに、連結部9bの幅wbが、単位ビアホール導体9a
の短径waの0.1〜0.9倍の範囲にある本実施例
(試料番号1〜4、6〜9、11〜14)では、導電性
ペーストの充填性は良好だった。また、これらの試料を
焼成後、熱抵抗の測定により放熱特性を評価した結果、
放熱特性が良好である事が確認できた。
径laが、絶縁層1a〜1hの厚みt1の9倍である比較
例(試料番号5、10、15)では、導電性ペーストの
一部が敷き紙側に落ち、乾燥時の導電性ペーストの充填
性が悪くなった。
よれば、放熱用ビアホール導体は、複数の単位ビアホー
ル導体が連結部により互いに連結されて構成されている
ため、放熱用ビアホール導体となる貫通孔に導電性ペー
ストを充填した際に、貫通孔内において導電性ペースト
を保持する部分の面積を大きくすることができることか
ら、導電性ペーストの一部が敷き紙側に落ちることがな
く、焼成時の空隙を抑制できる。
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板の放熱能力が著しく向
上する。
向においてダイアタッチ導体膜が形成される面の一部に
しか形成されないため、放熱用ビアホ−ル導体を形成し
ても、焼成時にデラミネーション、クラックなどの内部
欠陥が発生することはない。一方、放熱用ビアホ−ル導
体は、絶縁層の少なくとも1層分を貫通するため、ダイ
アタッチ導体膜が形成される面の一部にしか形成されな
くても、多層回路基板の放熱能力が向上する効果を十分
発揮する。
あり、(a)は断面図、(b)は平面図である。
す拡大平面図である。
面図である。
示す断面図である。
Claims (5)
- 【請求項1】 複数の絶縁層を積層してなる積層体と、
該積層体の主面側に形成されたダイアタッチ導体膜と、
該ダイアタッチ導体膜に接合された電子部品素子と、前
記ダイアタッチ導体膜に接合し、且つ前記積層体の厚み
方向に延出するように形成された放熱用ビアホール導体
とを有する多層回路基板において、 前記放熱用ビアホール導体は、複数の単位ビアホール導
体と、該単位ビアホール導体を連結する連結部とを有
し、前記放熱用ビアホール導体の平面形状が略放射線状
を呈していることを特徴とする多層回路基板。 - 【請求項2】 前記単位ビアホール導体は概略長円形状
であり、その長径は前記絶縁層の厚みの8倍以下である
ことを特徴とする請求項1記載の多層回路基板。 - 【請求項3】 前記連結部の幅は、前記単位ビアホール
導体の短径の0.1〜0.9倍の範囲にあることを特徴
とする請求項1記載の多層回路基板。 - 【請求項4】 前記積層体に、前記電子部品素子と電気
的に接続する複数の電極パッドを形成するとともに、前
記ダイアタッチ導体膜は、隣接し合う前記電極パッド間
から電子部品素子接合領域より延出していることを特徴
とする請求項1記載の多層回路基板。 - 【請求項5】 前記積層体の一方主面にキャビティを有
し、該キャビティ内の底面に、前記電子部品素子が搭載
されるダイアタッチ導体膜を有するとともに、 前記キャビティ開口周囲に、前記積層体厚み方向に延
び、且つ前記放熱用ビアホール導体と接合する熱放出用
ビアホール導体が形成されていることを特徴とする請求
項1記載の多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153309A JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153309A JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347746A true JP2003347746A (ja) | 2003-12-05 |
JP4057843B2 JP4057843B2 (ja) | 2008-03-05 |
Family
ID=29770370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002153309A Expired - Fee Related JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4057843B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
JP2006049412A (ja) * | 2004-08-02 | 2006-02-16 | Mitsumi Electric Co Ltd | 電子部品の放熱構造 |
WO2008111408A1 (ja) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
US10283688B2 (en) | 2016-08-22 | 2019-05-07 | Nichia Corporation | Light emitting device |
-
2002
- 2002-05-28 JP JP2002153309A patent/JP4057843B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
JP2006049412A (ja) * | 2004-08-02 | 2006-02-16 | Mitsumi Electric Co Ltd | 電子部品の放熱構造 |
WO2008111408A1 (ja) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
JPWO2008111408A1 (ja) * | 2007-03-09 | 2010-06-24 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
JP5212359B2 (ja) * | 2007-03-09 | 2013-06-19 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
US10283688B2 (en) | 2016-08-22 | 2019-05-07 | Nichia Corporation | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP4057843B2 (ja) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5519176A (en) | Substrate and ceramic package | |
US7365273B2 (en) | Thermal management of surface-mount circuit devices | |
US8139368B2 (en) | Component-containing module | |
JP2976049B2 (ja) | 積層電子部品 | |
JP5687345B2 (ja) | 配線基板および電子装置 | |
US20100246135A1 (en) | Electronic device | |
JPH09153679A (ja) | 積層ガラスセラミック回路基板 | |
US8059420B2 (en) | Surface mountable device | |
JPWO2008111408A1 (ja) | 多層配線基板及びその製造方法 | |
JP2002289747A (ja) | セラミック基板、複合基板、及びセラミック基板の製造方法 | |
JP4057843B2 (ja) | 多層回路基板 | |
JP3520540B2 (ja) | 多層基板 | |
JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
JP7145739B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP4070198B2 (ja) | 配線基板 | |
JP2004006993A (ja) | 多層基板 | |
JP2013045900A (ja) | 配線基板 | |
JP3909285B2 (ja) | 配線基板 | |
JP3934910B2 (ja) | 回路基板 | |
JP2004288662A (ja) | 配線基板 | |
JP2006041242A (ja) | セラミック配線基板 | |
JP2000260915A (ja) | セラミックパッケージ | |
JP2635681B2 (ja) | 金属コア・プリント配線板 | |
JP5106374B2 (ja) | 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置 | |
JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |