JPWO2003007370A1 - 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法 - Google Patents

配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法 Download PDF

Info

Publication number
JPWO2003007370A1
JPWO2003007370A1 JP2003513037A JP2003513037A JPWO2003007370A1 JP WO2003007370 A1 JPWO2003007370 A1 JP WO2003007370A1 JP 2003513037 A JP2003513037 A JP 2003513037A JP 2003513037 A JP2003513037 A JP 2003513037A JP WO2003007370 A1 JPWO2003007370 A1 JP WO2003007370A1
Authority
JP
Japan
Prior art keywords
glass substrate
wiring
hole
glass
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003513037A
Other languages
English (en)
Inventor
塩野　修
修 塩野
石川　敬郎
敬郎 石川
孝 滑川
滑川　　孝
鈴木　康隆
康隆 鈴木
内藤　孝
内藤　　孝
山本　浩貴
浩貴 山本
大五郎 嘉本
大五郎 嘉本
高橋　研
高橋　　研
正則 瀬川
正則 瀬川
佐藤　俊也
俊也 佐藤
崇夫 三輪
崇夫 三輪
元脇　成久
成久 元脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2003007370A1 publication Critical patent/JPWO2003007370A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

所定の位置に複数の孔（１８）を設けたガラスからなるガラス基板（４１）と、孔（１８）に埋めた導電性物質（３０）に接続して形成したパンプ（５１）と、バンプ（５１）を形成した面と反対側の面に設けられ、かつ孔（１８）の間隔と異なる間隔で配置した複数の接続端子と導電性物質（３０）とを電気的に接続する配線（６１）とを有し、導電性物質（３０）の形状が多孔質状であることにより、多孔質電極が孔（１８）内壁面とアンカー効果によって結合してガラス基板（４１）の強度を向上させる。

Description

技術分野
本発明は、複数のベアチップを高密度に搭載するためのモジュール用実装基板に関し、特にビアホール（貫通孔）に導体を形成した配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法に関する。
背景技術
シリコン基板の上に形成した後にダイシングしたメモリＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やロジックＬＳＩ等の半導体チップ（以下、チップと略す）はチップの電極をプリント配線板の配線へ電気的に接続しなければならない。従来はチップをリードフレームに接続するとともに封止し、チップが封止された筐体（以下、チップパッケージと呼ぶ）をプリント配線板に接続している。
ところが、近年はチップの高性能化に伴い、ボンディングパッド及びリードフレームのピン数が増加している。そのため、複数のボンディングパッドに対して１つ１つワイヤーをボンディングしていたのでは、パッド数に比例してボンディング時間が長くなってしまう。また、チップの多ピン化に伴いピンピッチも狭くなるため、リードフレームを短絡させずにプリント配線板に接続することが次第に難しくなってきている。
そこで、最近ではチップ側のパッドにバンプを設け、そのバンプによって接続用基板に実装するフリップチップ接続方式が顕著になっている。また最近、ＬＳＩの高集積化や高機能化が進み、素子および配線を基板上に積み上げて多層化する傾向が強くなっている。
高集積化や高機能化が進む半導体チップのパッケージング基板材料としては、セラミックが一般的であるが、平坦性が低いことやコストが高いこと等の課題があり、さらなる軽薄短小化が求められるなかで、これまで以上に微細な配線をもつパッケージング基板材料が必要となる。
そこで、上記の課題を解決するためにパッケージング基板材料としてセラミックスよりも平坦性が良く、かつコストの安いガラスが注目されている。また、ガラス基板は高周波特性に優れ、通信用携帯機器等への搭載が期待されている。携帯機器等への搭載には、さらなる小型高性能化も要求されており、優れた平坦性や平滑性を有したガラス基板に複数の貫通孔を形成し、その貫通孔に導体を形成することにより、ガラス基板の上下面からも配線する方法が提案されている。
配線用ガラス板に貫通孔を形成する方法として、例えば特開平９−３２１１８４号公報記載のように化学切削性感光性ガラス基板を用いる方法がある。この発明によれば、十分な平滑性を有する化学切削性感光性ガラス基板に孔形成用マスクを設け、露光及び現像処理することにより、導体を形成するための貫通孔を形成していた。この貫通孔を形成したガラス基板にスパッタリングとメッキを併用してビア電極を形成することによって、今まで以上に高密度配線と小型化を達成していた。
従来の方法でパッケージング基板に設けたビアホール内に電極を形成する場合、導電性ペーストを用いる方法とスパッタリングとメッキを併用する方法では以下の点で問題になる可能性がある。
導電性ペーストを用いる場合は印刷装置を用いてパッケージ基板に印刷用マスクパターンに従い導電性ペーストを塗布する。しかし、ガラス基板の場合、これまでのセラミックス基板と異なり、製造に要する温度が２００〜３００℃低いこと、焼け付けタイプの導電性ペーストであるため体積収縮が大きい等、従来の導電性ペーストではビアホール内に電極を形成することが困難なことがある。
スパッタリングとメッキを併用する場合は、ビアホール内壁面にスパッタリングにより下地電極を形成し、その下地電極をベースにメッキにより電極を堆積させる。しかし、パッケージ基板のビアホール内壁面に下地電極を形成する場合、基板の上下面の両側からスパッタリングを行う必要があり、電極形成に手間と時間を要する。また、ビアホール内にメッキで形成した電極はガラスとの密着性が強いとは言えない。
ガラス基板の強度についても従来技術では十分な配慮が施されていなかった。複数の貫通孔を形成することによって、基板の強度が低下するが、これを抑制するために基板の厚みを増加すると、小型化しにくくなり、かつ貫通孔を形成するのに要する時間がより多くかかってしまう。十分な強度を有する貫通孔基板であれば、厚みを少なくできることから、小型化でき、結果としてコスト低減も図ることができる。
本発明の目的は、機械的強度が高く、製造時間を短縮でき、低コスト化を実現する配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本発明は上記課題を解決するために検討シた結果、機械加工等により形成された複数の貫通孔に充填するペーストの形状及び性状、貫通孔内壁面に施す表面処理により達成できることを見出した。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明の目的を達成する第１の手段は、半導体チップをプリント配線基板に接続するための配線ガラス基板であって、所定の位置に複数の孔を設けたガラスからなる基板と、前記孔に埋めた導電性物質に接続して形成したバンプと、前記バンプを形成した面と逆に設けられ、かつ前記孔の間隔と異なる間隔で配置した複数の接続端子と前記導電性物質とを電気的に接続する配線とを有するものであり、前記導電性物質の形状を多孔質状にするものである。
前記導電性物質を構成する導体は白金、金、銀、銅、アルミニウムまたはクロムのうちいずれか一種以上であることが好ましい。多孔質状電極は内部や表面に気孔（空隙）や細孔を有するものである。気孔の度合いは特に限定するものではないが、配線やバンプで使用する電極より気孔の多いものが好ましい。また、孔の形成方法は特に限定するものではない。
本発明の目的を達成する第２の手段は、多孔質状の前記導電性物質の気孔内にまたは該導電性物質の表面に前記ガラス基板の軟化点より低い第２のガラスを設けることである。第２のガラスはＰｂＯ−Ｂ２Ｏ３−ＺｎＯ系やＰｂＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラスをベースとした低融点ガラスが好ましい。
本発明の目的を達成する第３の手段は、多孔質状の前記導電性物質の表面に該導電性物質より気孔の少ない第２の導電性物質を設けることである。第２の導電性物質は気孔率の違いさえあれば、成分の同じ材質のものを使用しても良い。
本発明の目的を達成する第４の手段は、半導体チップをプリント配線基板に接続するための配線ガラス基板であって、所定の位置に複数の孔を設けたガラスからなる基板と、前記孔に埋めた導電性物質に接続して形成したバンプと、前記バンプを形成した面と反対側の面に設けられ、かつ前記孔の間隔と異なる間隔で配置した複数の接続端子と前記導電性物質とを電気的に接続する配線とを有する配線ガラス基板であり、前記孔内部に線状または棒状また繊維状の導量性物質を設け、その周囲に多孔質状の導電性物質を設けるものである。
本発明の目的を達成する第５の手段は、半導体チップをプリント配線基板に接続するための配線ガラス基板であって、所定の位置に複数の孔を設けたガラスからなる基板と、前記孔に埋めた導電性物質に接続して形成したバンプと、前記バンプを形成した面と反対側の面に設けられ、かつ前記孔の間隔と異なる間隔で配置した複数の接続端子と前記導電性物質とを電気的に接続する配線とを有する配線ガラス基板であり、前記孔径より小さい導電性粒子が１つまたは複数個存在すると共にその周囲に多孔質状の導電性物質を設けるものである。導電性粒子は白金、金、銀、銅、アルミニウムまたはクロムのうちいずれか一種以上であることが好ましい。
本発明の目的を達成する第６の手段は、前記導電性粒子の一部が突出しバンプと成すものである。
本発明の目的を達成する第７の手段は半導体チップをプリント配線基板に接続するための配線ガラス基板であって、所定の位置に複数の孔を設けたガラスからなる基板と、前記孔に埋めた導電性物質に接続して形成したバンプと、前記バンプを形成した面と反対側の面に設けられ、かつ前記孔の間隔と異なる間隔で配置された複数の接続端子と前記導電性物質とを電気的に接続する配線とを有する配線ガラス基板であり、前記孔内部に凸状のグリッドピンを設け、かつその周囲に多孔質状の導電性物質を設けるものである。
本発明の目的を達成する第８の手段は、前記多孔質状の導電性物質、導電性粒子、線状または棒状また繊維状の導電性物質またはグリッドピンを放熱経路とすることである。材質は特に限定しないが、熱伝導率の良いものが好ましい。
本発明の目的を達成する第９の手段は、半導体チップをプリント基板に接続するための配線ガラス基板であり、貫通孔の断面がほぼ円形状又はクレータ状の多数の凹凸を有し、その孔内に多孔質状の電極と酸化物層またはガラス層を設けることである。この際、前記ガラス基板の厚みが０．３〜０．７ｍｍであること、ヤング率が７０Ｇｐａ以上であること、熱膨張係数が室温から３５０℃の温度範囲で（３０〜１００）×１０−７／℃であることが望ましい。
これらの条件を満足するガラス基板としてホウケイ酸ガラス、アルミノシリケートガラス又はリチウムシリケートガラスが挙げられ、さらに希土類元素が含有されることが好ましい。
また、酸化物はＦｅ、Ｚｒの少なくともいずれかを含んでいることが好ましい。ガラス基板に形成した貫通孔内壁の微細な割れや欠陥は、フッ酸系水溶液を用いた化学エッチングにより除去でき、より高強度のガラス基板とすることができる。その際、エッチングされた貫通孔内壁の表面形状は、ほぼ円形状又はクレータ状の多数の凹凸となることが特徴である。
本発明の目的を達成する第１０の手段は、半導体チップをプリント基板に接続するための配線ガラス基板において、全基板表面に酸化物膜を形成し、前記酸化物膜上に配線を形成し、対向する２つの面の配線面を接続する貫通孔の断面に酸化物膜、ガラス層、多孔質状の電極を設けるものである。
本発明の配線ガラス基板は、少なくとも前記貫通孔の内壁に導体が形成されていること、または少なくとも前記貫通孔に導体が埋め込まれていることを特徴とする配線ガラス基板にある。前記導体としては白金、金、銀、銅、アルミニウムまたはクロムのうちいずれか一種以上であることが好ましい。
本発明の目的を達成する第１１の手段は、前記導電性物質には、少なくとも導体と結晶化ガラスまたは低融点ガラスまたは核形成物質または導体の粒成長を阻害するフィラー材を含有することである。組成比に関しては、特に限定せず、適性組成を選べば良いが、ビアホール部の電気抵抗を小さくするためには、導体と結晶化ガラスの和に対して体積比で２０〜８２．５％の結晶化ガラスを含有することが好ましい。
また、導体と結晶化ガラスと低融点軟化ガラスの和に対して体積比で８５％以下の低融点軟化ガラスを含有することが好ましい。核形成物質は低融点ガラスと反応することにより、結晶化ガラスを形成するものであり、その材質については特に限定するものではない。また、フィラー材は導体の粒成長を阻害するものであれば、その材質については特に限定するものではない。
本発明の目的を達成する第１２の手段は、前記低融点ガラスの軟化点を基板となるガラス材の軟化点と同等または低くすることである。
本発明の目的を達成する第１３の手段は、前記結晶化ガラスまたは低融点ガラスの熱膨張率が前記導電性物質と基板となるガラス材の熱膨張率の範囲内にすることである。
その際、前記導電性物質とガラス基板材との熱膨張差が大きいと焼成時に剥離することがあるため、含有する結晶化ガラスまたは低融点ガラスの熱膨張率は両者の範囲内にあることが好ましい。
本発明の目的を達成する第１４の手段は、前記低融点ガラスは、成分として鉛元素が実質的に含有しないものにすることである。ガラスとしては鉛元素が実質的に含有されない酸化バナジウムを主成分とするガラス、酸化ビスマスを主成分とするガラス、または酸化スズを主成分とするガラスが好ましい。
本発明の目的を達成する第１５の手段は、前記導電性ペーストを酸化物コーティング液であるゾルを含むゾル混合導体ペーストとするものである。
本発明の目的を達成する第１６の手段は、前記孔の内壁面に前記ガラス板の軟化点より低い第２のガラスを設けるものである。ゾルはゾル中の遷移金属と低融点ガラスとが反応して結晶化ガラスを形成しても良い。
本発明の目的を達成する第１７の手段は、所定の位置に複数の貫通孔が設けられたガラス基板であり、前記貫通孔表面に酸化物を形成することである。酸化物はＴｉ、Ａｌ、Ｚｒ、Ｆｅ、Ｓｍ、Ｐｒのいずれかの元素を含んでいることが好ましい。また、その酸化物は０．２〜１．５μｍの膜であることが好ましい。また、ガラス基板に含まれるＳｉＯ２と酸化物を反応させ機械加工によって発生したクラックを補修することも可能である。
このような酸化物には、ＳｉＯ２と反応性が強いのもが良く、例えば、４５０℃での形成の場合、生成物の自由エネルギー（ΔＧ）が負となるＮｉＯ、ＣｏＯ、ＺｒＯ２、ＣａＯ、ＳｒＯ、ＢａＯ、ＭｇＯが望ましいので、Ｎｉ、Ｃｏ、Ｆｅ、Ｃａ、Ｓｒ、Ｂａのいずれかの元素を含んでいる酸化物が好ましい。また、酸化物の熱膨張係数は８ｐｐｍ／℃以上であることが好ましい。
本発明の目的を達成する第１８の手段は、前記孔の内壁面に酸化物を有し、前記酸化物の表面に前記ガラス板の軟化点より低い第２のガラスを設けるものである。
本発明の目的を達成する第１９の手段は、所定の位置に複数の貫通孔が設けられたガラス基板であり、前記貫通孔表面に酸化物とＮａ化合物を形成するものである。Ｎａ化合物（特にＮａ２ＯやＮａＯＨ）は活性であるため、これらを添加すると酸化物とＳｉＯ２との反応速度を大きくすることが可能である。例えば４５０℃での形成の場合、反応後に系全体で自由エネルギーが小さくなるＺｒＯ２，Ｆｅ２Ｏ３が望ましいので、Ｆｅ，Ｚｒのいずれかの元素を含む酸化物が好ましい。また、酸化物は、０．２〜１．５μｍの膜であることが好ましい。さらに、酸化物の熱膨張係数は８ｐｐｍ／℃以上であることが好ましい。
本発明の目的を達成する第２０の手段は、所定の位置に複数の貫通孔が設けられたガラス基板であり、ガラス基板中にＮａを有し、かつ前記貫通孔表面またはクラックに酸化物を設けることである。ガラス基板中のＮａ量はＮａＯ換算で５〜２０ｗｔ％であることが好ましい。また、酸化物は前述と同様にＦｅ、Ｚｒのいずれかの元素を含む酸化物が好ましい。
本発明の目的を達成する第２１の手段は、前記貫通孔の２つの開口部の大きさが異なり前記貫通孔内壁にテーパ角度を設けるものである。前記貫通孔内壁にテーパ角度を設けるものである。テーパ角度はガラスの材質やサンドブラスト条件により異なるが、強度試験結果よりその範囲は６８〜８５°が好ましい。また、貫通孔形成後の目視検査のし易さからガラス基板の可視光領域での透過率は６０％以上であることが好ましい。
本発明の目的を達成する第２２の手段は、配線用ガラス板において、前記貫通孔形成にサンドブラスト工法を使用する製法にある。
本発明の目的を達成する第２３の手段は、半導体チップを搭載する配線ガラス基板の製造方法であり、ガラス基板にサンドブラスト法により複数の貫通孔を形成する工程と、前記貫通孔内壁を化学エッチングする工程とを併用するものである。前述と同様に、ガラス基板は可視光領域での透過率が６０％以上であることが好ましい。
本発明の目的を達成する第２４の手段は、前記化学エッチングする工程後に、前記貫通孔に導体の形成を行うものである。前記ガラス基板の厚みは０．３〜０．７ｍｍであることが好ましい。また、前記貫通孔の化学エッチングには、フッ酸系水溶液を用い、５〜２０μｍエッチングすることが好ましい。
本発明の目的を達成する第２５の手段は、機械加工によりガラス基板の所定の位置に前記ガラス基板を貫通する孔をあけ、前記ガラス基板の対向する２つの面の配線面と貫通する孔表面に酸化物をコーティングし、無電解メッキにより前記ガラス基板の配線面と前記孔の内壁とに給電層を形成し、無電解メッキあるいは電解メッキにより前記給電層を成長させ導体膜を析出させ、前記導体膜をパターニングすることにより、前記ガラス基板の対向する２つの面上に形成された配線を貫通孔に形成した導体膜を介して電気的に接続するものである。酸化物の膜厚は０．２〜１．５μｍが好ましい。
本発明の目的を達成する第２６の手段は、機械加工によりガラス基板の所定の位置に前記ガラス基板を貫通する孔をあけ、前記ガラス基板の対向する２つの面の配線面と貫通する孔表面に酸化物をコーティングし、貫通孔に導体ペーストを充填し、ガラス基板の変形温度未満である５００〜６００℃の範囲で導体を焼結し電極を形成させ、無電解メッキにより前記ガラス基板の配線面に給電層を形成し、無電解メッキあるいは電解メッキにより前記給電層を成長させ導体膜を析出させ、前記導体膜をパターニングすることにより、前記ガラス基板の対向する２つの面上に形成された配線を貫通孔に形成した電極を介して電気的に接続するものである。前述と同様に酸化物の膜厚は０．２〜１．５μｍが好ましい。
本発明の目的を達成する第２７の手段は、化学エッチングしたガラス基板を用いるものである。
本発明の目的を達成する第２８の手段は、ゾルゲル法を用いてコーティングする配線ガラス基板の製造方法である。
本発明の目的を達成する第２９の手段は、半導体チップを搭載した前記配線ガラス基板がプリント配線基板に接続されてなる半導体モジュールである。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本発明はこれら実施の形態により何ら限定されるものではない。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、細く説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
まず、本発明の実施の形態１を説明する。
図１は本発明の配線接続用ガラス基板を示す図である。この配線接続用ガラス基板（配線ガラス基板）２０はベアチップ１０を図中上側に接続し、図中下側にプリント配線基板１２を接続するためのものである。配線接続用ガラス基板２０は土台となるガラス基板４０として、ガラスの種類は特に限定しない。ただし、ガラスに含まれるアルカリ成分はその表面に析出し易いのでアルカリ成分が少ない無アルカリガラスやホウケイ酸ガラス、アルミノシリケートガラス、リチウムシリケートガラス等が良い。
また、コスト的には若干高くなるが石英ガラスや上記のアルカリ成分の析出を抑えられれば、コスト的に有利なソーダガラスを用いても良い。配線接続用ガラス基板２０には孔１７が開いており、この孔１７はガラス基板４０を貫通している。この孔１７内にビアホール電極７０がある。ビアホール電極７０については図２にて説明する。各孔１７の位置は接続すべきプリント配線基板１２の電極１１の位置と対応している。
なお、孔１７の形成位置は特に限定するものではなく、仕様に合わせて適性位置を決定すれば良い。ガラス基板４０の上面には配線パターンに則った配線６０が形成されている。配線６０は各々ベアチップ１０のバンプ（接続端子）５０の位置に対応している。配線６０はベアチップ１０を接続する際にバンプ５０が接続されるべき位置と孔１７との間を電気的に接続されている。
また、ビアホール電極７０は配線６０と電気的に接続されており、その逆面側のビアホール電極７０は電極１１を介してプリント配線基板１２と電気的に接続されている。なお、バンプ５０、ビアホール電極７０、配線６０、電極１１の位置関係は特に制限するものではなく、配線の引き回しにより適正位置を決定すれば良い。
図２（ａ）は発明を示す配線接続用ガラス基板（配線ガラス基板）２１のビアホール部の拡大図である。各孔はレーザー加工、機械加工、化学切削等で形成される。図中の孔はストレート形状を示したが、孔形状は特に限定するものではない。また、口径やサイズの異なる孔を混在させても良い。アルミナやジルコニア等の研磨剤をガラス基板４１に高圧で吹き付けるサンドブラスト工法を使用した場合、円錐台状の孔が形成される。サンドブラスト工法は孔加工に要する時間が短いため、製造コストを低減できる有効な手法である。
図２（ａ）において各孔１８の内部には多孔質状の導電性物質３０が存在する。孔１８内への充填は印刷装置を用いた。導電性物質３０はＰｔ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、ハンダ材等の金属や合金である。なお、導電性物質３０内には、複数の気孔９９が散在している。
図２（ｂ）はビアホール電極７０の表面写真を示す。図２（ｂ）のように電極は多孔質状であることが分かった。多孔質状電極は内部や表面に気孔（空隙）９９や細孔を有するものである。気孔９９の度合いは特に限定するものではないが、配線６１やバンプ５１で使用する電極より気孔９９の多いものが好ましい。なお、多孔質電極の形成方法については後の実施の形態１１にて説明する。
プリント配線基板１２と電気的に接続するためのバンプ５１はビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。また、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。なお、メッキは電解または無電解どちらでも良い。
図３にエッチング処理無しガラス板、エッチング処理有りガラス板及び本発明のガラス板の抗折強度を各々示す。抗折強度の評価に関しては、孔径０．３ｍｍ、孔ピッチ０．５ｍｍ、ガラス板のサイズ３６ｍｍ×１０ｍｍ×０．５ｍｍのホウケイ酸ガラスを使用し、任意に選んだ２０枚のサンプルに対して、上部スパン１０ｍｍ、下部スパン３０ｍｍとして強度試験を行った。なお、エッチング処理有りガラス板は２０μｍ程度エッチングした。抗折強度はエッチング処理無しガラス板を１００％として規格化した。
その結果、エッチング処理有りガラス板は処理無しガラス板に比べて１．８５〜２倍程度、強度が向上するのに対し、本発明のガラス板ではエッチング処理無し基板に対して２〜２．５倍程度、さらに強度が向上することが分かった。これは、多孔質電極がビアホール内壁面とアンカー効果によって結合し、ガラス板の孔内を補強するためと考える。
以上より、この構造を取ると、エッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、ビアホール電極７０を多孔質化することにより、電極焼成時の体積収縮を小さくすることができる。さらに、従来のものに比べて強度的にも高い配線接続用ガラス基板２１を提供することができる。
次に、本発明の実施の形態２を説明する。
図４（ａ）は本発明を示す配線接続用ガラス基板（配線ガラス基板）２１のビアホール部の拡大図である。各孔１８は先と同様にレーザー加工、機械加工、化学切削等で形成、孔形状は特に限定するものではない。
図４（ａ）において各孔１８の内部には中央部に多孔質状の導電性物質３０が存在し、その気孔９９内または表面に低融点ガラス８０の層が存在する。さらに、導電性物質３０内には、複数の気孔９９が散在している。導電性物質３０は先と同様にＰｔ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、ハンダ材等の金属や合金である。低融点ガラス８０はガラス基板４１に開けた孔１８の内壁面と導電性物質３０の両者の結合、または導電物質内部の補強を行うためのものである。
また、低融点ガラス８０は配線接続用ガラス基板２１とのぬれ性や拡散性の良い組成であれば良く、製造コストの観点から低温で軟化するものがさらに良い。この際、導電性物質３０が溶融または焼結する温度であれば、特に制限するものではないが、ガラスの軟化する温度の方が低いことが望ましい。なお、導電性物質３０や低融点ガラス８０をビアホール（孔１８）内に充填する方法は導電性物質３０と低融点ガラス８０を独立に孔内に入れて加熱しても両者をペースト状にして充填しても良い。
また、ガラス基板４１と導電性物質３０の熱膨張率は異なるので基板製造時の熱衝撃を緩和するために、低融点ガラス８０の熱膨張率は導体とガラス基板４１の両者の範囲内に有るものを使用する。また、両者の熱膨張率差を緩和するために複数種の低融点ガラス８０を用いて、低融点ガラス８０の成分または組成比を徐々に変化させ、階段状または傾斜状の分布を形成しても良い。
図４（ｂ）にビアホール電極７０（図１参照）の表面写真を示す。図のように多孔質状電極の表面にガラス層が形成されていることを確認した。
他の構成は図１と同様で、プリント配線基板１２と電気的に接続するためのバンプ５１はビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。また、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。なお、メッキは電解または無電解どちらでも良い。
この構造を採用した本発明の配線接続用ガラス基板２１の抗折強度を測定したところ、前記の実施の形態１で示した結果と同様に、エッチング処理無し基板の強度に対して２．５倍程度の向上が見られた。これは、低融点ガラス８０がビアホール内壁面に結合し、ガラス基板４１に発生したマイクロクラックを補強する効果があるためと考える。
以上より、本構造を採ると上記と同様にエッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、体積収縮率が小さく、従来のものに比べて強度的にも高い配線接続用ガラス基板２１を提供することができる。
次に、本発明の実施の形態３を説明する。
図５は本発明を示す配線接続用ガラス基板（配線ガラス基板）２１のビアホール部の拡大図である。各孔１８は先と同様にレーザー加工、機械加工、化学切削等で形成、孔形状は特に限定するものではない。
図５において各孔１８の内部には中央部に多孔質状の導電性物質３０が存在する。さらに、導電性物質３０内には、複数の気孔９９が散在している。なお、第２の発明と同様に導電性物質３０の気孔９５内または表面には、図４（ａ）に示すような低融点ガラス８０の層があっても良い。導電性物質３０は先と同様にＰｔ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、ハンダ材等の金属や合金である。
前記低融点ガラス８０はガラス基板４１に開けた孔１８の内壁面と導電性物質３０の両者の結合、または導電物質内部の補強を行うためのものである。また、低融点ガラス８０は配線接続用ガラス基板２１とのぬれ性や拡散性の良い組成であれば良く、製造コストの観点から低温で軟化するものがさらに良い。この際、導電性物質３０が溶融または焼結する温度であれば、特に制限するものではないが、ガラスの軟化する温度の方が低いことが望ましい。
なお、導電性物質３０や低融点ガラス８０をビアホール（孔１８）内に充填する方法は導電性物質３０と低融点ガラス８０を独立に孔内に入れて加熱しても両者をペースト状にして充填しても良い。また、ガラス基板４１と導電性物質３０の熱膨張率は異なるので基板製造時の熱衝撃を緩和するために、低融点ガラス８０の熱膨張率は両者の範囲内に有るものを使用する。なお、両者の熱膨張率差を緩和するために複数種の低融点ガラス８０を用いて、低融点ガラス８０の組成または組成比を徐々に変化させ、階段状または傾斜状の分布を形成しても良い。
次に導電性物質３０の表面にこの物質より気孔９９の少ない第２の導電性物質３３を形成する。図５中では配線６１とバンプ５１側にのみ形成した例を示した。第２の導電性物質３３はＰｔ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｃｒ，ハンダ材等の金属や合金である。この構成を採るとメッキで配線６１とバンプ５１を形成する際にメッキ液が気孔９９の多い導電性物質３０の内部への浸透を抑えることができる。
他の構成は図１と同様で、プリント配線基板１２と電気的に接続するためのバンプ５１はビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。また、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。なお、メッキは電解または無電解どちらでも良い。
この構造を採用した本発明の配線接続用ガラス基板２１の抗折強度を測定したところ、前記実施の形態１で示した結果と同様にエッチング処理無し基板の強度に対して２．５倍程度の向上が見られた。
以上より、本構造を採ると上記と同様にエッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、体積収縮率が小さく、従来のものに比べて強度的にも高い配線接続用ガラス基板２１を提供することができる。
次に、本発明の実施の形態４を説明する。
図６は本発明を示す配線接続用ガラス基板（配線ガラス基板）２１のビアホール部の拡大図である。ガラス基板４１にビアホール（孔１８）を形成し、その孔１８内に線状または棒状の導電性物質３２を挿入する。この導電性物質３２は金属や合金のワイヤーやロッドである。なお、図６では導電性物質３２の形状を線状または棒状のものについて示したが、繊維状のものやワイヤーを編み込んだ形状のものでも良い。
この後に導電性物質３２の周囲に多孔質状の導電性物質３０を充填する。導電性物質３０内には、複数の気孔９９が散在している。なお、実施の形態２と同様に導電性物質３０の気孔９５内または表面に低融点ガラス８０の層があっても良い。この際、低融点ガラス８０はガラスフリットを孔１８内に充填後に加熱してもガラスペーストにして充填しても良い。
また、低融点ガラス８０を含む導電性ペーストの形状で充填しても良い。なお、低融点ガラス８０の熱膨張率は導電性物質３０とガラス基板４１の両者の範囲内に有ることが望ましい。両者の熱膨張率差を緩和するために複数種の低融点ガラス８０を用いて、低融点ガラス８０の組成または組成比を徐々に変化させ、階段状または傾斜状の分布を形成しても良い。
他の構成は図１と同様で、プリント配線基板１２と電気的に接続するためのバンプ５１はビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。また、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。なお、後に、発明で示すが、本発明の棒状導電性物質をグリッドピンとして用いても良い。
この構造を採用した本発明の配線接続用ガラス基板２１の抗折強度を測定したところ、前記の実施の形態１で示した結果と同様にエッチング処理無し基板の強度に対して２．３倍程度の向上が見られた。
以上より、本構造を採ると上記と同様にエッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、従来のものに比べて強度的にも高い配線接続用ガラス基板２１を提供することができる。
次に、本発明の実施の形態５を説明する。
図７は本発明を示す配線接続用ガラス基板２１のビアホール部の拡大図である。図７において各孔１８の内部には１つまたは複数個の導電性粒子４５が存在し、その周囲に多孔質状の導電性物質３０が存在する。さらに、導電性物質３０内には、複数の気孔９９が散在している。図中では導電性粒子４５の形状を球状で表したが、本発明において形状は特に限定するものではない。
なお、実施の形態２と同様に導電性物質３０の気孔９９内または表面に低融点ガラス８０があっても良い。導電性物質３０はＰｔ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、ハンダ材等の金属や合金である。また、低融点ガラス８０は配線接続用ガラス基板２１とのぬれ性や拡散性の良い組成であれば良く、製造コストの観点から低温で軟化するものがさらに良い。
この際、溶融や焼結等で導電性物質３０の形状が変化しない温度とする。なお、導電性物質３０や低融点ガラス８６をビアホール（孔１８）内に充填する方法は導電性物質３０と低融点ガラス８０を独立に孔１８内に入れて加熱しても両者をペースト状にして充填しても良い。導電性ペーストについては後の発明で説明する。各孔１８の上面側は導電性物質３０の上に配線６１が形成される。この配線６１はベアチップ１０側の電極と電気的に接続される。なお、導電性物質３０の一部が突出した部分をバンプ電極として用いて、ベアチップ１０側の電極と電気的に接続しても良い。
他の構成は図１と同様で、プリント配線基板１２と電気的に接続するためのバンプ５１はビアホール電極４０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。また、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極７０を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。
この構造を採用した本発明の配線接続用ガラス基板２１の抗折強度を測定したところ、前記の実施の形態１で示した結果と同様にエッチング処理無し基板の強度に対して２．３倍程度の向上が見られた。
以上より、本構造を採ると上記と同様にエッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、従来のものに比べて強度的にも高い配線接続用ガラス基板２１を提供することができる。
次に、本発明の実施の形態６を説明する。
図８は本発明を示す配線接続用ガラス基板（配線ガラス基板）２１のビアホール部の拡大図である。これはビアホール（孔１８）の下面側に導電性粒子４７の一部が突出してバンプ電極を成す例である。ガラス基板４１にビアホール（孔１８）を形成し、その孔１８内に下面側内径より大きい導電性粒子４６、４７と多孔質状の導電性物質３０を充填する。導電性物質３０内には、複数の気孔９９が散在している。
なお、実施の形態２と同様に導電性物質３０の気孔９９内または表面に低融点ガラス８０の層があっても良い。この際、導電性物質３０はすべて同一径の粒を充填する必要はなく、図８のように径の異なる導電性物質３０を用いても良い。また、図９のようにサンドブラスト工法で形成した孔１９に充填しても良い。他の構成は図１と同様で、バンプ５２を成すその逆面は配線６１を形成する。なお、配線６１を形成せず、突出した導電性粒子４７をバンプ電極として用いても良い。また、ビアホール電極７０の形成方法は、導電性物質３０と低融点ガラス８０を独立に孔１９内に入れて加熱してもペーストにして充填しても良い。
この構造を採るとバンプ電極を形成する必要がないため、製造時間の短縮ができ、製造コストを低減することができる。
次に、本発明の実施の形態７を説明する。
図１０は本発明を示す配線接続用ガラス基板（配線ガラス基板）２２のビアホール部の拡大図である。上記までの発明ではプリント配線接続用基板の電極に接続するために配線接続用ガラス基板２２の方はバンプ電極を形成したが、ＣＰＵ等で用いられるグリッドピン７５を用いて直接的にプリント配線接続用基板に接続しても良い。
ここでは、グリッドピン７５を有する配線接続用ガラス基板２２の一例について示す。また、ビアホール形成にはサンドブラスト工法を用いた。なお、ビアホール形成方法に関しては、特に限定するものではない。図１０に示すようにガラス基板４４にビアホール（孔１９）を形成し、その孔１９内に凸状のグリッドピン７５を挿入する。グリッドピン７５の凸部は下面側孔内径より大きく、孔１９内部で引っかかるようになっている。
次に、多孔質状の導電性物質３０と低融点ガラス８１を充填する。導電性物質３０内には、複数の気孔９９が散在している。また、ビアホール電極の形成方法は、導電性物質３０と低融点ガラス８１を独立に孔１９内に入れて加熱してもペーストにして充填しても良い。他の構成は図１と同様で、ベアチップ１０と電気的に接続するための配線６１は上記と同様にビアホール電極を形成する際の導電性物質３０をそのまま利用しても、また、メッキを用いて作製しても良い。
この構造を採るとプリント配線基板１２と配線接続用ガラス基板２２とをはめ込み式で接続できるためハンダや合金等で電気的に接続する必要がない。そのため、製造時間の短縮ができ、製造コストを低減することができる。
また、グリッドピン自体を放熱経路（サーマルビア）として用いることもできる。構成は図９と同様である。
この構造を採るとプリント配線基板１２からの熱を特別なものを付加せずに放熱できるので、新たに放熱を行うための部材を導入することなく行うことができるため、コストを低減することができる。
次に、本発明の実施の形態８を説明する。
以下に、本発明の配線接続用ガラス基板の部材に関する発明を説明する。
図１１に配線接続用ガラス基板の作製方法を示す。本実施の形態では３００ｍｍ×２００ｍｍ及び厚み０．５ｍｍの低アルカリのホウケイ酸ガラス基板を用い、孔１６の形成にはサンドブラスト工法を適用した。先ずは良好な平坦性と平滑性を有する上記ガラス基板４３に孔径Φ１が０．３ｍｍ、ピッチＰが０．５ｍｍとなるように孔形成用マスク１３を設け、その上からサンドブラストにより孔１６を形成した。
その際、サンドブラストノズル１４からの噴射角度Ａ及びサンドブラストノズル１４とガラス基板４３の距離Ｂを調整することにより、孔１６のテーパ角度θをコントロールし、テーパ角度θが６５°、６８°、７０°、７４°、７９°、８２°、８５°及び８８°の配線用ガラスを８種類作製した。なお、テーパ角度θは、大口径側の孔径Φ１と小口径側の孔径Φ２を直線で結んだ角度より求めた。
図１２に示すように上記作製したガラス基板４３の孔１６の内壁に導体膜９０を形成し、切断することにより３６ｍｍ×１０ｍｍの配線接続用ガラス基板２１（図１参照）を多数作製した。導体膜９０の形成には、先ずはクロム膜を孔１６の大口径側よりスパッタリング法で形成し、その上から銅膜をメッキ法によって形成した。
また、切断にはダイサーを用いた。テーパ角度θが６５°の配線接続用ガラス基板２１では、導体形成時のそりが大きく、切断時に破損してしまった。それ以外の切断可能であった配線接続用ガラス基板２１は、光学的に表面及び内部を検査し、大きな欠陥が認められたものは不良品として取り除いた。ほとんどの欠陥は孔１６を形成する際、又は切断の際に発生した割れや欠けによるものであった。
本実施の形態で使用したホウケイ酸ガラス基板は透明（可視光領域の透過率：８０％）であったため、上表面のみならず、内部や下表面の検査も同時にでき、事前に欠陥品を容易に取り除けることができ、従来の不透明なセラミックス基板やガラスエポキシ基板とは異なり有効であった。このような光学的な検査は可視光領域の透過率が６０％以上のガラス基板４３であれば、容易に対応可能であり、信頼性の高い配線用ガラス板（配線ガラス基板）を分別するには有効な手段である。
上記光学的検査により良品として分別した配線用ガラス板について、上下面における貫通孔の導電性と４点曲げ強度によって評価した。導電性の評価に関しては、５０枚の配線用ガラス板を任意に選び、更に各基板の貫通孔をランダムに１０個所選定し、貫通孔に形成した導体膜の導電性チェックを行い、配線用ガラス板の不良率を求めた。４点曲げ強度の評価に関しては、２０枚の配線用ガラス板を任意に選び、上部スパン１０ｍｍ、下部スパン３０ｍｍとして強度試験を行った。
表１に作製した配線用ガラス板とその評価結果を示す。（ａ１）では、先でも述べたが、テーパ角度θが６５°と小さく、導体形成時のそり量が大きかったために、切断時に破損してしまい、評価をすることができなかった。θが６８°の（ａ２）では、若干のそりは発生したが、うまく切断でき、適切な評価が可能であった。（ａ２）の４点曲げ強度は（ａ１）を除く他のものに比べると低めではあったが、導電性不良率が０％と良好であった。θが８５°までの範囲にある（ａ３〜ａ７）では（ａ２）と同様に導電性不良率が０％であった。
しかし、θがさらに大きい８８°の（ａ８）では、導電性不良が認められた。これは、サンドブラスト工法による貫通孔内壁が図１３の状態のように荒れており、テーパ角度θが大きいと導体膜９０が貫通孔内壁に均一に形成し難いことが原因であったと考えられる。
逆にテーパ角度θが小さい側の（ａ２〜ａ７）では、貫通孔内壁が図１３の状態のように荒れていても、その荒れた面にスパッタ膜が十分に回り込み、貫通孔内壁に均一な導体形成が可能であったものと考えている。本実施の形態では、光学的検査により大きな欠陥が認められたガラス基板４３を取り除いたが、この取り除いた基板についても４点曲げ試験を実施した。
既に割れや欠けが存在しているガラス基板４３のために、θの大きさによらず、４点曲げ強度は４０ＭＰａ以下と大変小さかった。このように透明なガラス基板４３では良品と不良品の分別が容易であり、製造検査上、透明である有効性を確認した。先にも述べたが、可視光領域での透過率が６０％以上であれば、信頼性の高い貫通孔ガラス基板を分別することができる。
【表１】
Figure 2003007370
以上により、配線用ガラス板（配線ガラス基板）に形成される貫通孔内面のテーパ角度は６８〜８５°の範囲が良好であることが分かった。また、配線用ガラス板の可視光領域での透過率が６０％以上あることが好ましいことが分かった。本発明の配線用ガラス板は、貫通孔の小口径側の面に絶縁層や配線が多層化され、かつコンデンサーやインダクターが内臓される受動素子等とすることが好ましい。一方、配線用ガラス板の大口径側の面はマザーボードに接続されることが望ましい。
次に、本発明の実施の形態９を説明する。
携帯電話やデジタルカメラ等の小型モバイル機器に搭載される配線基板では、高信頼化、低コスト化と小型化が通常以上に要求されている。そこで、本実施の形態では、ディスプレイ用ガラス基板として手に入れやすく、しかも単位面積当たりの価格が安いガラス基板を選定して、実施の形態８と同様にして配線用ガラス板を作製した。ガラス基板のサイズは、４２０ｍｍ×３６０ｍｍとし、厚みは０．５ｍｍと０．７ｍｍの２種類とした。厚み０．５ｍｍには低アルカリのホウケイ酸ガラス基板、厚み０．７ｍｍには無アルカリのホウケイ酸ガラス基板を用いた。これらのガラス基板は良好な平坦性と平滑性、及び透明性番有していた。
配線用ガラス板の作製方法は、図１１に示したようにガラス基板４３に孔径Φ１が０．３ｍｍ、ピッチＰが０．５ｍｍとなるように孔形成用マスク１３を設け、その上からサンドブラストによりテーパ角度が８０°となるように孔１６を形成した。
次に孔１６を形成したガラス基板４３をフッ酸系水溶液に浸漬し、貫通孔内壁を化学エッチングした。その際、貫通孔内壁が均一にエッチングされるように超音波を当てながら行った。エッチング量は５μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍとした。
エッチング後の貫通孔内壁の状態は図１４に示すようにほぼ円形状又はクレータ状の多数の凹凸からなっていた。エッチング前の図１３と比較すると、微細な割れや欠けが除去され、その表面にはガラス基板４３の結晶粒界が識別出来る程度まで平滑にエッチングされていた。
次に図１２で示したと同様にエッチングを施した孔１６の内壁に導体膜９０を形成し、切断することにより３６ｍｍ×１０ｍｍの配線接続用ガラス基板を多数作製した。
導体膜９０の形成には、先ずはクロム膜を孔１６の大口径側よりスパッタリング法で形成し、その上から銅膜及びアルミニウム膜をメッキ法によって順次形成した。また、切断にはレーザーを用いたカッティング装置を用いた。切断した配線接続用ガラス基板は、光学的に表面及び内部を検査し、大きな欠陥が認められたものは不良品として取り除いた。
実施の形態８に比べると不良品数は著しく低減されていた。これは、化学エッチングにより微細な割れや欠けが除去されたことが原因であると考えられる。微細であってもこのような割れや欠けが存在すると、切断時にこれらの割れや欠けが伸展し、不良品が比較的に多く発生するが予測される。このようなことからも、サンドブラスト工法による貫通孔内壁の化学エッチングは、非常に有効である。
上記光学的検査により良品として分別した配線用ガラス板（配線ガラス基板）について、実施の形態８と同様に上下面における貫通孔の導電性と４点曲げ強度によって評価した。表２に厚み０．５ｍｍの低アルカリのホウケイ酸ガラス基板、表３に厚み０．７ｍｍの無アルカリのホウケイ酸ガラス基板を用いて作製した配線用ガラス板の評価結果を示す。
表２に示した（ｂ１〜ｂ６）及び表３で示した（ｃ１〜ｃ６）では、貫通孔に形成した導体膜の導電性不良は認められなかった。４点曲げ強度に関しては、表２の（ｂ１〜ｂ６）及び表３の（ｃ１〜ｃ６）とも同様な傾向を示した。エッチングを施した（ｂ２〜ｂ６）と（ｃ２〜ｃ６）をエッチングを施さなかった（ｂ１）と（ｃ１）にそれぞれ比較すると、強度が著しく向上し、また強度のバラツキも低減されており、配線用ガラス板の信頼性向上には貫通孔内壁の化学エッチングが大変有効であることが分かった。
【表２】
Figure 2003007370
【表３】
Figure 2003007370
また、エッチング量に関しては、その増加ともに強度も増加し、エッチング量３０μｍでは逆に強度が減少した。エッチング量３０μｍの（ｂ６）と（ｃ６）では、配線用ガラス板の板厚が薄くなること、及び貫通孔の孔径が大きくなりすぎることから、強度が減少したものと考えられる。また、（ｂ６）と（ｃ６）では基板表面部までもエッチングにより荒れていた。すなわち、３０μｍのエッチング量は大きすぎであり、５〜２０μｍのエッチング量が好ましいことが分かった。
本実施の形態及び実施の形態８では、配線用ガラス板の板厚を０．３〜０．７ｍｍの範囲で検討した。板厚が大きいほど、導体形成時のそりが少なく、しかも強度が高いことから、信頼性の高い配線用ガラス板が得られるが、一方貫通孔を形成するためのコストがより多くかかること、及び小型化には不利なことから、板厚は大きくともせいぜい０．７ｍｍであると考えられる。
また、板厚が小さいと貫通孔を形成するためのコストを削減できるが、そりや強度の問題から板厚は薄くともせいぜい０．３ｍｍであると考えられる。すなわち、配線用ガラス板の板厚は０．３〜０．７ｍｍの範囲が好ましいと考えられる。導体形成時の配線用ガラス板のそりは、板厚の他にガラス基板のヤング率にも関連する。ヤング率が大きいほどそりを低減できる。
本実施の形態及び実施の形態８では、ヤング率が７０ＧＰａ以上とガラス中では比較的ヤング率の高いガラス基板を使用した。ヤング率が７０ＧＰａ未満では板厚０．３ｍｍのときにそる可能性が十分にあり、好ましくはヤング率が７０ＧＰａ以上である配線用ガラス板であることが望ましいと考えられる。
なお、強度向上のために、図１５のようにガラス基板４２にサンドブラスト法で形成した孔１９内壁面に低融点ガラス８６を形成して、高強度化を図っても良い。この際、低融点ガラス８６は薄い膜状のもので良く、スパッタリングや、低融点ガラスを含むスラリー状のものを吹き付けても良い。
なお、図１６のように前記までに示した多孔質状の導電性物質３１の表面を低融点ガラス８２でコートしたものや、上記と同様にスパッタリングや低融点ガラスを含むスラリー状のものを吹き付けて形成した粒子を充填して焼成しても良い。この構成を採ると、これまでに示した導電性物質と低融点ガラスの両方を１度に入れることができるため、ビアホール電極の製造時間を短縮することができる。
また、図１７のように、先に示した図１６の導電性物質３８を溶剤とビヒクル７９で混合した導電性ペースト７７を用いても良いし、導電性物質３８の表面を低融点ガラス８２でコートせずに低融点ガラスをガラスフリットの形でペーストにしても良い。導電性ペーストの形を採用すると本発明の配線接続用ガラス基板に限定することなく、セラミックスを用いた配線接続用基板にも適用できる。
また、従来からの印刷機を用いることができるため、新たに製造装置を導入する必要がない。この導電性ペーストを用いた配線接続用ガラス基板は上記と同様にビアホール電極の製造時間を短縮できるため、製造コストを低減することができる。
本実施の形態においては、配線用ガラス板の貫通孔に導体が形成され、一方の面に配線層を形成し、ベアチップを搭載し、又他方の面にはバンプを形成し、バンプをプリント配線板に接続して、半導体モジュールが製作される。
次に、本発明の実施の形態１０を説明する。
３００ｍｍ×２００ｍｍ及び厚みが０．５ｍｍのアルミノシリケートガラス基板とリチウムシリケートガラス基板を用い、実施の形態８、９と同様にして配線用ガラス板を作製した。これらのガラス基板は良好な平坦性と平滑性を有し、可視光領域での透過率が５０％以上であった。また、熱膨張係数が実施の形態８、９で使用したガラス基板に比べると著しく大きかった。実施の形態８、９で使用したガラス基板の熱膨張係数は室温から３５０℃の温度範囲で（３０〜５５）×１０−７／℃であった。これに対して本実施例で使用したガラス基板では（７５〜１００）×１０−７／℃であった。
配線用ガラス板の作製方法は、図１１に示したようにガラス基板４３に孔径Φ１が０．２ｍｍ、ピッチｐが０．４ｍｍとなるように孔形成用マスク１３を設け、その上からサンドブラストによりテーパ角度が８０°となるように孔１６を形成した。
次に実施の形態９と同様にして孔１６を形成したガラス基板４３をフッ酸系水溶液に浸漬し、貫通孔内壁を１０μｍエッチングした。エッチング後の貫通孔内壁の状態は図１４のようになっていた。
本発明では、孔１６への導体形成にペースト法を用いた。また、導体ペーストには表４に示すように白金、金、銀、銅の導電性微粒子と各種低融点ガラス粉末からなる５種類について検討した。貫通孔への導電性ペーストの充填は、印刷装置を用いて行った。充填後、ガラス基板の変形温度未満である４５０〜６００℃の範囲で導体を焼結した。
なお、（ｄ３）の導体ペーストのみ銅の酸化を防止するために還元雰囲気で処理をした。孔へ導体ペーストを充填、焼結したガラス基板をダイサーにより切断することにって３６ｍｍ×１０ｍｍの配線用ガラス板を多数作製した。切断した配線用ガラス板は、光学的に表面及び内部を検査し、大きな欠陥が認められたものは不良品として取り除いた。不良品数は実施例９に比べても低減されていた。これは、化学エッチングにより除去しきれなかった微細な割れや欠けが、導体ペーストの充填、焼結によって封止されたことが原因であると考えられる。
【表４】
Figure 2003007370
上記光学的検査により良品として分別した配線用ガラス板について、実施の形態８、９と同様に上下面における貫通孔の導電性と４点曲げ強度によって評価した。どの配線用ガラス板及び導体ペーストにおいても導電性不良の発生は認められなかった。また、４点曲げ強度に関しても、導体ペーストを貫通孔へ充填、焼結する前に比べると２〜５割向上しており、貫通孔への導体形成にはペースト法が有効であることが分かった。この配線用ガラス板を用いて受動素子を内蔵した実装基板を試作した結果、小型高性能化と低コスト高信頼化できる見通しを得た。
本発明の導体ペーストには、表４の（ｄ４）、（ｄ５）で示したように低融点ガラスとして酸化鉛を主成分としたガラスを用いたケースもあるが、環境上、（ｄ１〜ｄ３）で示したような鉛を実質的に含まない酸化バナジウムを主成分とするガラス、酸化ビスマスを主成分とするガラス、又は酸化スズを主成分とする低融点ガラスを用いることが好ましい。
また、本実施の形態では、熱膨張係数の高いガラス基板を使用しており、熱膨張係数が室温から３５０℃の温度範囲で（３０〜１００）×１０−７／℃の範囲であれば、配線用ガラス板として適用できることも確認した。さらに、Ｌａ、Ｙ、Ｇｄ、Ｅｒ、Ｐｒ、Ｎｄ、Ｓｍ、Ｈｏ、Ｙｂ、Ｅｕ、Ｔｂ等の希土類元素を少なくとも１種類以上を少量含むホウケイ酸ガラス基板、アルミナシリケートガラス基板、リチウムシリケートガラス基板についても検討したが、易加工性と高強度化を更に両立でき、サンドブラスト工法により貫通孔を形成する配線用ガラス板として有効であることが分かった。
次に、本発明の実施の形態１１を説明する。
多孔質状電極の形成方法について説明する。表５に製作したペーストの組成と結果を示す。なお、ペースト成分は表４の（ｄ４、ｄ５）をベースとし、導体はＡｇを用い、結晶化ガラスは軟化点５２０℃のＰｂＯ−Ｂ２Ｏ３−ＺｎＯ系とＰｂＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラスを使用した。熱膨張率を調整するために、フィラーにはＳｉＯ２とＰｂＴｉＯ３を使用した。また、バインダーにはエチルセルローズ、溶剤にはα−テレピネオールを用いた。
【表５】
Figure 2003007370
試験体はホウケイ酸ガラスの表面に印刷装置で１５Φ×１００〜１５０μｍサイズにペーストを塗布し、４６０〜５２０℃×４０ｍｉｎで焼成した。電気抵抗率は４端針法により、体積収縮率は１２０℃でベーク後の試料を基準に焼成後の体積変化よりそれぞれ求めた。（ｅ１）の結晶化ガラス１０ｗｔ％の時はＡｇ粒子の粒成長が顕著であり、体積収縮率も１５〜２１％であった。
なお、従来のＡｇ粒子のみのペーストの場合、２３％以上の体積収縮を生じる。（ｅ２）から（ｅ９）では、体積収縮率は（ｅ１）より小さく、図２（ｂ）で示した多孔質状の導電性物質であることを確認した。
これは、結晶化ガラスがＡｇ粒子のネック形成を阻害するために発生するものと考える。そのため、低融点ガラスと反応して結晶化ガラスとなる核形成物質を加えても同様に多孔質電極を形成できる。また、導体の粒成長を阻害するフィラー材を添加しても同様である。なお、これらの核形成物質やフィラー材はその材質について特に限定するものではない。
一例として、ガラスの厚みを０．３ｍｍ、孔内径をΦ０．２ｍｍ、ビアホール電極の抵抗を１個０．３Ω以内とすると導電性物質の電気抵抗率は３．２×１０−５Ω・ｍ以内にする必要がある。そのため、（ｅ９）は電気抵抗率が５．８〜７．２×１０−５と大きい。組成比に関しては、特に限定せず、適性組成を選べば良いが、上記のようにビアホール部の電気抵抗を小さくするためには、導体と結晶化ガラスの和に対して体積比で２０〜８２．５％の結晶化ガラスを含有することが好ましい。
また、ガラス板の軟化点及び導体の焼成温度と同等または低い軟化点を有する結晶化ガラスを用いると表４の（ｄ１）〜（ｄ３）においてもこの傾向が生じることを確認した。
貫通孔への導電性ペーストの充填は、印刷装置を用いて行った。充填後、ガラス基板の変形温度未満である４５０〜６００℃の範囲で導体を焼結した。なお、表４（ｄ３）の導体ペーストのみ銅の酸化を防止するために還元雰囲気で処理をした。孔へ導体ペーストを充填、焼結したガラス基板をダイサーにより切断することにって３６ｍｍ×１０ｍｍの配線用ガラス板を多数作製した。
光学的検査により良品として分別した配線用ガラス板について、先と同様に上下面における孔の４点曲げ強度によって評価した。導体ペーストを貫通孔へ充填、焼結する前に比べると抗折強度が２〜５割向上しており、貫通孔への導体形成にはペースト法が有効であることが分かった。本発明のガラス板は化学エッチングにより除去しきれなかった微細な割れや欠けが、導体ペーストの充填、焼結によって封止されることにより、強度が向上すると考える。
以上より、配線用ガラス板に用いるペーストとしては導体と結晶化ガラスの和に対して体積比で２０〜８２．５％の結晶化ガラスを含む範囲が多孔質状の導電性物質を形成する上で良好であることが分かった。
次に、本発明の実施の形態１２を説明する。
多孔質状の導電性物質にある気孔をガラスで強度補強するために、低融点軟化ガラスを加えたペーストを作製した。表６に製作したペーストの組成と結果を示す。なお、導体はＡｇを用い、結晶化ガラスは軟化点４６０〜５２０℃のＰｂＯ−Ｂ２Ｏ３−ＺｎＯ系とＰｂＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラスを使用した。また、バインダーにはエチルセルローズ、溶剤にはα−テレピネオールを用いた。
【表６】
Figure 2003007370
試験体の製作条件、試験方法は前記と同様である。なお、多孔質状の導電性物質を形成するための組成は表２（ｅ２）を用いた。（ｆ１）〜（ｆ７）において、図４（ｂ）と同様に多孔質状の導電性物質の気孔内及び表面にガラス層が存在することを確認した。
また、電気抵抗率、体積収縮率ともに良好であることがわかった。しかし、（ｆ８）についてはＳＥＭ像よりガラスの凝集体が存在することを確認した。ガラスの凝集体が存在すると巨大な気孔を発生させるので、強度低下を招く恐れがある。結晶化ガラスの量を（ｅ２）→（ｅ８）と増加するにつれて、ビアホール電極の抵抗０．３Ω以内にできる組成は低融点軟化ガラスの添加量の少ない（ｆ７）→（ｆ１）へとシフトした。
これは、結晶化ガラスと低融点軟化ガラスの総和体積に起因するもので、Ａｇ粒子の電気的接触が阻害され、電流経路が寸断されるためである。組成比に関しては、特に限定せず、適性組成を選べば良いが、上記のようにビアホール部の電気抵抗を小さくするためには、導体と結晶化ガラスと低融点ガラスの和に対して体積比で最大８５％（８５％以内）まで低融点軟化ガラスを添加できることが分かった。また、ガラス板の軟化点及び導体の焼成温度と同等または低い軟化点を有する低融点軟化ガラスを用いると表４の（ｄ１）〜（ｄ３）においてもこの傾向が生じることを確認した。
以上より、配線用ガラス板に用いるペーストとしては導体と結晶化ガラスと低融点軟化ガラスの和に対して体積比で８５％以内の低融点軟化ガラスを含む範囲が多孔質状の導電性物質の気孔を補完する上で良好であることが分かった。
上記光学的検査により良品として分別した配線用ガラス板について、先と同様に上下面における孔の４点曲げ強度によって評価した。導体ペーストを貫通孔へ充填、焼結する前に比べると抗折強度が２〜５割向上しており、貫通孔への導体形成にはペースト法が有効であることが分かった。この配線用ガラス板を用いて受動素子を内蔵した実装基板を試作した結果、小型高性能化と低コスト高信頼化できる見通しを得た。
本発明の導体ペーストには、表４の（ｄ４）、（ｄ５）で示したように低融点ガラスとして酸化鉛を主成分としたガラスを用いたケースもあるが、環境上、表４の（ｄ１〜ｄ３）で示したような鉛を実質的に含まない酸化バナジウムを主成分とするガラス、酸化ビスマスを主成分とするガラス、又は酸化スズを主成分とする低融点ガラスを用いることが好ましい。
以上より、本構造を採ると上記と同様にエッチング処理、スパッタリング及びメッキを併用する従来の方法において製造工程を簡略化でき、製造時間を短縮できるため、製造コストを低減することができる。また、体積収縮率も小さく、従来のものに比べて強度的にも高い配線接続用ガラス基板を提供することができる。
次に、本発明の実施の形態１３を説明する。
図１８に酸化物膜により表面処理した穴あけ基板の断面及び上面の構成図を示す。ガラス基板４８には孔１５があり、対向する２面の配線面９１、９２及び孔１５表面に酸化物膜９５を形成した。以下その手順を示す。
旭硝子製のガラス基板（１５０ｍｍ×１５０ｍｍ×０．３ｍｍ）に、東京応化工業製のフィルムレジストを８０℃、４ｋｇ／ｃｍ２でラミネートし、マスクを装着し、超高圧水銀ランプを用い３０ｍＪ／ｃｍ２で露光し、２％Ｎａ２ＣＯ３水溶液をスプレーで吹き付け現像した。
次いでサンドブラストにより穴あけ加工を施し、直径２００μｍ、ピッチ径２００μｍの貫通孔を基板全面に作成した。作製した貫通孔の断面構造は、上下２つの開口部の大きさが異なっていた。両開口部のテーパ角度は８０°であった。穴あけ加工したガラス基板の強度は３点曲げ試験を行ったところ、６５ＭＰａであった。穴あけ加工前の３点曲げ強度は２１０ＭＰａであり、機械加工により強度は１／３に低下した。
次に、熱膨張係数の異なるＦｅ、Ｓｎ、Ｔｉ、Ａｌ、Ｓｍ、Ｐｒの酸化物のコーティング液を作製した。以下に、作製条件を示す。
［Ｆｅ］和光純薬製硝酸鉄２０ｇをエチレングリコール８０ｇに溶解し、ＨＮＯ３を２ｇ加え８５℃で２時間撹拌しコーティング液とした。
［Ｓｍ］和光純薬製硝酸サマリウムを用いてＦｅ同様に作製した。
［Ｐｒ］硝酸プラセオジウムを用いてＦｅ同様に作製した。
［Ｓｎ］高純度化学製塩化スズ２０ｇにイソプロパノール７０ｇを加え、エタノールアミン１０ｇを加えて撹拌した。次いで水５ｇを加えて８５℃で２時間撹拌しコーティング液とした。
［Ｔｉ］高純度化学製チタニウムイソプロポキシド２０ｇをイソプロパノール７０ｇに溶解し、エタノールアミンを１０ｇ添加して８５℃で２時間撹拌してコーティング液とした。
［Ａｌ］高純度化学製アルミニウムイソプロポキシド２０ｇに水７０ｇを加え８５℃で３０分撹拌した。次いで硝酸３ｇを添加し８５℃で撹拌しクリアーゾルを得た後、エチレングリコール１０ｇを添加しコーティング液とした。
ガラス基板の表面処理は、作製した各コーティング液を８０℃に保ち、穴あけ加工したガラス基板を５分間浸漬し取り出し、余分なコーティング液をふき取り、１５０℃で５分乾燥後に４５０℃で１時間焼成して、酸化物膜を対向する２つの面の配線面及び貫通孔表面に作製した。
作製したサンプルの評価結果を表７に示す。
【表７】
Figure 2003007370
表７の結果より、熱膨張係数が８ｐｐｍ／℃以上であれば、基板の強度が向上することがわかった。
次に、本発明の実施の形態１４を説明する。
熱膨張係数の大きな酸化物を表面にコーティングし、圧縮応力を発生させクラックの成長を抑制する場合、圧縮応力がコーティング膜の厚さに影響されると考えられる。そこで、膜厚と強度の関係を調べるため、Ｆｅコーティング液を用いて膜厚を変化させたサンプルを作製し評価した。
コーティング液は粘度の異なるＦｅの酸化物のコーティング液を作製し、膜厚を変化させた。和光純薬製硝酸鉄２０ｇをエチレングリコール８０ｇに溶解し、ＨＮＯ３を２ｇ加え８０℃で撹拌してコーティング液とした。なお、コーティング液の粘度は撹拌時間により制御した。
ガラス基板の表面処理は、８０℃に保ち、実施の形態１３で作製した穴あけ加工された基板を５分間浸漬し取り出し、余分なコーティング液をふき取り、１５０℃で５分乾燥後に４５０℃で１時間焼成して、酸化物膜を対向する２つの面の配線面及び貫通孔表面に作製した。
作製したサンプルの評価結果を表８に示す。
【表８】
Figure 2003007370
表８の結果より、０．２〜１．０μｍの範囲であれば高強度化できることがわかった。１．０μｍを超えると膜が剥離している部分が多く、効果が得られていない。０．３μｍ以上では膜にクラックが発生しているが、１．０μｍ以下であれば接着性に問題がないので十分な効果が得られている。
次に、本発明の実施の形態１５を説明する。
コーティング液はＳｉＯ２との反応性の異なるＣｏ、Ｎｉ、Ｂａ、Ｓｒ、Ｚｒ、Ｓｂ、Ｉｎの酸化物の含浸液を作製した。作製条件を以下に示す。
［Ｃｏ］和光純薬製硝酸コバルト１０ｇを水５０ｇに溶解し、エチレングリコール３０ｇに添加し含浸液とした。
［Ｎｉ］和光純薬製硝酸ニッケルを用いてＣｏ同様に作製した。
［Ｂａ］和光純薬製硝酸バリウムを用いてＣｏ同様に作製した。
［Ｓｒ］和光純薬製硝酸ストロンチウムを用いてＣｏ同様に作製した。
［Ｚｒ］和光純薬製硝酸ジルコニルを用いてＣｏ同様に作製した。
［Ｓｂ］イソプロポキシアンチモン１０ｇにイソプロパノール９０ｇを加え、撹拌して含浸液とした。
［Ｉｎ］イソプロポキシインジウムを用いてＳｂ同様に作製した。
ガラス基板の表面処理は次の通りである。作製した各コーティング液に実施の形態１３で作成した穴あけ加工した基板を浸漬し、真空ポンプが接続されたデシケータ内に入れ、減圧下で１０分間含浸させた後取り出した。余分な液をふき取り、１５０℃で５分乾燥後に４５０℃で１時間焼成して、酸化物膜を対向する２つの面の配線面及び貫通孔表面に作製した。
作製したサンプルの評価結果を表９に示す。
【表９】
Figure 2003007370
表９の結果より、ＳｉＯ２との反応性が良好であれば、基板強度が向上することがわかった。
次に、本発明の実施の形態１６を説明する。
コーティング液は、実施の形態１３及び実施の形態１５で作製したＦｅ、Ｚｒコーティング液にＮａを添加して作製した。作製条件を以下に示す。
［Ｆｅ−Ｎａ］硝酸ナトリウム２０ｇに水７０ｇを加え８５℃に加熱し溶解させた後、エチレングリコール１０ｇを添加してＮａコーティング液とした。
次いで実施の形態１３で作製したＦｅコーティング液５０ｇにＮａコーティング液を５０ｇ添加してコーティング液とした。
［Ｚｒ−Ｎａ］硝酸ナトリウム２０ｇに水７０ｇを加え８５℃に加熱し溶解させた後、エチレングリコール１０ｇを添加してＮａコーティング液とした。
次いで実施の形態１３で作製したＺｒ含浸液５０ｇにＮａコーティング液５０ｇを添加してコーティング液とした。ガラス基板の表面処理は、実施の形態１３と同様である。
作製したサンプルの評価結果を表１０に示す。
【表１０】
Figure 2003007370
表１０の結果より、Ｎａ２Ｏを添加することによりＦｅ及びＺｒ酸化物はよりＳｉＯ２と反応しやすくなり、基板の強度が向上することがわかった。
次に、本発明の実施の形態１７を説明する。
ガラス中のＮａ添加量を大きくしコーティング膜との接着性を向上させるためＮａ添加量の多いガラスを作製した。各種酸化物や炭酸塩を原料に表１１に示した組成となるよう、ＳｉＯ２、Ａｌ２Ｏ３、Ｂ２Ｏ３、Ｎｄ２Ｏ３、Ｓｂ２Ｏ３、Ｎａ２ＣＯ３、Ｌｉ２ＣＯ３を秤量し、ライカイ機を用いて乾燥状態で混合した。混合した原料を白金ルツボに入れ９５℃で２時間溶融し、専用の型に流し込みプレスして１５０ｍｍ×１５０ｍｍ×０．５ｍｍのガラス基板を作製した。作製したガラス基板は５５０℃で１時間歪取りを行い、炉冷し取り出した。
穴あけ基板の作成は実施の形態１３と同様である。また、コーティング液は、実施の形態１３、１５と同様に行い、Ｆｅ、Ｚｒコーティング液を作製した。なお、ガラス基板の表面処理は実施の形態１３と同様である。
作製したサンプルの評価結果を表１２に示す。
【表１１】
Figure 2003007370
【表１２】
Figure 2003007370
表１２の結果より、ガラス基板のＮａ２Ｏ添加量を多くすることによりＦｅ及びＺｒ酸化物はよりＳｉＯ２と反応しやすくなり、コーティング液へＮａを添加する方法と同様に基板の強度が向上することがわかった。
次に、本発明の実施の形態１８を説明する。
コーティング液は実施の形態１６で作製したＦｅ−Ｎａコーティング液を使用した。
エッチング処理は、実施の形態１３で作成した穴あけ基板を用いて、貫通孔を形成したガラス基板をフッ酸系水溶液に浸漬し、貫通孔内壁を化学エッチングした。その際、貫通孔内壁が均一にエッチングされるように超音波を当てながら行った。エッチング後の貫通孔内壁の状態は図１４に示すようにほぼ円形状又はクレータ状の多数の凹凸からなっていた。
ガラス基板の表面処理は、実施の形態１６で作成したＦｅ−Ｎａ及びＺｒ−Ｎａコーティング液を用いて、実施の形態１６と同様にガラス基板の対向する２つの面の配線面９１と貫通孔の表面に酸化物膜９５をコーティングした。酸化物膜９５の断面は図１９に示すように、ガラス基板４８の貫通孔内壁にエッチングにより形成されたほぼ円形状又はクレータ状の多数の凹凸を有する基板表面の形状をほぼ維持しており、コーティング後もクレータ状の多数の凹凸が観察された。
作製したサンプルの強度試験を行ったところ、Ｆｅ−Ｎａ使用時で１７６ＭＰａ、Ｚｒ−Ｎａ使用時で１８１ＭＰａの強度を有しており、エッチング処理したガラス基板にコーティングすることで、より高強度化できることがわかった。
次に、本発明の実施の形態１９を説明する。
半導体チップの配線密度に応じた間隔で前記ガラス基板の一方の面上に配置された複数の高密度端子と、貫通孔の内壁とを電気的に接続する配線をメッキ法を用いて形成した例を図２０の工程図に従い以下に示す。
ステップ１：マスクの作成
実施の形態１７で作製したガラス基板４９に東京応化工業製フィルムレジストを８０℃、３ｋｇ／ｃｍ２でラミネートした。
次に、所定の孔を描いたマスクを装着して、超高圧水銀ランプで３０ｍＪ／ｃｍ２で露光し、０．５％Ｎａ２ＣＯ３水溶液を用いてスプレーで現像し、ガラス基板４９上に孔形成用マスク１３を形成した。
ステップ２：加工
サンドブラストを用いてガラス基板４９に孔２５を形成した。作製した孔２５の断面構造は、上下２つの開口部の大きさが異なっていた。両開口部のテーパ角度８は７４°であった。
ステップ３：表面処理
実施の形態１６で作成したＦｅ−Ｎａコーティング液を用いて、実施の形態１６同様の操作で表面処理を行ない、孔２５表面に酸化物膜９６を形成した。このときのガラスの表面である対向する２つの面の配線面には酸化物膜９７が形成されていたが、その膜厚は孔２５表面の酸化物膜９６と異なり５０ｎｍと薄いものであった。なお、表面処理するガラス基板は、加工後に化学エッチング処理を行ない、ある程度高強度化した基板を用いることができる。この場合、基板のクラック等が除去され割れにくく、基板のハンドリングが良好となる。
ステップ４：給電層８５の形成
給電層８５の形成は、プレディップ、増感剤処理、水洗、密着促進剤処理、メッキの工程を行う。
プレディップ：ＰＤ−３０１（日立化成工業社製、商品名）に表面処理後の基板を室温で３ｍｉｎ浸漬して処理した。
増感剤処理：ＨＳ−２０２Ｂ（日立化成工業社製、商品名）に浸漬し、室温で３ｍｉｎ処理した。
水洗：蒸留水に３ｍｉｎ室温で浸漬し処理した。
密着促進剤処理：ＡＤＰ−６０１（日立化成工業社製、商品名）に浸漬し、室温で５ｍｉｎ処理した。
メッキ：ＣＵＳＴ２０１（日立化成工業社製、商品名）に浸漬し、室温で３０ｍｉｎ処理した。
この工程で、表面処理により作成した酸化物膜９６上に、厚さ０．３μｍの給電層８５を形成した。なお、給電層８５はこの段階で孔２５表面のみでなくガラスの表面である対向する２つの面の配線面にも形成される。
ステップ５：導電膜の形成
電解メッキ液に浸漬し、２時間通電処理し、孔２５を導体で埋め込み導電膜９３を形成した。なお、導電膜９３はこの段階で孔２５表面のみでなくガラス基板の対向する２つの面の配線面にも形成され、その厚さは１８μｍとなった。
ステップ６：配線の形成
東京応化工業製フィルムレジストを８０℃、３ｋｇ／ｃｍ２でラミネートした。次いで、所定のマスクを装着し超高圧水銀ランプで３０ｍＪ／ｃｍ２で露光し、０．５％Ｎａ２ＣＯ３水溶液を用いスプレーで現像し、配線６２及びパッド状電極９８を形成した。なお、孔２５の上下部にはパット状のマスクを配置させ、孔内の導電膜９３を保護した。
以上のように機械加工した貫通孔に表面処理を行い高強度化した基板の貫通孔内部及び基板表面に、密着性が良好な配線が形成された半導体接続用ガラス基板を作製できた。
次に、本発明の実施の形態２０を説明する。
半導体チップの配線密度に応じた間隔で前記ガラス基板の一方の面上に配置された複数の高密度端子と、貫通孔の内壁とを電気的に接続する配線を導電性ペーストを用いて形成した例を図２１の工程図に従い以下に示す。
ステップ１：マスクの作成
実施の形態１７で作製したガラス基板４９に東京応化工業製フィルムレジストを８０℃、３ｋｇ／ｃｍ２でラミネートした。次いで、所定の孔を描いたマスクを装着し超高圧水銀ランプで３０ｍＪ／ｃｍ２で露光し、０．５％Ｎａ２ＣＯ３水溶液を用いてスプレーで現像し、さらにガラス基板４９上に孔形成用マスク１３を形成した。
ステップ２：加工
サンドブラストを用いてガラス基板４９に孔２５を形成した。作製した孔２５の断面構造は、上下２つの開口部の大きさが異なっていた。両開口部のテーパ角度８は７４°であった。
ステップ３：表面処理
実施の形態１６で作製したＦｅ−Ｎａコーティング液を用いて、実施の形態１６同様の操作で表面処理を行ない、孔２５表面に酸化物膜９６を形成した。このときのガラスの表面である対向する２つの面の配線面には酸化物膜９７が形成されていたが、その膜厚は孔２５表面の酸化物膜９６と異なり５０ｎｍと薄いものであった。なお、表面処理するガラス基板は、加工後に化学エッチング処理を行ない、ある程度高強度化した基板を用いることができる。この場合、基板のクラック等が除去され割れにくく、基板のハンドリングが良好となる。
ステップ４：ペースト充填（電極形成）
貫通孔への導体形成にペースト法を用いた。また、導体ペーストには銀の導電性微粒子と低融点ガラス粉及び溶剤からなる。導電性微粒子は銀のほか白金、金、銅の導電性微粒子を用いることができる。貫通孔への導体ペーストの充填は、貫通孔の大口径側より導体ペーストを塗布した。
充填後、ガラス基板の変形温度未満である５００〜６００℃の範囲で導体を焼結し、貫通孔内部に低融点ガラス８３の層とビアホール電極７１を形成した。なお、銅の微粒子からなる導体ペーストのみ銅の酸化を防止するために還元雰囲気で処理することが好ましい。なお、導体ペーストは、導電性微粒子、低融点ガラス粉、溶剤からなるが、このペースト内にガラス基板の表面処理に用いるコーティング液のゾル液を混合した、ゾル混合ペーストを用いることができる。
ステップ５：給電層８５の形成
給電層８５の形成は、プレディップ、増感剤処理、水洗、密着促進剤処理、メッキの工程を行う。
プレディップ：ＰＤ−３０１（日立化成工業社製、商品名）に表面処理後の基板を室温で３ｍｉｎ浸漬して処理した。
増感剤処理：ＨＳ−２０２Ｂ（日立化成工業社製、商品名）に浸漬し、室温で３ｍｉｎ処理した。
水洗：蒸留水に３ｍｉｎ室温で浸漬し処理した。
密着促進剤処理：ＡＤＰ−６０１（日立化成工業社製、商品名）に浸漬し、室温で５ｍｉｎ処理した。
メッキ：ＣＵＳＴ２０１（日立化成工業社製、商品名）に浸漬し、室温で３０ｍｉｎ処理した。
この工程で、表面処理により作成した酸化物膜１０上に、厚さ０．３μｍの給電層８５を形成した。
ステップ６：導電膜９３の形成
電解メッキ液に浸漬し、２時間通電処理し、酸化物膜９７上に導電膜９３を形成した。２つの面の配線面にも形成され、その厚さは１８μｍとなった。
ステップ７：配線の形成
東京応化工業製フィルムレジストを８０℃、３ｋｇ／ｃｍ２でラミネートした。次いで、所定のマスクを装着し超高圧水銀ランプで３０ｍＪ／ｃｍ２で露光し、０．５％Ｎａ２ＣＯ３水溶液を用いスプレーで現像し、配線６２及びパット状電極９８を形成した。なお、孔の上下部にはパット状のマスクを配置させ、孔内のビアホール電極７１を保護した。
以上のように機械加工した貫通孔に表面処理を行い高強度化した基板の貫通孔内部及び基板表面に、密着性が良好な配線が形成された半導体接続用ガラス基板を作製できた。
ペースト充填を用いた場合、ペースト中のガラスと酸化物膜が反応しガラス基板の接着性が良好となる。また、貫通孔を穴埋めしているため、メッキ法に比べより強度の高いガラス基板を得ることができる。
次に、本発明の実施の形態２１を説明する。
サンドブラスト加工した基板をエッチング処理した基板を使用し、導電性ペーストを用いて貫通孔内に電極を形成した例を以下に示す。
実施の形態２０同様貫通孔をサンドブラストを用いて形成した。次いで以下に示すように基板をエッチング処理したのち、酸化物をコーティングし表面処理を行った。エッチング処理は、孔２５を形成したガラス基板４９をフッ酸系水溶液に浸漬し、貫通孔内壁を化学エッチングした。その際、貫通孔内壁が均一にエッチングされるように超音波を当てながら行った。エッチング後の貫通孔内壁の状態は図２２に示すようにほぼ円形状又はクレータ状の多数の凹凸からなっていた。
表面処理は、実施の形態１６で作製したＦｅ−Ｎａコーティング液を用いて、実施の形態１６同様の操作で表面処理を行ない、孔２５表面に酸化物膜９６を形成した。このとき図２２に示すように酸化物膜９６はエッチング処理により形成された凹凸面の形状を反映していた。また、このときのガラスの表面である対向する２つの面の配線面には酸化物膜９７が形成されていたが、その膜厚は孔２５表面の酸化物膜９６と異なり５０ｎｍと薄いものであった。
貫通孔への導体形成にはペースト法を用いた。また、導体ペーストは銀の導電性微粒子と低融点ガラス粉及び溶剤からなる。貫通孔への導体ペーストの充填は、貫通孔の大口径側より導体ペーストを塗布した。
充填後、ガラス基板の変形温度未満である５００〜６００℃の範囲で導体を焼結し、図２２に示すように凹凸のある酸化物膜９６表面に低融点ガラス８３の層とビアホール電極７１を形成した。なお導体ペーストは、導電性微粒子、低融点ガラス粉、溶剤からなるが、このペースト内にガラス基板の表面処理に用いるコーティング液のゾル液を混合した、ゾル混合ペーストを用いることができる。
配線形成については前記実施の形態伺様に作製することができる。
以上のように化学エッチング処理したガラス基板に表面処理を行い、より高強度化したガラス基板を作製でき、基板の貫通孔内部及び基板表面に、密着性が良好な配線が形成された半導体接続用ガラス基板を作製できた。
次に、本発明の実施の形態２２を説明する。
半導体チップの配線密度に応じた間隔で前記ガラス基板の一方の面上に配置された複数の高密度端子と、貫通孔の内壁とを電気的に接続する配線を導電性ペーストにコーティング液であるゾルを混合したゾル混合ペーストを用いて形成した例を以下に示す。
実施の形態２０同様貫通孔をサンドブラストを用いて形成した。次いで以下に示すように基板をエッチング処理したのち、酸化物をコーティングし表面処理を行った。
貫通孔への導体形成には導体ペーストに実施の形態１６で作製したＺｒ−Ｎａコーティング液を混合して作製したゾル混合ペーストを用いた。貫通孔への導体ペーストの充填は、貫通孔の大口径側より導体ペーストを塗布した。充填後、ガラス基板の変形温度未満である５００〜６００℃の範囲で導体を焼結し、図２３に示すように凹凸のある酸化物膜９６表面にゾルが混合したゾル混合ガラス層８４とビアホール電極７１を形成した。
配線形成については前記実施の形態同様に作製することができる。
以上のように機械加工した貫通孔に表面処理を行い、高強度化した基板の貫通孔内部及び基板表面に、密着性が良好な配線が形成できた。また、孔内のガラス基板４９とビアホール電極７１間に形成されたゾル混合ガラス層８４は結晶化している。この結果、ガラス基板全体の強度も圧縮応力の発生により向上している。
次に、本発明の実施の形態２３を説明する。
図２４（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２４（ｂ）のＥ−Ｅ線の断面図である。また、図２４（ｂ）は電子回路部品の斜視図である。さらに、図２４（ｃ）は集積化受動素子の断面図である。電子回路部品（半導体モジュール）は以下の方法によって作成した。
はじめに、以下の方法によって図２４（ａ）に示す実装基板（配線ガラス基板）１１０に搭載するための図２４（ｃ）の断面図に示す集積化受動素子１１２を作成した。
０．５ｍｍ厚の無アルカリガラス基板１０Ａ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル（東京応化製）をラミネートし、露光、現像工程を経てエッチング用レジストを形成した。
次にマイクロサンドブラスト法により、ガラス基板１０１に貫通孔を形成した。次にレジストフィルムを剥離、スパッタ法によりガラス基板１０１の表面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層１０２を形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
この導通層１０２が形成されたガラス基板１０１（配線ガラス基板）上に内蔵する複数のコンデンサ素子１０４を以下の方法で形成した。
ガラス基板１０１上にスパッタ法でＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し、下部電極を形成した。
次に、バリア膜としてＣｒを５０ｎｍスパッタ法によって形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥、露光、現像工程を経て誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去した後、レジストマスクを除去し、さらに不用部分のバリア層を過マンガン酸系Ｃｒエッチング液でエッチングして誘電体を形成した。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体層を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも２０μｍ内側になるように開口した。
また、一部の下部電極上についてはポリイミドを誘電体として使用するため開口しなかった。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ１０μｍの有機絶縁材１０３を形成した。
次に、前記有機絶縁材１０３および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し、上部電極を形成し、コンデンサ素子１０４を作成した。
次に、表面保護層１０５として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしてプリベークした後、露光、現像してスクライブライン等を形成し、２５０℃／１ｈ硬化して表面保護層１０５を形成した。
次にコンデンサを形成した面の反対側に抵抗素子１０６を形成するためＴａＮ膜を５００ｎｍスパッタ法により形成した。この上にポジ型液状レジストＯＦＰＲ８００，１００ｃｐをスピンコートし、プリベークした後、露光、現像してレジストパターンマスクを形成した。このマスクを使ってＴａＮ膜をＣＦ４ドライエッチングした。次にレジストを剥離して複数の抵抗素子１０６を形成した。
この抵抗素子１０６が形成された面に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成した後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、貫通孔や抵抗素子１０６に接続した金属配線１０７を形成した。
この金属配線１０７が形成された表面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して層間接続のための開口部を形成し、２５０℃／１ｈ硬化して有機絶縁材１０３を形成した。
この有機絶縁材１０３の表面にインダクタ素子や配線を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、複数のインダクタ素子１０８および配線を形成した。
このインダクタ素子１０８が形成された面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して層間接続のための開口部を形成し、２５０℃／１ｈ硬化して有機絶縁材１０３を形成した。
この有機絶縁材１０３の表面に金属端子用ランドを形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成した後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後、バリア層としてさらに２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、金属配線１０７および金属端子用ランドを形成した。
この金属端子用ランドが形成された面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して外部電極を形成するための開口部を形成し、２５０℃／１ｈ硬化して表面保護層１０５を形成した。
上記金属端子用ランド表面に無電解金メッキ処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、２００μｍ径の鉛フリーはんだボールを配列し、リフロー処理により金属端子１０９を形成した。
最後にスクライブライン端部より両側５０μｍ内側部分をダイシング装置により切断し個片化して集積化受動素子１１２を作成した。
次に、以下の方法によりガラスの実装基板（配線ガラス基板）１１０を作成した。
０．５ｍｍ厚の無アルカリガラス基板１０Ａ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル（東京応化製）をラミネートし、露光、現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板１に貫通孔を形成した。
次にレジストフィルムを剥離、スパッタ法によりガラス基板１０１の表面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層１０２と配線パターンを形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
次に、この配線パターン上に有機絶縁材１０３としてベンゾシクロブテンワニスのサイクロテン４０２６（ダウ社製）をスピンコートにより塗布し、フォトリソ工程を経て層間接続のための開口部を形成した。これを窒素中２５０℃で６０分間加熱硬化して有機絶縁材１０３を形成した。
前記有機絶縁材１０３上にスパッタ法を用いＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去して配線と電極１１５を形成した。
この配線と電極１１５上にベンゾシクロブテンワニスを有機絶縁材１０３と同じ方法で形成し、電極１１５が露出した表面保護層１０５を形成した。
次に、この基板の裏面にスパッタ法を用いＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去して配線と電極１１５を形成した。
この配線と電極１１５上にベンゾシクロブテンワニスを有機絶縁材１０３と同じ方法により形成し、電極１１５が露出した表面保護層１０５を形成し、ガラス基板１０１の両面に配線および電極１１５が形成された実装基板１１０を作成した。
この実装基板１１０上に、チップ部品１１１の受動素子や集積化受動素子１１２を実装するため、搭載する配線部分にメタルマスクを用いはんだペーストを塗布した。次に、チップ部品１１１や集積化受動素子１１２をマウントした後、Ｎ２リフロー処理を行いこれら部品をガラスの実装基板１１０上に実装した。
次に、能動部品１１３を実装基板１１０の所定の部分にダイボンディング材により接着した後、金ワイヤ１１４によりワイヤボンディングを行い実装基板１１０と電気的接続を行った。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子を使用しなかった場合に比べ電子回路部品の実装面積を４０％縮小することができた。
次に、本発明の実施の形態２４を説明する。
図２５（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２５（ｂ）のＦ−Ｆ線の断面図である。また、図２５（ｂ）は電子回路部品の斜視図である。電子回路部品（半導体モジュール）は以下の方法により作成した。
はじめに、実施の形態２３と同様の方法で実装基板（配線ガラス基板）１１０に搭載するための集積化受動素子１１２を作成した。次に実施の形態１９と同様の方法でガラスの実装基板１１０を作成した。
次に、このガラスの実装基板１１０上に、チップ部品１１１の受動素子や上記方法により作成された集積化受動素子１１２を実装するため、搭載する配線部分にメタルマスクを用いはんだペーストを塗布した。次に、チップ部品１１１や集積化受動素子１１２をマウントした後、Ｎ２リフロー処理を行いこれら部品をガラスの実装基板１１０上に実装した。
次に、能動部品１１３の電極部分にＡｕバンプを形成し、実装基板１１０の所定の部分に金／金接合より実装基板１１０と電気的接続を行った。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子１１２を使用しなかった場合に比べ電子回路部品の実装面積を５０％縮小することができた。
次に、本発明の実施の形態２５を説明する。
図２６（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２６（ｂ）のＧ−Ｇ線の断面図である。また、図２６（ｂ）は電子回路部品の斜視図である。電子回路部品（半導体モジュール）は以下の方法によって作成した。
はじめに、実施の形態２３と同様の方法で実装基板１１０に搭載するための集積化受動素子１１２を作成した。
次に、実施の形態１９と同じ方法でガラスの実装基板１１０を作成した。この実装基板１１０上に、チップ部品１１１の受動素子を実装するため、搭載する配線部分にメタルマスクを用いはんだペーストを塗布した。次に、チップ部品１１をマウントした後、Ｎ２リフロー処理を行い、これら部品をガラスの実装基板１１０上に実装した。
次に、能動部品１１３を実装基板１１０の所定の部分にダイボンディング材により接着した後、金ワイヤ１１４によりワイヤボンディングを行い、実装基板１１０と電気的接続を行った。
次に、集積化受動素子１１２の金属端子部にフラックスを塗布した後、能動部品１１３の所定の部分に搭載し、Ｎ２リフロー処理を行い、能動部品１１３と集積化受動素子１１２を電気的に接続した。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子１１２を使用しなかった場合に比べ電子回路部品の実装面積を７０％縮小することができた。
次に、本発明の実施の形態２６を説明する。
図２７（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２７（ｂ）のＨ−Ｈ線の断面図である。また、図２７（ｂ）は電子回路部品の斜視図である。さらに、図２７（ｃ）は集積化受動素子の断面図である。電子回路部品（半導体モジュール）は以下の方法によって作成した。
はじめに、以下の方法により図２７（ａ）に示す配線ガラス基板に搭載するための図２７（ｃ）の断面図に示す集積化受動素子１１２を作成した。
０．５ｍｍ厚の無アルカリガラス基板１０Ａ−１０（日本電気硝子製）にスパッタ法によりガラス基板１０１の表面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層１０２を形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
この導通層１０２が形成されたガラス基板１０１（配線ガラス基板）上に内蔵する複数のコンデンサ素子１０４を以下の方法で形成した。
ガラス基板１０１上にスパッタ法でＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し下部電極１１５を形成した。
次に、バリア膜としてＣｒを５０ｎｍスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥、露光、現像工程を経て誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、さらに不用部分のバリア層を過マンガン酸系Ｃｒエッチング液でエッチングして誘電体を形成した。
次に、ベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光、現像工程を経て層間接続用の開口部を形成した。この際、開口端部が下部電極端部よりも２０μｍ内側になるように開口した。また、一部の下部電極上についてはベンゾシクロブテンを誘電体として使用するため開口しなかった。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの有機絶縁材１０３を形成した。
次に、前記有機絶縁材１０３および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いてＣｒ種膜を除去し、上部電極を形成し、複数のコンデンサ素子１０４を作成した。ここで下部電極を形成する際、結線のための配線を形成し、また有機絶縁材１０３を形成する際、層間接続のための開口部を形成し、さらに上部電極を形成する際、結線のための配線と複数のスパイラルインダクタも同時に形成した。
この上部電極およびスパイラルインダクタが形成された面上に、有機絶縁材１０３としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光、現像工程を経て層間接続用の開口部を形成した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの有機絶縁材１０３を形成した。
この有機絶縁材１０３の表面に金属端子用ランドを形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後バリア層としてさらに２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、配線および金属端子用ランドを形成した。
この配線および金属端子ランドが形成された面上に、表面保護層１０５としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光、現像工程を経て層間接続用の開口部を形成した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの表面保護層１０５を形成した。
上記金属端子用ランド表面に無電解金メッキ処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、２００μｍ径の鉛フリーはんだボールを配列し、リフロー処理により金属端子１０９を形成した。
最後にダイシング装置を用いスクライブライン両側より５０μｍ内側部分を切断個片化して集積化受動素子１１２を作成した。
次に、以下の方法により、実装基板１１０として用いるための、コンデンサ素子１０４やインダクタ素子１０８、抵抗素子１０６などの受動素子が集積された集積化受動素子内蔵基板１１６を作成した。
０．５ｍｍ厚の無アルカリガラス基板１０Ａ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル（東京応化製）をラミネートし、露光、現像工程を経てエッチング用レジストを形成した。
次にマイクロサンドブラスト法により、ガラス基板１０１に貫通孔を形成した。次にレジストフィルムを剥離、スパッタ法によりガラス基板１０１の表面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層１０２を形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
この導通層１０２が形成されたガラス基板１０１上に内蔵する複数のコンデンサ素子１０４を以下の方法で形成した。
ガラス基板１０１上にスパッタ法でＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。
この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し下部電極を形成した。
次に、バリア膜としてＣｒを５０ｎｍスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥、露光、現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去した後、レジストマスクを除去し、さらに不用部分のバリア層を過マンガン酸系Ｃｒエッチング液でエッチングして誘電体を形成した。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体層を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも２０μｍ内側になるように開口した。また、一部の下部電極上についてはポリイミドを誘電体として使用するため開口しなかった。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ１０μｍの有機絶縁材１０３を形成した。
次に、前記有機絶縁材１０３および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し、さらにＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。
このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。さらに過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し、上部電極を形成してコンデンサ素子１０４を作成した。この上部電極形成と同時に配線および外部と接続するための電極も作成した。
次に、表面保護層１０５として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像してスクライブラインや電極開口部を形成し、２５０℃／１ｈ硬化して表面保護層１０５を形成した。
次にコンデンサおよび外部端子を形成した面の反対側に抵抗素子１０６を形成するためＴａＮ膜を５００ｎｍスパッタ法により形成した。この上にポジ型液状レジストＯＦＰＲ８００，１００ｃｐをスピンコートし、プリベークした後、露光、現像してレジストパターンマスクを形成した。このマスクを使ってＴａＮ膜をＣＦ４ドライエッチングした。次にレジストを剥離して複数の抵抗素子１０６を形成した。
この抵抗素子１０６が形成された面に電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、貫通孔や抵抗素子１０６に接続した金属配線１０７を形成した。
この金属配線１０７が形成された表面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して層間接続のための開口部を形成し、２５０℃／１ｈ硬化して有機絶縁材１０３を形成した。
この有機絶縁材１０３の表面にインダクタ素子１０８や配線を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、複数のインダクタ素子１０８および配線を形成した。
このインダクタ素子１０８が形成された面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して層間接続のための開口部を形成し、２５０℃／１ｈ硬化して有機絶縁材１０３を形成した。
この有機絶縁材１０３の表面に金属端子用ランドを形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ、Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークの後、露光、現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後バリア層としてさらに２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、金属配線１０７および金属端子用ランドを形成した。
この金属端子用ランドが形成された面に感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光、現像して外部電極を形成するための開口部を形成し、２５０℃／１ｈ硬化して表面保護層１０５を形成した。
次に、両側に形成された外部電極に無電解金メッキ処理を行った。
最後にスクライブライン端部より両側５０μｍ内側部分をダイシング装置により切断し個片化して集積化受動素子内蔵基板１１６を作成した。
この集積化受動素子内蔵基板１１６上に、チップ部品１１１の受動素子や上記方法により作成された集積化受動素子１１２を実装するため、搭載する配線部分にメタルマスクを用いはんだペーストを塗布した。次に、チップ部品１１１や集積化受動素子１１２をマウントした後、Ｎ２リフロー処理を行いこれら部品を集積化受動素子内蔵基板１１６上に実装した。
次に、能動部品１１３を実装基板１１０の所定の部分にダイボンディング材により接着した後、金ワイヤ１１４によりワイヤボンディングを行い実装基板１１０と電気的接続を行った。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子１１２および集積化受動素子内蔵基板１１６を使用しなかった場合に比べ電子回路部品の実装面積を６０％縮小することができた。
次に、本発明の実施の形態２７を説明する。
図２８（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２８（ｂ）のＩ−Ｉ線の断面図である。また、図２８（ｂ）は電子回路部品の斜視図である。電子回路部品（半導体モジュール）は以下の方法により作成した。
はじめに、実施の形態２６と同様の方法で実装基板に搭載するための集積化受動素子１１２と集積化受動素子内蔵基板１１６を作成した。
この集積化受動素子内蔵基板１１６に、チップ部品１１１の受動素子や上記方法により作成された集積化受動素子１１２を実装するため、搭載する配線部分にメタルマスクを用いはんだペーストを塗布した。次に、チップ部品１１１や集積化受動素子１１２をマウントした後、Ｎ２リフロー処理を行いこれら部品を集積化受動素子内蔵基板１１６上に実装した。
次に、能動部品１１３の電極部分にＡｕバンプを形成し、実装基板１１０の所定の部分に金／金接合より実装基板１１０と電気的接続を行った。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子１１２および集積化受動素子内蔵基板１１６を使用しなかった場合に比べ電子回路部品の実装面積を７０％縮小することができた。
次に、本発明の実施の形態２８を説明する。
図２９（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、図２９（ｂ）のＪ−Ｊ線の断面図である。また、図２９（ｂ）は電子回路部品の斜視図である。電子回路部品（半導体モジュール）は以下の方法により作成した。
はじめに、実施の形態２６と同様の方法で集積化受動素子１１２および集積化受動素子内蔵基板１１６を作成した。
この集積化受動素子内蔵基板１１６上に、チップ部品１１１の受動素子を実装するため、搭載する配線部分にメタルマスクを用いてはんだペーストを塗布した。次に、チップ部品１１１をマウントした後、Ｎ２リフロー処理を行いこれら部品を集積化受動素子内蔵基板１１６上に実装した。
次に、能動部品１１３を実装基板１１０の所定の部分にダイボンディング材により接着した後、金ワイヤ１１４によりワイヤボンディングを行い実装基板１１０と電気的接続を行った。
次に、集積化受動素子１１２の金属端子部にフラックスを塗布した後、能動部品１１３の所定の部分に搭載し、Ｎ２リフロー処理を行い、能動部品１１３と集積化受動素子１１２を電気的に接続した。
以上の方法により本発明の電子回路部品を作成した。本発明により集積化受動素子１１２およびを集積化受動素子内蔵基板１１６を使用しなかった場合に比べ電子回路部品の実装面積を８５％縮小することができた。
次に、本発明の実施の形態２９を説明する。
図３１に本実施の形態２９の配線基板を示す。図３２は比較例の配線基板を示す。いずれも配線基板１２１に複数の貫通孔１２２を有し、貫通孔１２２は導体１２３を充填してビア電極となっている。配線基板１２１には、無アルカリガラスを用いており、貫通孔１２２はアルミナ粉末を高圧で吹き付けるサンドブラスト工法で形成され、円錐台形状となっている。孔径は、０．３ｍｍ、孔ピッチは、０．５ｍｍであり、５０×５０×０．５ｍｍ基板に２５００個の孔を形成している。
次に導体充填方法について説明する。図３２に示す比較例については、図３３に示すように導体ペースト１２５を印刷マスク１２６上に配置し、スキージ１２４によって導体ペースト１２５を移動せしめ、貫通孔１２２に充填を行った。裏面には、吸引紙１２７を配置してあり、余分なペーストを吸い取っている。導体ペースト１２５には、表１３に示す混合比のＡｇ、ＰｂＴｉＯ３結晶、ＰｂＯ−Ｂ２Ｏ３系低融点ガラス、溶剤からなるＡｇペーストを用いた。
図３１に示す本実施の形態２９については、同じく表１３のペーストを用い、図３４に示すような塗布方法で充填を行った。すなわち、配線基板１２１の上にレジストフィルムを用いて、塗布用マスク１２８を形成し、マスク分貫通孔をはみ出すようにペーストの充填を行った。フィルム剥離後、充填したペーストを５００℃で３０分保持して焼成することにより、図３１、図３２に示す形状のビア電極を得た。
【表１３】
Figure 2003007370
導体充填基板は、−６５℃から１４５℃までの温度サイクル試験を１０００サイクル実施し、孔から導体の剥落がどの程度の個数割合で起きるかによって信頼性を評価した。評価結果を表１４に示す。Ａｇ１〜３のいずれのペーストを用いても、図３２の比較例形状に対し、本発明の図２の形状では、半分以下の剥落にとどまった。これは、基板と導体との接触面積の増加により、基板導体相互の接続信頼性が向上したことを示している。
【表１４】
Figure 2003007370
なお、剥落が０％にならなかったのは、Ａｇ導体の熱収縮が大きいためであり、さらに結晶量が多く、熱収縮を抑えたＡｇ４〜６のペーストで導体形成を試みたが、粘度が増加したために、導体の充填ができなかった。すなわち、本実施の形態に示したような従来から一般的に用いられている印刷法では、導体ペーストとして低粘度のものしか充填できないことがわかった。
以上に示す実施の形態２９において、配線基板１２１は、別種のものを用いても、セラミックス基板を用いても差し支えない。孔形状については、ストレートであっても、テーパが付いたものであっても、本発明の効果に変わりはない。
また、導体にはＰｔ、Ａｕ、Ｃｕ、Ａｌ、Ｃｒ、ハンダ材などの金属あるいは合金を用いてもよい。導体ペーストに添加した結晶については、ＳｉＯ２など別種の結晶を用いても、あるいは、添加しなくとも差し支えない。低融点ガラスについても、焼成温度以下の軟化点を有するものであれば、特に組成を限定するものではない。
次に、本発明の実施の形態３０を説明する。
本実施の形態３０では、導体ペーストの充填方法を改良し、真空充填法を用いて貫通孔に導体を充填し、評価を行った。以下にその特徴とするところを説明する。
配線基板１２１と貫通孔１２２は実施の形態２９と同じ寸法、形状のものを用いた。また、導体ペースト１２５も実施の形態２９と同じく表１３の混合比のものを用いた。図３５に本発明の充填方法を示す。導体ペースト１２５は、スキージ１２４で貫通孔に押し込まれるが、裏面には真空槽１２９が配設されており、真空ポンプ１３０によって減圧状態になっている。
そのため、導体ペースト１２５は、真空槽内に引き込まれて、基板面から突出し、貫通孔開口部径より広がった状態となる。レジストフィルムを用いた塗布用マスク１２８を剥離した後、焼成することにより、図３０に示す突出部を２個有するビア電極を得た。
なお、同じく本発明の真空充填法により、導体を充填・焼成した後、突出部を研磨することにより、図３１に示す突出部を１個有するビア電極と図３２に示す突出部の無いビア電極を得た。
導体充填基板は、実施の形態２９と同じく、−６５℃から１４５℃までの温度サイクル試験を１０００サイクル実施し、孔から導体の剥落がどの程度の個数割合で起きるかによって信頼性を評価した。評価結果を表１５に示す。
【表１５】
Figure 2003007370
本発明の充填方法により、従来方法では充填できなかった６００Ｐａ・ｓ以上のペーストＡｇ４、Ａｇ５が充填可能になった。また、形状で比較すると、突出部の無いものよりも、片面に突出部のあるものの方が剥落が少なく、両面突出品については、一層剥落が少ないことが表１５より明らかである。この結果も基板と導体の接触面積が大きい方が基板導体相互の接続信頼性が向上することを示している。Ａｇ６ペーストについては、真空充填法でも充填ができなかった。
次に、本発明の実施の形態３１を説明する。
本実施の形態３１では、さらに導体ペーストの充填方法を改良し、加圧と真空充填法を組み合わせて用いて貫通孔に導体を充填し、評価を行った。以下にその特徴とするところを説明する。
配線基板１２１と貫通孔１２２は実施の形態２９と同じ寸法、形状のものを用いた。また、導体ペースト１２５も実施の形態２９と同じく表１３の混合比のものを用いた。図３６に本発明の充填方法を示す。ペースト塗布面は、加圧槽１３１が配設され、コンプレッサ１３２で大気圧以上に加圧されている。一方、裏面には真空槽１２９が配設されており、真空ポンプ１３０によって減圧状態になっている。
そのため、導体ペースト１２５は、スキージ１２４で貫通孔１２２に押し込まれると、その差圧により、強力に真空槽内に引き込まれて、基板面から突出し、貫通孔開口部径より広がった状態となる。レジストフィルムを用いた塗布用マスク１２８を剥離した後、焼成することにより、実施の形態３０と同様に、図３０に示す突出部を２個有するビア電極を得た。
なお、同じく本発明の真空充填法により、導体を充填・焼成した後、突出部を研磨することにより、図３１に示す突出部を１個有するビア電極と図３２に示す突出部の無いビア電極を得た。
導体充填基板は、実施の形態２９と同じく、−６５℃から１４５℃までの温度サイクル試験を１０００サイクル実施し、孔から導体の剥落がどの程度の個数割合で起きるかによって信頼性を評価した。評価結果を表１６に示す。
【表１６】
Figure 2003007370
本発明の充填方法により、従来方法でも真空充填法単独でも充填できなかった８００Ｐａ・ｓ以上のペーストＡｇ６が充填可能になった。ただし、Ａｇ１ペーストについては、真空槽内に引き込まれてうまく充填状態が保てなかった。加圧と真空充填を組み合わせた方法は、高粘度のペーストの充填に好適な方法である。
また、形状で比較すると、実施の形態３０と同じく、突出部の無いものより、片面に突出部のあるものの方が剥落が少なく、両面突出品については、一層剥落が少ない。この結果も基板と導体の接触面積が大きい方が基板導体相互の接続信頼性が向上することを示している。
次に、本発明の実施の形態３２を説明する。
本実施の形態３２では、本発明のパッド電極およびバンプについて説明する。
図３７は本発明のパッド電極である。このビア一体型パッド電極１３３は、実施の形態２９と同じ材料、方法を用いて図３１に示すような形状の電極にした後、表面研磨により平坦化することで得られたものである。これに対し、図３８に示すビアと別形成したパッド電極１３４は、例えば、図３９に示す方法を用いて形成される。
まず、図３９（ａ）でスパッタにより金属導体の種膜であるスパッタ膜１３５を形成する。スパッタだけでは電極に用いるのに十分な厚さが得られないため、まず、５００ｎｍ程度の種膜を形成する。
次に、図３９（ｂ）でレジスト１３６を塗布し、さらに露光、現像を行い、パッド電極部以外をマスクする。図３９（ｃ）でメッキにより導体であるメッキ膜１３７を厚く付ける。ここでは、数μｍから数十μｍの厚さで成膜が可能である。図３９（ｄ）で、レジスト１３６を除去し、種膜をエッチングすれば、所望形状のパッド電極が得られる。
図３９に示す方法は、一例に過ぎず、印刷を再度行う方法なども考えられるが、いずれにせよ、パッド電極をビアと別形成すれば、製造工程が長くなり、本発明のパッド電極がコスト面で有利なことは明らかである。また、スパッタ、メッキにより形成したパッド電極は、緻密であるために、配線基板１２１との熱膨張率差による剥離を生じ易く、信頼性の面でも本発明のパッド電極は、優れている。
図４０は、本発明の真空充填法により、片側面から大きく導体を突出させて形成した電極であり、これはそのまま、ビア一体型バンプ１３８として他のプリント配線基板との接続に用いることができる。
これに対し、図４１は、従来方法のバンプ１３９であり、図３８に示すパッド電極にはんだボールを融着して形成したものである。図４０、図４１ともにバンプの接続部の直径を０．５ｍｍで形成し、強度評価用治具１４０でせん断力を加えてバンプが剥がれる強度を測定したところ、図４０の本発明の例が１１０ＭＰａの強度を有するのに対し、図４１の比較例は、８０ＭＰａの強度しか得られなかった。これは、１つはビアとバンプとが一体である方が強いこと、もう１つはバンプ高さが大きいと同じ力でも接続部により大きなモーメント力が働くことを示している。
以上のことから明らかなように、本発明のバンプ形状は、強度的信頼性が高い。また、本発明の充填方法を用いれば、ビア導体とビア電極あるいはバンプとを一括形成することが可能であり、製造時間の短縮と低コスト化を実現できる上、ビア導体とビア電極あるいはバンプとが一体化しているためにビア電極やバンプの剥落を無くすことができる。
次に、本発明の実施の形態３３を説明する。
本実施の形態３３では、本発明のビア形状を有するビア電極を用いた配線基板を介して接続された半導体モジュールについて説明する。
図４２に本発明の半導体モジュールを図示した。配線基板１２１には、無アルカリガラスに複数の貫通孔を形成したものを用い、実施の形態３０に示す真空充填法により、表１３に示すＡｇ２ペーストを充填して基板片面から突出させた。貫通孔１４５内に配置される導体ペーストは、５００℃焼成で焼結させ、突出部はそのままの形状でビア一体型バンプ１４６とした。
また、ビアの他方の面には、実施の形態３２で図３９を用いて説明した導体のパターニング方法により、Ｃｕ配線を形成した。ベアチップ１４１と配線基板１２１は、バンプ１４３と配線１４４で接続し、配線基板１２１とプリント配線基板１４２は、電極１４７とビア一体型バンプ１４６で接続した。
本発明の半導体モジュールは、ビア一体型バンプを用いているために、配線基板１２１とプリント配線基板１４２の接続時にバンプの剥落が生じず、非常に接続信頼性の高い半導体モジュールを実現できる。また、バンプ形成工程の簡略化ができるため、製造時間を短くすることができ、低コストで配線基板１２１および半導体モジュールを形成することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、実施の形態２６〜２８で説明した半導体モジュールである電子回路部品は、集積化受動素子内蔵基板上に直接もしくは能動部品を介して集積化受動素子が搭載されるものであるが、前記電子回路部品は、集積化受動素子内蔵基板を使用している場合、この基板上に集積化受動素子が搭載されていないものであってもよい。
産業上の利用可能性
以上のように、本発明の配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールは、複数のベアチップを高密度に搭載する技術に好適である。
【図面の簡単な説明】
図１は本発明の実施の形態の配線接続用ガラス基板の構造の一例を示す概略断面図、図２は図１の配線接続用ガラス基板を示す図であり、（ａ）は断面図と部分拡大断面図、（ｂ）は（ａ）の配線接続用ガラス基板のビアホール電極の断面組成図、図３は本発明の実施の形態において各種製作した基板の抗折強度の関係の一例を示す特性図、図４は他の配線接続用ガラス基板を示す図であり、（ａ）は断面図と部分拡大断面図、（ｂ）は（ａ）の配線接続用ガラス基板のビアホール電極の断面組成図、図５は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図６は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図７は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図８は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図９は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図１０は本発明の実施の形態の他の配線接続用ガラス基板に形成したビアホールの構造を示す断面図と部分拡大断面図、図１１は本発明の実施の形態の配線接続用ガラス基板の製造方法の一例を示す工程図、図１２は本発明の実施の形態の配線用ガラス板の貫通孔内壁に導体膜を形成した構造の一例を示す部分断面図、図１３は本発明の実施の形態の加工後のガラス基板貫通孔内壁の組成を拡大して示す断面組成図、図１４は本発明の実施の形態のエッチング後のガラス基板貫通孔内壁の組成を拡大して示す断面組成図、図１５は本発明の実施の形態の配線接続用ガラス基板に用いるガラス板の構造の一例を示す断面図、図１６は本発明の実施の形態の配線接続用ガラス基板に用いる導電性物質の構造の一例を示す断面図、図１７は本発明の実施の形態の配線接続用ガラス基板に用いられる導電性ペーストの一例を示す断面図、図１８は本発明の実施の形態の配線接続用ガラス基板の概略断面及び平面図、図１９は本発明の実施の形態のエッチング後に酸化物をコートした配線接続用ガラス基板の概略断面図と部分拡大断面図、図２０は本発明の実施の形態のメッキによる配線接続用ガラス基板の製造方法の一例を示す製造プロセスフロー図、図２１は本発明の実施の形態のペーストによる配線接続用ガラス基板の製造方法の一例を示す製造プロセスフロー図、図２２は本発明の実施の形態のエッチング後にペーストを充填した基板の構造の一例を示す概略断面図と部分拡大断面図、図２３は本発明の実施の形態のゾル混合ペーストを充填した基板の構造の一例を示す概略断面図と部分拡大断面図、図２４（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＥ−Ｅ線の断面図、（ｂ）は電子回路部品の斜視図、（ｃ）は集積化受動素子の断面図、図２５（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＦ−Ｆ線の断面図、（ｂ）は電子回路部品の斜視図、図２６（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＧ−Ｇ線の断面図、（ｂ）は電子回路部品の斜視図、図２７（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＨ−Ｈ線の断面図、（ｂ）は電子回路部品の斜視図、（ｃ）は集積化受動素子の断面図、図２８（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＩ−Ｉ線の断面図、（ｂ）は電子回路部品の斜視図、図２９（ａ）は本発明の一例である電子回路部品（半導体モジュール）の構造を示し、（ｂ）のＪ−Ｊ線の断面図、（ｂ）は電子回路部品の斜視図、図３０および図３１は本発明の実施の形態の配線基板の構造の一例を示す断面図、図３２は比較例の配線基板の構造を示す断面図、図３３および図３４は従来例の導体ペースト充填方法を示す断面図、図３５および図３６は本発明の実施の形態の導体ペースト充填方法の一例を示す部分断面図、図３７は本発明の実施の形態のビア一体型パッド電極の構造の一例を示す断面図、図３８は従来例のパッド電極を示す断面図、図３９（ａ），（ｂ），（ｃ），（ｄ）は従来例のパッド電極の形成方法を示す断面図、図４０は本発明の実施の形態のビア一体型バンプの構造の一例を示す断面図、図４１は従来例のバンプの構造を示す断面図、図４２は本発明の実施の形態の半導体モジュールの構造の一例を示す構成図である。

Claims (36)

  1. 半導体チップをプリント配線基板に接続するための配線ガラス基板であって、
    所定の位置に複数の孔を設けたガラスからなる基板と、
    前記孔に埋めた導電性物質に接続して形成したバンプと、
    前記バンプを形成した面と逆の面に設けられ、前記孔の間隔と異なる間隔で配置した複数の接続端子と前記導電性物質とを電気的に接続する配線とを有し、
    前記導電性物質の形状が多孔質状であることを特徴とする配線ガラス基板。
  2. 請求の範囲第１項記載の配線ガラス基板であって、多孔質状の前記導電性物質の気孔内にまたは前記導電性物質の表面に前記ガラスの基板の軟化点より低い第２のガラスを有することを特徴とする配線ガラス基板。
  3. 請求の範囲第１または２項記載の配線ガラス基板であって、多孔質状の前記導電性物質の表面に該導電性物質より気孔の少ない第２の導電性物質を有することを特徴とする配線ガラス基板。
  4. 半導体チップとプリント配線基板の間に配置されて前記半導体チップを前記プリント配線基板に接続する配線ガラス基板であって、
    所定の位置に複数の孔を設けたガラスからなる基板と、
    前記孔に埋めた導電性物質に接続して形成したバンプと、
    前記バンプを形成した面と反対側の面に設けられ、前記孔の間隔と異なる間隔で配置された複数の接続端子と前記導電性物質とを電気的に接続する配線とを有し、
    前記孔の内部に線状、棒状または繊維状の導電性物質を有し、前記導電性物質の周囲に多孔質状の導電性物質を有することを特徴とする配線ガラス基板。
  5. 半導体チップとプリント配線基板の間に配置されて前記半導体チップを前記プリント配線基板に接続する配線ガラス基板であって、
    所定の位置に複数の孔を設けたガラスからなる基板と、
    前記孔に埋めた導電性物質に接続して形成したバンプと、
    前記バンプを形成した面と反対側の面に設けられ、前記孔の間隔と異なる間隔で配置された複数の接続端子と前記導電性物質とを電気的に接続する配線とを有し、
    前記孔の直径より小さい導電性粒子が１つまたは複数個存在すると共に前記導電性粒子の周囲に多孔質状の導電性物質を有することを特徴とする配線ガラス基板。
  6. 請求の範囲第５項記載の配線ガラス基板であって、前記導電性粒子の一部が突出してバンプを形成することを特徴とする配線ガラス基板。
  7. 半導体チップとプリント配線基板の間に配置されて前記半導体チップを前記プリント配線基板に接続する配線ガラス基板であって、
    所定の位置に複数の孔を設けたガラスからなる基板と、
    前記孔に埋めた導電性物質に接続して形成したバンプと、
    前記バンプを形成した面と反対側の面に設けられ、前記孔の間隔と異なる間隔で配置された複数の接続端子と前記導電性物質とを電気的に接続する配線とを有し、
    前記孔の内部に凸状のグリッドピンを有し、その周囲に多孔質状の導電性物質を有することを特徴とする配線ガラス基板。
  8. 請求の範囲第１，２，３，４，５，６または７項記載の配線ガラス基板であって、前記多孔質状の導電性物質、前記多孔質状の導電性粒子、前記線状の導電性物質、前記棒状の導電性物質、前記繊維状の導電性物質または前記グリッドピンが放熱経路を成すことを特徴とする配線ガラス基板。
  9. 請求の範囲第１，２，３，４，５，６，７または８項記載の配線ガラス基板であって、貫通孔の断面がほぼ円形状またはクレータ状の多数の凹凸を有し、その孔内に多孔質状の電極と酸化物層またはガラス層が配置されていることを特徴とする配線ガラス基板。
  10. 請求の範囲第１，２，３，４，５，６，７，８または９項記載の配線ガラス基板であって、全基板表面に酸化物膜が形成され、前記酸化物膜上に配線が形成され、対向する２面の配線面を接続する貫通孔の断面が酸化物膜、ガラス層および多孔質状の電極によって構成されていることを特徴とする配線ガラス基板。
  11. 配線ガラス基板に用いられる導電性ペーストであって、前記導電性ペーストの導電性物質には少なくとも導体と結晶化ガラス、低融点ガラス、核形成物質または導体の粒成長を阻害するフィラー材が含まれることを特徴とする導電性ペースト。
  12. 請求の範囲第１１項記載の導電性ペーストであって、前記低融点ガラスの軟化点が、基板となるガラス材の軟化点と同等または低いことを特徴とする導電性ペースト。
  13. 請求の範囲第１１または１２項記載の導電性ペーストであって、前記結晶化ガラスまたは低融点ガラスの熱膨張率が前記導電性物質と基板となるガラス材の熱膨張率の範囲内にあることを特徴とする導電性ペースト。
  14. 請求の範囲第１１，１２または１３項記載の導電性ペーストであって、前記低融点ガラスには、成分として鉛元素が含有されていないことを特徴とする導電性ペースト。
  15. 請求の範囲第１１，１２，１３または１４項記載の導電性ペーストであって、前記導電性ペーストは酸化物コーティング液であるゾルを含むゾル混合導体ペーストであることを特徴とする導電性ペースト。
  16. 請求の範囲第１，２，３，４，５，６，７，８，９または１０項記載の配線ガラス基板であって、前記孔の内壁面に前記配線ガラス基板の軟化点より低い第２のガラスを有することを特徴とする配線ガラス基板。
  17. 請求の範囲第１６項記載の配線ガラス基板であって、前記貫通孔の表面に酸化物が存在していることを特徴とする配線ガラス基板。
  18. 請求の範囲第１６または１７項記載の配線ガラス基板であって、前記孔の内壁面に酸化物を有し、前記酸化物の表面に前記配線ガラス基板の軟化点より低い第２のガラスを有することを特徴とする配線ガラス基板。
  19. 請求の範囲第１７または１８項記載の配線ガラス基板であって、前記貫通孔の表面に酸化物とＮａ化合物が存在していることを特徴とする配線ガラス基板。
  20. 請求の範囲第１９項記載の配線ガラス基板であって、前記配線ガラス基板中にＮａを有し、かつ前記貫通孔の表面またはクラックに酸化物が存在していることを特徴とする配線ガラス基板。
  21. 請求の範囲第１６，１７，１８，１９または２０項記載の配線ガラス基板であって、前記貫通孔の２つの開口部の大きさが異なり、前記貫通孔の内壁にテーパ角度を有することを特徴とする配線ガラス基板。
  22. 請求の範囲第１６，１７，１８，１９，２０または２１項記載の配線ガラス基板の製造方法であって、前記貫通孔の形成にサンドブラスト工法を使用することを特徴とする配線ガラス基板の製造方法。
  23. 半導体チップを搭載する配線ガラス基板の製造方法であって、前記配線ガラス基板にサンドブラスト法により複数の貫通孔を形成する工程と、前記貫通孔の内壁を化学エッチングする工程とを有することを特徴とする配線ガラス基板の製造方法。
  24. 請求の範囲第２３項記載の配線ガラス基板の製造方法であって、前記化学エッチングする工程の後に、前記貫通孔に導体を形成する工程を有することを特徴とする配線ガラス基板の製造方法。
  25. 機械加工によりガラス基板の所定の位置に前記ガラス基板を貫通する孔をあけ、前記ガラス基板の対向する２つの面の配線面と貫通する孔の表面に酸化物をコーティングし、無電解メッキにより前記ガラス基板の配線面と前記孔の内壁とに給電層を形成し、無電解メッキあるいは電解メッキにより前記給電層を成長させて導体膜を析出させ、前記導体膜をパターニングすることにより、前記ガラス基板の対向する２つの面上に形成された配線を貫通孔に形成した導体膜を介して電気的に接続することを特徴とする配線ガラス基板の製造方法。
  26. 機械加工によりガラス基板の所定の位置に前記ガラス基板を貫通する孔をあけ、前記ガラス基板の対向する２つの面の配線面と貫通する孔の表面に酸化物をコーティングし、貫通孔に導体ペーストを充填し、前記ガラス基板の変形温度未満である５００〜６００℃の範囲で導体を焼結して電極を形成させ、無電解メッキにより前記ガラス基板の配線面に給電層を形成し、無電解メッキあるいは電解メッキにより前記給電層を成長させて導体膜を析出させ、前記導体膜をパターニングすることにより、前記ガラス基板の対向する２つの面上に形成された配線を貫通孔に形成した電極を介して電気的に接続することを特徴とする配線ガラス基板の製造方法。
  27. 請求の範囲第１乃至１０項および第１６乃至２６項の何れか１項に記載の配線ガラス基板を製造する方法であって、化学エッチングしたガラス基板を用いることを特徴とする配線ガラス基板の製造方法。
  28. 請求の範囲第１乃至１０項および第１６乃至２７項の何れか１項に記載の配線ガラス基板を製造する方法であって、ゾルゲル法を用いてコーティングすることを特徴とする配線ガラス基板の製造方法。
  29. 請求の範囲第１乃至１０項および第１６乃至２８項の何れか１項に記載の配線ガラス基板を有した半導体モジュールであって、半導体チップが搭載された前記配線ガラス基板がプリント配線基板に接続されてなることを特徴とする半導体モジュール。
  30. 請求の範囲第１乃至１０項および第１６乃至２８項の何れか１項に記載の配線ガラス基板を有した半導体モジュールであって、
    能動部品と、
    チップ部品と、
    第１の前記配線ガラス基板とこれに実装された受動素子とを内蔵する受動素子内蔵チップと、
    前記能動部品、前記チップ部品および前記受動素子内蔵チップが搭載され、かつ第２の前記配線ガラス基板を備えた実装基板とを有することを特徴とする半導体モジュール。
  31. 請求の範囲第１乃至２８項の何れか１項に記載の配線ガラス基板を有した半導体モジュールであって、
    能動部品と、
    チップ部品と、
    第１の前記配線ガラス基板とこれに実装された受動素子とを内蔵する受動素子内蔵チップと、
    前記能動部品、前記チップ部品および前記受動素子内蔵チップが搭載されるとともに、第２の前記配線ガラス基板とこれに実装された受動素子とを内部に備えた受動素子内蔵基板とを有することを特徴とする半導体モジュール。
  32. 基板に形成した複数の貫通孔に導体を充填してビアとして用いる配線基板であって、前記導体が少なくとも一方の基板面から突出しており、かつ突出部分が前記ビアの開口部寸法よりも広がっていることを特徴とする配線基板。
  33. 請求の範囲第３２項記載の配線基板であって、前記突出部分をビア電極もしくはバンプとして用いることを特徴とする配線基板。
  34. 複数の貫通孔を有する基板において、その孔の上面にマスクを施し、前記基板の下部に真空槽を配置し、前記マスク上に塗布した導体ペーストをポンプを用いて引き入れることにより、前記導体ペーストを少なくとも一方の基板面から突出させ、かつ突出部分をビア開口部の寸法よりも広がった形態とすることを特徴とする導体形成方法。
  35. 請求の範囲第３４項記載の導体形成方法であって、前記導体ペースト塗布側の面にさらに加工槽を配置し、前記マスク上に塗布した導体ペーストをコンプレッサを用いて押し込むことにより、前記導体ペーストを少なくとも一方の基板面から突出させ、かつ突出部分を前記ビア開口部の寸法より広がった形態とすることを特徴とする導体形成方法。
  36. 請求の範囲第３２または３３項記載の配線基板と、半導体チップおよびプリント配線基板とが接続されて形成されたことを特徴とする半導体モジュール。
JP2003513037A 2001-07-12 2002-07-12 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法 Pending JPWO2003007370A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001211931 2001-07-12
JP2001211530 2001-07-12
JP2001211931 2001-07-12
JP2001211530 2001-07-12
PCT/JP2002/007096 WO2003007370A1 (en) 2001-07-12 2002-07-12 Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor

Publications (1)

Publication Number Publication Date
JPWO2003007370A1 true JPWO2003007370A1 (ja) 2004-11-04

Family

ID=26618563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003513037A Pending JPWO2003007370A1 (ja) 2001-07-12 2002-07-12 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法

Country Status (4)

Country Link
US (2) US7183650B2 (ja)
JP (1) JPWO2003007370A1 (ja)
TW (1) TWI224382B (ja)
WO (1) WO2003007370A1 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP2005123548A (ja) * 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
US7202154B2 (en) * 2004-01-05 2007-04-10 International Business Machines Corporation Suspension for filling via holes in silicon and method for making the same
JP4374300B2 (ja) * 2004-09-02 2009-12-02 新光電気工業株式会社 半導体装置用キャップ
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006129445A (ja) * 2004-09-28 2006-05-18 Fujitsu Media Device Kk 分波器
JP4091938B2 (ja) * 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
US9601474B2 (en) * 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4863746B2 (ja) * 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
KR100735838B1 (ko) 2006-07-31 2007-07-04 삼성전자주식회사 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
WO2008053987A1 (fr) * 2006-11-02 2008-05-08 Alps Electric Co., Ltd. Substrat de circuit à électrode traversante, procédé de formation d'un substrat de circuit à électrode traversante, procédé de formation de trou d'introduction, et pièce électronique à trou d'introduction
US8861214B1 (en) * 2006-11-22 2014-10-14 Marvell International Ltd. High resistivity substrate for integrated passive device (IPD) applications
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP5023738B2 (ja) * 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP4785874B2 (ja) * 2008-01-18 2011-10-05 日東電工株式会社 配線回路基板の製造方法
JP5481811B2 (ja) * 2008-08-20 2014-04-23 株式会社村田製作所 無機粉末ペーストの製造方法
US8183087B2 (en) * 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US8707734B2 (en) * 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
DE102010026960A1 (de) * 2010-07-12 2012-01-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Solarzelle und Verfahren zur Herstellung einer photovoltaischen Solarzelle
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
CN103119703B (zh) 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
KR20120034473A (ko) 2010-10-01 2012-04-12 삼성전자주식회사 반도체 패키지의 형성 방법 및 그에 의해 형성된 반도체 패키지
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
DE102011083791A1 (de) * 2011-09-29 2013-04-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Lötverbindung
US9374892B1 (en) 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9184135B1 (en) * 2011-11-01 2015-11-10 Trinton Microtechnologies System and method for metallization and reinforcement of glass substrates
US9111917B2 (en) * 2011-11-01 2015-08-18 Triton Microtechnologies Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
US9337060B1 (en) * 2011-11-01 2016-05-10 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9236274B1 (en) * 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9184064B1 (en) * 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
JP5798932B2 (ja) * 2012-01-10 2015-10-21 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5732414B2 (ja) * 2012-01-26 2015-06-10 株式会社日立製作所 接合体および半導体モジュール
WO2013133827A1 (en) * 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9523715B2 (en) * 2012-04-13 2016-12-20 Formfactor, Inc. Wiring substrate with filled vias to accommodate custom terminals
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
JP6176253B2 (ja) * 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9130016B2 (en) * 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias
US9892816B2 (en) * 2013-06-27 2018-02-13 Heraeus Precious Metals North America Conshohocken Llc Platinum containing conductive paste
CN104332447A (zh) * 2013-07-22 2015-02-04 赛方塊股份有限公司 电极的构造,构成材料及其制造方法
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US10293436B2 (en) 2013-12-17 2019-05-21 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015211162A (ja) * 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
JP2017521259A (ja) 2014-07-08 2017-08-03 コーニング インコーポレイテッド 材料をレーザ加工するための方法および装置
WO2016010954A2 (en) 2014-07-14 2016-01-21 Corning Incorporated Systems and methods for processing transparent materials using adjustable laser beam focal lines
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
TWI572268B (zh) * 2014-10-13 2017-02-21 欣興電子股份有限公司 中介板及其製造方法
US11773004B2 (en) 2015-03-24 2023-10-03 Corning Incorporated Laser cutting and processing of display glass compositions
EP3319911B1 (en) 2015-07-10 2023-04-19 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US9595510B1 (en) * 2015-10-13 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
KR101726568B1 (ko) * 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
KR20180121509A (ko) * 2016-03-11 2018-11-07 엔지케이 인슐레이터 엘티디 접속 기판
EP3437127A4 (en) * 2016-03-31 2019-11-27 Electro Scientific Industries, Inc. LASER SEEDING FOR ELECTROPROOF PLATING
EP3452418B1 (en) 2016-05-06 2022-03-02 Corning Incorporated Laser cutting and removal of contoured shapes from transparent substrates
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
JP6684664B2 (ja) * 2016-06-20 2020-04-22 株式会社フジクラ 導波路、モード変換器、及び導波路の製造方法
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
JP2018024571A (ja) * 2016-08-05 2018-02-15 旭硝子株式会社 孔を有するガラス基板の製造方法
CN109803786B (zh) 2016-09-30 2021-05-07 康宁股份有限公司 使用非轴对称束斑对透明工件进行激光加工的设备和方法
CN110167891A (zh) 2016-10-24 2019-08-23 康宁股份有限公司 用于对片状玻璃基材进行基于激光的机械加工的基材处理工位
CN110402489B (zh) 2016-11-18 2024-03-19 申泰公司 填充材料以及基板通孔的填充方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
JP6828733B2 (ja) * 2018-12-25 2021-02-10 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
DE102019201348A1 (de) * 2019-02-01 2020-08-06 Lpkf Laser & Electronics Ag Metallisierte Mikrostrukturen in Glasträgern
CN110400781B (zh) * 2019-07-31 2024-06-21 苏州甫一电子科技有限公司 基于玻璃衬底的三维集成封装转接板及其制作方法
TWI752707B (zh) 2020-11-03 2022-01-11 財團法人工業技術研究院 具有通孔的基板及其製造方法
CN112634774B (zh) * 2020-12-25 2023-03-24 深圳Tcl新技术有限公司 光源板、显示单元及显示装置
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品
CN113873788A (zh) * 2021-10-09 2021-12-31 深圳市百柔新材料技术有限公司 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板
CN118140306A (zh) * 2021-10-21 2024-06-04 康宁公司 包含多孔导电材料的通孔及用于制造通孔的方法
CN114361314B (zh) * 2022-01-10 2022-08-16 东莞市友辉光电科技有限公司 一种玻璃基mini led背光基板的制作方法
WO2023159079A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metallized vias in glass and silicon substrates, interposers, and methods for production thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225297A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd セラミック基板の製造方法
JPH0818181A (ja) * 1994-06-29 1996-01-19 Denki Kagaku Kogyo Kk 金属ベース回路基板及びその製造方法
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JPH11177234A (ja) * 1997-12-12 1999-07-02 Sumitomo Metal Smi Electron Devices Inc セラミックス基板の製造方法
JPH11186681A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 電子部品搭載基板
WO2000036886A1 (fr) * 1998-12-16 2000-06-22 Ibiden Co., Ltd. Tige de connexion conductrice et plaquette de boitier
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09147625A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Ind Co Ltd 導電ペースト及びそれを用いた印刷配線基板
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
EP1009204B1 (en) * 1997-06-06 2008-08-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225297A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd セラミック基板の製造方法
JPH0818181A (ja) * 1994-06-29 1996-01-19 Denki Kagaku Kogyo Kk 金属ベース回路基板及びその製造方法
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JPH11177234A (ja) * 1997-12-12 1999-07-02 Sumitomo Metal Smi Electron Devices Inc セラミックス基板の製造方法
JPH11186681A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 電子部品搭載基板
WO2000036886A1 (fr) * 1998-12-16 2000-06-22 Ibiden Co., Ltd. Tige de connexion conductrice et plaquette de boitier
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板

Also Published As

Publication number Publication date
US20070114653A1 (en) 2007-05-24
US7535106B2 (en) 2009-05-19
US20040217455A1 (en) 2004-11-04
US7183650B2 (en) 2007-02-27
TWI224382B (en) 2004-11-21
WO2003007370A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JPWO2003007370A1 (ja) 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
US6413620B1 (en) Ceramic wiring substrate and method of producing the same
TWI708352B (zh) 配線電路基板之製造方法及半導體裝置之製造方法
US7888789B2 (en) Transfer material used for producing a wiring substrate
JP4012375B2 (ja) 配線基板およびその製造方法
JP4092890B2 (ja) マルチチップモジュール
US11527415B2 (en) Multilayer circuit board manufacturing method
JPWO2012049822A1 (ja) ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
JP2004063811A (ja) 配線基板およびその製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP2004087989A (ja) 多層配線基板
JP4090151B2 (ja) パッケージ基板
JP4688314B2 (ja) 配線基板の製造方法
JP3696835B2 (ja) 半導体装置およびその製造方法
JP3895156B2 (ja) 配線基板
KR101152796B1 (ko) 다층 세라믹 패키지 제조 방법 및 이를 통해 제조된 다층 세라믹 패키지
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP2000044332A (ja) 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ
JP4422452B2 (ja) 配線基板
JP2002329970A (ja) 多層配線基板の製造方法
JP2004319529A (ja) セラミック多層配線基板の製造方法
JP2002359465A (ja) 多層配線基板の製造方法
JP2003163427A (ja) セラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720