KR100735838B1 - 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 - Google Patents

집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 Download PDF

Info

Publication number
KR100735838B1
KR100735838B1 KR1020060071895A KR20060071895A KR100735838B1 KR 100735838 B1 KR100735838 B1 KR 100735838B1 KR 1020060071895 A KR1020060071895 A KR 1020060071895A KR 20060071895 A KR20060071895 A KR 20060071895A KR 100735838 B1 KR100735838 B1 KR 100735838B1
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor chip
solder
pads
auxiliary
Prior art date
Application number
KR1020060071895A
Other languages
English (en)
Inventor
박성주
김경선
이정준
이제은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060071895A priority Critical patent/KR100735838B1/ko
Application granted granted Critical
Publication of KR100735838B1 publication Critical patent/KR100735838B1/ko
Priority to US11/878,697 priority patent/US7799605B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 보조회로기판을 구비하는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈에 관한 것으로, 본 발명에 따른 집적회로 모듈 형성방법은, 적어도 하나 이상의 반도체 칩와 상기 반도체 칩을 실장하기 위한 인쇄회로기판을 준비하는 단계와; 상기 반도체 칩을 상기 인쇄회로기판에 실장하되, 상기 인쇄회로기판의 일부 회로 및/또는 상기 반도체 칩 내의 일부회로와 전기적으로 연결되기 위한 회로패턴이 라우팅되는 보조회로기판을, 상기 반도체 칩과 상기 인쇄회로기판 사이에 개재하여 실장하는 단계를 구비한다. 본 발명에 따르면, 보조회로기판을 개재하여 집적회로 모듈을 형성함에 따라 신뢰성이 향상되고 배선의 효율성이 향상되는 효과가 있다.
보조회로기판, 집적회로, 모듈, 솔더볼, BGA

Description

집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈{Method for forming integrated circuit module and integrated circuit module therefore}
도 1은 종래의 집적회로 모듈의 구조도이고,
도 2는 종래의 인쇄회로 기판의 평면배치도이고,
도 3은 본 발명의 일 실시예에 따른 집적회로 모듈의 구조도이고,
도 4 및 도 5는 도 3의 보조회로 기판의 구현예들이고,
도 6 내지 도 8은 도 3의 집적회로 모듈의 형성방법을 나나탠 것이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 집적회로 모듈 112 : 인쇄회로기판
114 : 반도체 칩 116,316,416 : 보조회로 기판
124 : 솔더볼 118 : 제1솔더패드
128 : 제2솔더패드 322,422 ; 홀
본 발명은 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈에 관한 것으로, 더욱 구체적으로는, 반도체 칩과 인쇄회로기판 사이에 보조회로기판이 개재된 직접회로 모듈 형성방법 및 그에 따른 집적회로 모듈에 관한 것이다.
최근에, 컴퓨터 등의 전자기기들이 점점 복잡해지고 다기능화 되면서, 이러한 장치들에 사용되는 메모리 장치들을 포함하는 집적회로들의 용량은 점점 더 커지고 있다. 따라서, 반도체 메모리 장치들은 낱개로 사용되기보다는 여러 개의 반도체 메모리 장치가 하나의 인쇄회로기판(PCB;Printed Circuit Board) 상에 실장된 메모리 모듈 단위 또는 집적회로 모듈단위로 사용된다.
도 1은 종래의 일반적인 집적회로 모듈의 구조를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 집적회로 모듈(10)은 반도체 칩 패키지(14)와 인쇄회로기판(12)을 구비한다.
상기 반도체 칩 패키지(14)는 볼 그리드 어레이(BGA; Ball Grid Array)패키지(이하 "BGA 패키지"라 한다)구조를 가진다. 상기 BGA 패키지는 고성능화의 추세에 있는 반도체 칩 패키지 중 하나로서 반도체 소자의 집적도가 증가하면서 점점 더 많은 수의 입출력 핀과 보다 효율적인 열 방출이 요구됨에 따라 개발되었다. 상기 BGA 패키지는 외부접속단자가 면 배열되기 때문에 많은 핀을 가지는 경우에 유리한 구조이고 패키지 실장 시에 실장 면적이 대폭 축소될 수 있어서 그 활용도가 크며 열 저항 및 전기적 특성이 우수하여 현재 많이 사용되고 있다.
상기 반도체 칩 패키지(14)는 도시되지는 않았지만, 잘 알려진 바와 같이, 내부에 반도체 칩이 구비되며 상기 반도체 칩의 입출력 패드들과 각각 연결되는 솔더 패드들이 구비된다. 상기 솔더패드들 각각에는 솔더볼들이 부착될 수 있다. 이하에서는 내부에 반도체 칩이 구비된 반도체 칩 패키지와 반도체 칩의 구분이 중요시되지 않으므로 반도체 칩으로 통칭하기로 한다.
상기 인쇄회로기판(12)은 잘 알려진 바와 같이, 적어도 하나 이상의 반도체 칩(14)이 실장되기 위한 공간이 구비되고 이를 위한 회로 패턴이 라우팅되어 있으며, 또한 디커플링 소자(decoupling device)가 부착되기 위한 공간이 구비되고 이를 위한 회로패턴이 라우팅되어 있다. 또한 다른 인쇄회로 기판과의 인터페이스를 위한 회로 패턴이 라우팅 되어 있다.
상기 인쇄회로기판(12)은 상기 반도체 칩의 입출력 패드들과 연결되기 위한 솔더 패드들이 상기 반도체 칩에 구비되는 솔더패드들에 대응되는 위치에 구비된다. 또한 상기 솔더패드들과 상기 회로패턴들은 전기적으로 연결된다.
일반적으로 상기 인쇄회로기판(12)의 솔더패드들과, 상기 반도체 칩(12)의 솔더패드들에 부착된 솔더볼들을 서로 부착하는 방식으로 상기 반도체 칩(14)이 상기 인쇄회로기판(12)에 실장된다. 예를들면, 상기 솔더볼들을 용융점이상으로 가열하여 상기 솔더볼들이 상기 인쇄회로기판(12)에 부착되도록 한다. 상기 솔더볼들은 도전성 물질로 형성되기 때문에 상기 솔더볼들이 부착되면 상기 반도체 칩(14)과 상기 인쇄회로기판(12)이 전기적으로 연결된다.
상술한 바와 같은 종래의 인쇄회로기판의 평면도가 도 2에 나타나 있다.
도 2는 상기 인쇄회로기판(12) 중 하나의 반도체 칩(14)이 실장되는 부 분(20)을 나타내며 이들의 회로패턴(28) 및 솔더패드들(22)의 배치를 간략하게 나타낸 것이다.
도 2에 도시된 바와 같이, 상기 인쇄회로기판(12)의 실장부분(20)에는 상기 반도체 칩에 구비되는 솔더 패드들 또는 솔더볼들에 대응되는 위치에 각각 솔더 패드들(22)을 구비한다. 그리고 상기 솔더패드들(22)에 회로패턴들(28)이 연결된다.
상기 회로패턴들(28)은 상기 서로 다른 솔더패드들(22)끼리 연결되는 경우도 있고, 비아홀(24)을 통하여 다른 반도체 칩을 실장하기 위하여 구비되는 솔더패드들(미도시)과 연결되기도 한다. 상기 회로패턴들(28)은 실장되는 반도체 칩의 동작 특성에 맞도록 설계되고 배치된다. 여기서 상기 비아홀(24)은 상기 인쇄회로기판의 양면에 반도체 칩이 실장되는 경우에 서로 대칭되는 반도체 칩들을 전기적으로 연결하기 위하여 복수개로 구비된다. 즉 상기 인쇄회로 기판의 실장부분(20)을 기준으로 반대면에 형성되어 있는 솔더 패드들과 상기 솔더패드들(28)을 전기적으로 연결하기 위한 것이다.
그리고 상기 인쇄회로기판(12)의 실장부분(20) 외부에는 테스트 또는 동작 측정을 위한 테스트 패드(26)가 구비된다. 상기 테스트 패드(26)는 상기 반도체 칩(14)이 상기 인쇄회로기판(12)에 실장된 뒤에 테스트를 위한 것이다. 상기 테스트 패드(26)는 테스트를 원하는 패드 수만큼 복수개로 구비될 수 있다.
상술한 바와 같은 메모리 모듈을 포함하는 집적회로 모듈은 점점 고용량화, 고집적화되고 있다. 이에 따라 상기 회로패턴의 배선의 어려움은 증가되고 있다. 또한 배선이 완성되어 있는 집적회로 모듈이라 하더라도 모듈의 특성을 평가 즉 신 호의 충실도를 측정하기 위한 테스트 신호선을 인출하여야 한다. 그러나 도 2에 도시된 바와 같이 어레이 형태의 솔더 패드들(실장된 경우에는 입출력 패드들)(22)이 밀집되어 있어서 이미 형성된 연결 신호선 또느 회로패턴들(28) 이외에 신호선 또는 회로패턴을 추가하는 것이 용이하지 않은 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈을 제공하는 데 있다.
본 발명의 다른 목적은 필요한 신호선 또는 회로패턴을 용이하게 추가할 수 있는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈을 제공하는데 있다.
본 발명의 또 다른 목적은 실장 면적이나 실장 높이의 추가 없이도 필요한 회로패턴을 용이하게 추가할 수 있는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈을 제공하는 데 있다.
본 발명의 또 다른 목적은 반도체 칩이 실장되는 인쇄회로기판의 면적을 줄이는 등 배치효율을 향상시킬 수 있는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈을 제공하는 데 있다.
본 발명의 또 다른 목적은 실제 소자에 입력되는 신호와 측정신호간의 차이를 최소화함에 따라 신호 충실도의 왜곡 및 열화를 최소화할 수 있는 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 집적회로 모듈 형성방법은, 적어도 하나 이상의 반도체 칩와 상기 반도체 칩을 실장하기 위한 인쇄회로기판을 준비하는 단계와; 상기 반도체 칩을 상기 인쇄회로기판에 실장하되, 상기 인쇄회로기판의 일부 회로 및/또는 상기 반도체 칩 내의 일부회로와 전기적으로 연결되기 위한 회로패턴이 라우팅되는 보조회로기판을, 상기 반도체 칩과 상기 인쇄회로기판 사이에 개재하여 실장하는 단계를 구비한다.
상기 반도체 칩은 BGA 패키지 구조를 가질 수 있으며, 상기 반도체 칩의 일면에 일정간격으로 배열된 복수개의 제1솔더 패드들이 형성되고, 상기 인쇄회로기판은 상기 제1솔더 패드에 대응되는 위치에 제2솔더 패드들이 형성되며, 상기 보조회로 기판은 상기 제1솔더 패드들 및 상기 제2솔더 패드들에 대응되는 위치에 복수개의 홀(hole)들이 형성될 수 있다.
상기 홀들을 통하여 상기 제1솔더 패드와 상기 제2솔더 패드를 연결하는 솔더볼들을 통하여 상기 반도체 칩과 상기 인쇄회로 기판이 전기적으로 연결되는 것이 가능하며, 상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가질 수 있다.
상기 보조회로기판내의 회로패턴들은 상기 보조회로기판에 구비되는 홀들의 에지부위까지 연장되어 각각 배치될 수 있으며, 상기 보조회로기판 내의 홀들의 에지부위까지 연장된 회로패턴들은 상기 홀들을 각각 채우는 솔더볼들 중 적어도 하나이상의 솔더볼과 전기적으로 연결되도록 할 수 있다. 그리고 상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅 될 수 있으며, 상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가질 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 집적회로 모듈 형성방법은, 솔더볼들이 각각 부착된 적어도 하나 이상의 반도체 칩과, 상기 반도체 칩을 실장하기 위하여 상기 솔더볼들의 대응위치에 솔더 패드들이 구비되는 인쇄회로기판을 준비하는 단계와; 상기 솔더볼들 및 상기 솔더 패드들과의 대응 위치에 홀들을 구비하고, 상기 인쇄회로기판의 적어도 하나 이상의 회로 및/또는 상기 반도체 칩 내의 적어도 하나 이상의 회로와 전기적으로 연결되기 위하여 상기 홀들의 에지부위에 입출력 패드들을 구비하는 적어도 하나 이상의 회로패턴이 라우팅된 보조회로기판을 형성하는 단계와; 상기 반도체 칩에 부착된 솔더볼들이 상기 보조회로기판의 대응되는 홀들을 각각 채우면서 상기 인쇄회로기판의 대응되는 솔더 패드들에 부착됨과 동시에 상기 입출력 패드들 각각과 상기 솔더볼들 중 적어도 하나이상의 솔더볼이 전기적으로 연결되도록 함에 의하여, 상기 보조회로기판을 개재하여 상기 반도체칩을 상기 인쇄회로기판에 실장하는 단계를 구비한다.,
상기 반도체 칩은 BGA 패키지 구조를 가질 수 있으며, 상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가질 수 있다. 그리고 상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅될 수 있으며, 상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가질 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 구체화에 따라, 본 발명에 따른 집적회로 모듈은, 일면에 일정규칙으로 복수개로 배열되는 제1패드들을 구비하는 적어도 하나 이상의 반도체 칩과; 상기 반도체 칩 패키지가 적어도 하나 이상 장착되기 위한 공간 및 라우팅된 회로패턴을 구비하며, 상기 공간에는 상기 제1패드들에 대응되는 제2패드들이 구비되는 인쇄회로기판과; 상기 반도체 칩과 상기 인쇄회로기판사이에 개재되며, 상기 제1패드들 및 상기 제2패드들에 대응되는 위치에 홀들을 구비하고, 상기 인쇄회로기판의 적어도 하나 이상의 회로패턴 및/또는 상기 반도체 칩 내의 적어도 하나 이상의 회로와 전기적으로 연결되기 위하여 상기 홀들의 에지부위까지 연장 배치된 적어도 하나 이상의 회로패턴이 라우팅된 보조회로기판을 구비한다.
상기 반도체 칩은 BGA 패키지 구조를 가질 수 있으며, 상기 홀을 통하여 상기 제1패드와 상기 제2패드에 각각 부착되어 서로를 전기적으로 연결하고, 상기 홀들의 에지부위까지 연장 배치된 적어도 하나 이상의 회로패턴과도 전기적으로 연결되는 복수개의 솔더볼들을 더 구비할 수 있다.
그리고, 상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가질 수 있으며, 상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅될 수 있다. 또한, 상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가질 수 있다.
상기한 구성에 따르면, 보조회로기판을 개재하여 집적회로 모듈을 형성함에 따라 신뢰성이 향상되고 배선의 효율성이 향상된다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 집적회로 모듈의 구조예를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 집적회로 모듈(100)은 인쇄회로기판(112), 반도체 칩(114), 및 보조회로 기판(116)을 구비한다.
본 발명의 일실시예에 따른 집적회로 모듈(100)은 종래와 다른 구조를 가진다. 즉 상기 반도체 칩(114)이 상기 인쇄회로기판(112)에 실장되는 경우에, 상기 반도체 칩(114)과 상기 인쇄회로기판(112) 사이에 상기 보조회로기판(116)을 개재하는 구성을 가진다. 상기 집적회로 모듈(100)은 종래와 달리 보조회로기판(116)이 추가된다.
상기 보조회로기판(116)은 상기 반도체 칩(114)과 상기 인쇄회로기판(112)을 서로 연결하는 솔더볼의 직경보다 같거나 작은 두께를 가지도록 설계되며, 유연성(flexible)있는 재질로 형성될 수 있다. 상기 보조회로 기판(116)은 상기 솔더볼이 통과하기 위하여 대응되는 위치에 홀들이 구비된다.
상기 보조회로 기판(116)에는 상기 인쇄회로기판(112)에 라우팅된 적어도 하나 이상의 회로 및/또는 상기 반도체 칩(114) 내의 적어도 하나 이상의 회로와 전기적으로 연결되기 위한 회로 패턴들이 라우팅되어 있다.
이러한 보조회로기판(116)의 구현예가 도 4 및 도 5에 도면부호를 달리하여 나타나 있다.
도 4는 테스트(측정)를 위한 신호선이 연결된 테스트 패드(326)가 배치된 보조회로기판(316)을 나타낸 것이다.
도 4에 도시된 바와 같이, 상기 보조회로 기판(316)은 다수의 정렬된 홀들(322), 신호선 또는 회로패턴(328), 테스트 패드들(326)을 구비한다.
상기 보조회로기판(316)은 반도체 칩(114)의 솔더볼들 위치에 대응하여 홀들(322)을 구비한다. 상기 솔더볼들은 상기 인쇄회로기판(112)에 부착되는 경우에 상기 홀들(322)을 통하여 부착된다. 상기 홀들(322)은 상기 솔더볼들의 개수만큼 구비되며, 상기 솔더볼들의 직경과 동일 또는 유사한 직경을 가질 수 있다.
그리고 상기 보조회로 기판(316)의 반도체 칩 실장부위(330)를 제외한 부분에는 테스트 또는 측정을 위한 테스트패드들(326)이 배치되고 형성된다. 상기 테스트 패드들(326)은 상기 반도체 칩(114)이 실장된 후에 상기 반도체 칩(114)의 동작을 테스트 하기 위한 것이다. 상기 테스트 패드들의 위치에는 다른 입출력 패드나 전자소자들이 배치될 수도 있다.
상기 테스트 패드들(326)은 신호선 또는 회로패턴(328)과 전기적으로 연결된다. 상기 신호선 또는 회로패턴(328)은 상기 테스트 패드(326)와 전기적으로 연결되고 상기 홀들(322)까지 연장된다. 왜냐하면, 상기 솔더볼들을 통하여 상기 반도체 칩(114)을 상기 인쇄회로기판(112)에 실장하는 경우에 상기 솔더볼들이 상기 홀들(322)에 채워짐에 의해 상기 테스트 패드(326)와 상기 반도체 칩(114)의 입출력 패드들이 전기적으로 연결되도록 하기 위함이다.
도 5는 두개의 반도체 칩(112)이 실장되는 경우에 구비되는 보조회로기판(416)을 나타낸 것이다.
도 5에 도시된 바와 같이, 상기 보조회로 기판(416)은 두개 중 어느 하나인 제1반도체 칩 실장공간(430a)과 다른 하나인 제2반도체 칩 실장공간(430b)에 다수의 정렬된 홀들(422)을 구비하고, 상기 보조회로 기판(416)의 상기 반도체 칩 실장공간(430a,430b)을 제외한 부분에는 디커플링 소자들(426)이 배치 형성된다.
디커플링 소자(decoupling device)란, 이러한 반도체 칩에 있어서의 노이즈에 의한 영향을 배제하고 입출력되는 신호를 명확하게 하기 위하여 반도체 칩이 실장되는 집적회로 모듈 상에 사용되는 전자소자를 말하는 것으로, 미리 그 값이 계산되어진, 예를 들어 커패시터(capacitor), 저항 등이 해당된다.
상기 디커플링 소자들은 종래의 경우에는 상기 인쇄회로기판(112)에 라우팅 된 회로패턴에 의해 상기 반도체 칩(114)의 입출력 패드들과 전기적으로 연결되는 구조를 가지고 있었으나, 본 발명의 경우에는 상기 보조회로기판(416) 상에 구비되어 상기 반도체 칩(114)의 입출력 패드들과 전기적으로 연결되는 구조를 가질 수 있다.
상기 보조회로기판(416)은 반도체 칩(114)의 솔더볼들 위치에 대응하여 홀들(422)을 구비한다. 상기 홀들(422)은 상기 솔더볼들의 개수만큼 구비되며, 상기 솔더볼들의 직경과 동일 또는 유사한 직경을 가질 수 있다.
상기 디커플링 소자(426)들은 신호선 또는 회로패턴(428)과 전기적으로 연 결된다. 상기 신호선 또는 회로패턴(428)은 상기 디커프링 소자(426)와 전기적으로 연결되고 상기 홀들(422)까지 연장된다. 그리고 상기 신호선 또는 회로패턴들(428)의 일부는 상기 제1반도체 칩의 실장공간(430a)에 구비되는 홀들과 상기 제2반도체 칩의 실장공간(430b)에 구비되는 홀들을 서로 전기적으로 연결하도록 구성될 수 있다. 이는 상기 제1반도체 칩과 상기 제2반도체 칩의 입출력 패드들이 서로 전기적으로 연결될 필요가 있는 경우에 필요하다.
상기 신호선 또는 회로패턴들(428)은 상기 솔더볼들을 통하여 상기 반도체 칩들을 상기 인쇄회로기판(112)에 실장하는 경우에 자동적으로 반도체 칩의 입출력 패드들과 전기적으로 연결되는 구조를 가진다.
상기 보조회로기판(116,316,416)은 두께가 상기 솔더볼들의 직경과 동일하거나 작도록 형성될 수 있다. 또한, 상기 보조회로 기판(116,316,416)은 하나의 기판구조 또는 여러개의 기판의 다층구조를 가질 수 있다. 그리고 상기 보조회로 기판(116,316,416)은 유연성 있는 플렉서블 기판 또는 기존의 인쇄회로기판과 동일한 종류의 기판 재질을 가질 수 있다.
상기 보조회로 기판(116,316,416)은 상술한 예에 한정되지 않고 상기 인쇄회로기판(112)을 보조하는 기판의 기능으로 다양한 방법으로 구현될 수 있다. 예를 들면, 인쇄회로기판(112)에 추가되기 힘든 회로패턴을 구성할 수도 있으며, 일부만 다르고 대부분이 동일한 회로 구성을 가지는 집적회로 모듈을 여러 개 제작하는 경우에, 동일한 회로패턴 부분은 상기 인쇄회로기판(112)에 라우팅하고, 다른 부분만을 상기 보조회로 기판(116,316,416)에 라우팅하는 것도 가능하다.
상술한 바와 같이, 보조회로기판(116,316,416)을 구비함에 의하여, 종래의 인쇄회로기판에 비하여 인쇄회로 기판의 회로패턴이 좀더 단순해 질수 있으며, 회로패턴이나 신호선을 추가하고 자 하는 경우에 용이하게 구현할 수 있어 배션효율을 증가시킬 수 있다. 또한 회로패턴의 배선 간격을 넓게 할 수 있어 배선간의 잡음을 최소화 하는 것도 가능해진다.
도 6 내지 도 8은 상기 보조회로기판을 구비한 본 발명의 실시예들에 따른 집적회로 모듈(100)의 형성방법을 나타낸 단면도이다.
도 6에 도시된 바와 같이, 우선 실장하고자 하는 반도체 칩(114)을 준비한다. 상기 반도체 칩(114)은 상기 반도체 칩(114)의 일면(114a)에 구비되는 입출력 패드들과 연결되는 제1솔더패드(118)가 구비된다. 상기 솔더패드(118)는 상기 반도체 칩(114)의 일면(114a)에 일정간격으로 복수개가 배열된다. 또한 상기 솔더 패드(118)들 각각에는 솔더볼(124)이 부착된다. 상기 솔더볼(124)은 도전성 물질로 형성된다.
다음으로 상기 반도체 칩(114)이 실장되기 위한 인쇄회로기판(112)이 준비된다. 상기 인쇄회로기판(112)은 적어도 하나 이상의 반도체 칩(114)이 실장되기 위한 공간이 구비되고 이를 위한 회로 패턴이 라우팅되어 있다. 또한, 상기 보조회로기판(116)에 디커플링 소자가 부착되는 경우에는 이를 위한 공간이 불필요하지만 부착되지 않는 경우에는 디커플링 소자가 부착되기 위한 공간이 구비되고 이를 위한 회로패턴이 라우팅될 수 있다. 또한 다른 인쇄회로 기판과의 인터페이스를 위한 회로 패턴 또는/ 및 다른 반도체 칩과의 인터페이스를 위한 회로패턴이 라우팅될 수 있다.
상기 인쇄회로기판(112)의 일면(112a)에는 상기 반도체 칩(114)에 부착된 솔더볼(124) 또는 상기 제1솔더패드(118)와 대응되는 위치에 제2솔더패드(128)를 구비한다.
다음으로 도4 또는 도 5와 같은 형태의 보조회로기판(116)을 상기 반도체 칩(114)과 상기 인쇄회로기판(112) 사이에 구비하여 서로 정렬한다.
상기 보조회로기판(116)에 구비되는 홀(322)은 상기 솔더볼(124)과 상기 제2솔더패드(124)에 대응되는 위치에 놓이도록 정렬한다.
상기 보조회로기판(116)은 절연물질인 기판(116a)의 양면 또는 일면에 회로 패턴이 라우팅되어 형성된다. 또한 상기 보조회로기판(116)에 라우팅되는 회로패턴들의 연장신호선 또는 입출력단자들(116b)이 상기 홀(322)까지 연장되어 있는 구조를 가진다.
이후 기존의 리플로우(reflow)공정을 이용하여, 상기 보조회로기판을 상기 반도체 칩(114)과 상기 인쇄회로기판(112) 사이에 개재하여 상기 반도체 칩(114)을 상기 인쇄회로 기판(112)에 실장한다. 예를 들면, 상기 솔더볼(124)을 용융점 이상으로 가열하고 상기 솔더볼(124)이 상기 보조회로기판(116)을 가득 채우면서 상기 제2솔더패드에 부착되도록 하는 방법으로 실장한다.
도 7에 도시된 바와 같이, 상기와 같은 실장에 의하여 상기 보조회로기판에 구현된 연장신호선 또는 입출력 단자(116b), 상기 솔더볼(124), 상기 제1솔더패드(118), 및 상기 제2솔더패드(128)가 전기적으로 도통하는 구조가 된다. 즉 반도 체 칩(114)과 상기 인쇄회로기판(112) 사이에 상기 보조회로기판(116)이 개재되는 구조를 가지며, 상기 보조회로 기판(116)의 입출력 단자(116b), 상기 반도체 칩의 입출력 패드(미도시)에 연결된 제1솔더패드(118), 및 상기 인쇄회로기판(112)에 라우팅된 회로패턴들의 입출력 단자에 연결된 제2솔더패드(128)가 상기 솔더볼(124)을 통하여 전기적으로 연결되게 된다.
또 다른 실시예에 따르면 도 8에서와 같이, 상기 솔더볼(124)을 부착하는 리플로우 공정을 실시하기 전에, 상기 보조회로기판(116)의 입출력 단자(116b)의 상부 또는 상기 제2솔더패드(128) 상에 솔더 페이스트(solder paste) 막(116c,122)을 형성할 수 있다. 상기 솔더 페이스트막(116c,122)은 상기 솔더볼(124)과 상기 제2솔더패드(128) 및 상기 솔더볼(124)과 상기 보조회로 기판의 입출력 단자(116b)의 접착을 용이하게 하기 위한 것으로 도전성 물질로 형성된다.
도 6 내지 도 8에서는 하나의 솔더볼 부분만을 통하여 상기 집적회로 모듈의 형성과정을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 전체적인 집적회로 모듈 형성과정을 유추할 수 있다는 것은 자명하다.
상기 보조회로기판(116)이 종래와 달리 추가되는 경우에 공정이 복잡해질 수 있으며 제조단가가 높아질 수 있으나, 본 발명에서는 기존의 BGA 패키지 실장공정 및 리플로우 공정을 이용함에 의하여 이를 최소화할 수 있다. 또한 상기 솔더볼을 통하여 상기 보조회로기판(116), 상기 반도체 칩(114), 및 상기 인쇄회로 기판(112)을 전기적으로 연결함에 따라 상기 보조회로 기판(116)상의 회로패턴들과의 전기적 도통을 위한 도금작업들이 필요없게 되며 신뢰성을 향상시킬 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 보조회로기판을 구비함에 의하여, 종래의 인쇄회로기판에 비하여 인쇄회로 기판의 회로패턴이 좀더 단순해 질수 있으며, 회로패턴이나 신호선을 추가하고 자 하는 경우에 실장 면적이나 실장 높이의 추가 없이 용이하게 구현할 수 있어 배션효율을 증가시킬 수 있다. 또한 상기 보조회로 기판을 사용하여 상기 인쇄회로기판의 실장면적을 줄이는 것도 가능하다.
실제 소자에 입력되는 신호와 측정신호간의 차이를 최소화함에 따라 신호 충실도의 왜곡 및 열화를 최소화할 수 있으며, 회로패턴의 배선 간격을 넓게 할 수 있어 배선간의 잡음을 최소화 하는 것도 가능해진다. 기존의 BGA 패키지 실장공정 및 리플로우 공정을 이용함에 의하여 공정의 복잡회 또는 제조단자의 증가를 최소화할 수 있다. 그리고, 보조회로 기판상의 회로패턴들과의 전기적 도통을 위한 도금작업들이 필요없게 되어 신뢰성을 향상시킬 수 있다.

Claims (20)

  1. 집적회로 모듈 형성방법에 있어서:
    적어도 하나 이상의 반도체 칩와 상기 반도체 칩을 실장하기 위한 인쇄회로기판을 준비하는 단계와;
    상기 반도체 칩을 상기 인쇄회로기판에 실장하되, 상기 인쇄회로기판의 일부 회로 및/또는 상기 반도체 칩 내의 일부회로와 전기적으로 연결되기 위한 회로패턴이 라우팅되는 보조회로기판을, 상기 반도체 칩과 상기 인쇄회로기판 사이에 개재하여 실장하는 단계를 구비함을 특징으로 하는 집적회로 모듈 형성방법.
  2. 제1항에 있어서,
    상기 반도체 칩은 BGA 패키지 구조를 가짐을 특징으로 하는 집적회로 모듈 형성방법.
  3. 제2항에 있어서,
    상기 반도체 칩의 일면에 일정간격으로 배열된 복수개의 제1솔더 패드들이 형성되고, 상기 인쇄회로기판은 상기 제1솔더 패드에 대응되는 위치에 제2솔더 패드들이 형성되며, 상기 보조회로 기판은 상기 제1솔더 패드들 및 상기 제2솔더 패 드들에 대응되는 위치에 복수개의 홀(hole)들이 형성됨을 특징으로 하는 집적회로 모듈 형성방법.
  4. 제3항에 있어서,
    상기 홀들을 통하여 상기 제1솔더 패드와 상기 제2솔더 패드를 연결하는 솔더볼들을 통하여 상기 반도체 칩과 상기 인쇄회로 기판이 전기적으로 연결됨을 특징으로 하는 집적회로 모듈 형성방법.
  5. 제4항에 있어서,
    상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가짐을 특징으로 하는 집적회로 모듈 형성방법.
  6. 제5항에 있어서,
    상기 보조회로기판내의 회로패턴들은 상기 보조회로기판에 구비되는 홀들의 에지부위까지 연장되어 각각 배치됨을 특징으로 하는 집적회로 모듈 형성방법.
  7. 제6항에 있어서,
    상기 보조회로기판 내의 홀들의 에지부위까지 연장된 회로패턴들은 상기 홀들을 각각 채우는 솔더볼들 중 적어도 하나이상의 솔더볼과 전기적으로 연결됨을 특징으로 하는 집적회로 모듈 형성방법.
  8. 제1항에 있어서,
    상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅됨을 특징으로 하는 집적회로 모듈 형성방법.
  9. 제1항에 있어서,
    상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가짐을 특징으로 하는 집적회로 모듈 형성방법.
  10. 집적회로 모듈 형성방법에 있어서:
    솔더볼들이 각각 부착된 적어도 하나 이상의 반도체 칩과, 상기 반도체 칩을 실장하기 위하여 상기 솔더볼들의 대응위치에 솔더 패드들이 구비되는 인쇄회로기판을 준비하는 단계와;
    상기 솔더볼들 및 상기 솔더 패드들과의 대응 위치에 홀들을 구비하고, 상기 인쇄회로기판의 적어도 하나 이상의 회로 및/또는 상기 반도체 칩 내의 적어도 하나 이상의 회로와 전기적으로 연결되기 위하여 상기 홀들의 에지부위에 입출력 패드들을 구비하는 적어도 하나 이상의 회로패턴이 라우팅된 보조회로기판을 형성하는 단계와;
    상기 반도체 칩에 부착된 솔더볼들이 상기 보조회로기판의 대응되는 홀들을 각각 채우면서 상기 인쇄회로기판의 대응되는 솔더 패드들에 부착됨과 동시에 상기 입출력 패드들 각각과 상기 솔더볼들 중 적어도 하나이상의 솔더볼이 전기적으로 연결되도록 함에 의하여, 상기 보조회로기판을 개재하여 상기 반도체칩을 상기 인쇄회로기판에 실장하는 단계를 구비함을 특징으로 하는 집적회로 모듈 형성방법.
  11. 제10항에 있어서,
    상기 반도체 칩은 BGA 패키지 구조를 가짐을 특징으로 하는 집적회로 모듈형성방법.
  12. 제11항에 있어서,
    상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가짐을 특징으로 하는 집적회로 모듈 형성방법.
  13. 제10항에 있어서,
    상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅됨을 특징으로 하는 집적회로 모듈 형성방법.
  14. 제10항에 있어서,
    상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가짐을 특징으로 하는 집적회로 모듈 형성방법.
  15. 집적회로 모듈에 있어서:
    일면에 일정규칙으로 복수개로 배열되는 제1패드들을 구비하는 적어도 하나 이상의 반도체 칩과;
    상기 반도체 칩 패키지가 적어도 하나 이상 장착되기 위한 공간 및 라우팅된 회로패턴을 구비하며, 상기 공간에는 상기 제1패드들에 대응되는 제2패드들이 구비되는 인쇄회로기판과;
    상기 반도체 칩과 상기 인쇄회로기판사이에 개재되며, 상기 제1패드들 및 상기 제2패드들에 대응되는 위치에 홀들을 구비하고, 상기 인쇄회로기판의 적어도 하 나 이상의 회로패턴 및/또는 상기 반도체 칩 내의 적어도 하나 이상의 회로와 전기적으로 연결되기 위하여 상기 홀들의 에지부위까지 연장 배치된 적어도 하나 이상의 회로패턴이 라우팅된 보조회로기판을 구비함을 특징으로 하는 집적회로 모듈.
  16. 제15항에 있어서,
    상기 반도체 칩은 BGA 패키지 구조를 가짐을 특징으로 하는 집적회로 모듈.
  17. 제16항에 있어서
    상기 홀을 통하여 상기 제1패드와 상기 제2패드에 각각 부착되어 서로를 전기적으로 연결하고, 상기 홀들의 에지부위까지 연장 배치된 적어도 하나 이상의 회로패턴과도 전기적으로 연결되는 복수개의 솔더볼들을 더 구비함을 특징으로 하는 집적회로 모듈.
  18. 제15항에 있어서,
    상기 보조회로기판은 상기 솔더볼의 직경보다 작거나 같은 두께를 가짐을 특징으로 하는 집적회로 모듈.
  19. 제15항에 있어서,
    상기 보조회로 기판에는 테스트를 위한 회로패턴 또는/ 및 디커플링 소자를 위한 회로패턴들이 라우팅됨을 특징으로 하는 집적회로 모듈.
  20. 제15항에 있어서,
    상기 보조회로기판은 유연성있는 하나의 기판구조 또는 여러개의 기판의 다층구조를 가짐을 특징으로 하는 집적회로 모듈.
KR1020060071895A 2006-07-31 2006-07-31 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 KR100735838B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060071895A KR100735838B1 (ko) 2006-07-31 2006-07-31 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
US11/878,697 US7799605B2 (en) 2006-07-31 2007-07-26 Integrated circuit module and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071895A KR100735838B1 (ko) 2006-07-31 2006-07-31 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈

Publications (1)

Publication Number Publication Date
KR100735838B1 true KR100735838B1 (ko) 2007-07-04

Family

ID=38503281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071895A KR100735838B1 (ko) 2006-07-31 2006-07-31 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈

Country Status (2)

Country Link
US (1) US7799605B2 (ko)
KR (1) KR100735838B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110022026A1 (en) * 2009-07-21 2011-01-27 Lake Region Manufacturing, Inc. d/b/a Lake Region Medical. Inc. Methods and Devices for Delivering Drugs Using Drug-Delivery or Drug-Coated Guidewires
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008461U (ko) * 1998-10-21 2000-05-15 김영환 적층형 비지에이 반도체 패키지 및 그 제조방법
US20040217455A1 (en) 2001-07-12 2004-11-04 Osamu Shiono Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US7123465B2 (en) * 2004-09-24 2006-10-17 Silicon Bandwidth, Inc. Decoupling capacitor for an integrated circuit and method of manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008461U (ko) * 1998-10-21 2000-05-15 김영환 적층형 비지에이 반도체 패키지 및 그 제조방법
US20040217455A1 (en) 2001-07-12 2004-11-04 Osamu Shiono Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor

Also Published As

Publication number Publication date
US20080023702A1 (en) 2008-01-31
US7799605B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
US7326860B2 (en) Routing vias in a substrate from bypass capacitor pads
US7372131B2 (en) Routing element for use in semiconductor device assemblies
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
US7728444B2 (en) Wiring board
JP5371932B2 (ja) モジュール基板
KR20090027573A (ko) 반도체장치
US8116097B2 (en) Apparatus for electrically coupling a semiconductor package to a printed circuit board
US20060138630A1 (en) Stacked ball grid array packages
CZ105798A3 (cs) Mnohočipový modul
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US20060055024A1 (en) Adapted leaded integrated circuit module
US20070169342A1 (en) Connection pad layouts
US20030043560A1 (en) Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
US6657133B1 (en) Ball grid array chip capacitor structure
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
US20070252263A1 (en) Memory package structure
JP2005150490A (ja) Ｉｃとプリント配線基板間のシート部品
JPH0917917A (ja) 配線基板及び半導体装置
CN112768425B (zh) 一种多芯片模块
US20110074042A1 (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13