TWI572268B - 中介板及其製造方法 - Google Patents
中介板及其製造方法 Download PDFInfo
- Publication number
- TWI572268B TWI572268B TW103135365A TW103135365A TWI572268B TW I572268 B TWI572268 B TW I572268B TW 103135365 A TW103135365 A TW 103135365A TW 103135365 A TW103135365 A TW 103135365A TW I572268 B TWI572268 B TW I572268B
- Authority
- TW
- Taiwan
- Prior art keywords
- glass substrate
- photosensitive glass
- exposure pattern
- buried
- trenches
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明是有關於一種晶片封裝技術,且特別是有關於一種應用晶片封裝結構的中介板及其製造方法。
半導體積體電路(IC)產業包含積體電路製造及積體電路封裝。積體電路製造是將積體電路製作在晶圓上。積體電路封裝則可提供結構保護、電性傳遞及良好散熱給已製作有積體電路的晶片(即晶圓於切割後的一部分)。
覆晶接合技術是一種晶片封裝技術,其經常應用於晶片與封裝載板之間的接合。具體而言,晶片的主動面(泛指具有主動元件的一面)可經由多個導電凸塊連接至封裝載板的頂面。接著,封裝載板的底面則可經由導電球連接至印刷線路板。
然而,晶片的接點密度增加的速度逐漸大於封裝載板的接點密度增加的速度,這使得晶片的接點密度與封裝載板的接點密度之間存在落差。為了緩衝這樣的落差,中介板便發展出來。中介板是配置在晶片與封裝載板之間的訊號傳輸媒介。對於玻璃
中介板而言,導通孔及細線路的製作都面臨挑戰。
本發明提供一種中介板製造方法,用以製造中介板。
本發明提供一種中介板,用以作為晶片與封裝載板或印刷電路板之間的訊號傳輸媒介。
本發明提供一種晶片封裝結構,採用中介板作為其晶片與封裝載板的訊號傳輸媒介。
本發明的一種中介板製造方法包括下列步驟。提供一感光玻璃基板,其中感光玻璃基板具有一第一面及相對於第一面的一第二面。曝光感光玻璃基板,以形成一第一曝光圖案及一第二曝光圖案。加熱感光玻璃基板,以結晶化第一曝光圖案及第二曝光圖案。從感光玻璃基板的第一面蝕刻第一曝光圖案及第二曝光圖案,以移除第一曝光圖案靠近第一面的部分而形成凹陷自第一面的多個盲孔,並移除第二曝光圖案靠近第一面的部分而形成凹陷自第一面的多個溝渠。將一導電材料填入這些盲孔及這些溝渠,以在這些盲孔及這些溝渠內分別形成多個導通孔及多個內埋線,其中各導通孔靠近第一面的一第一端連接對應的內埋線。從感光玻璃基板的第二面薄化感光玻璃基板,使得這些導通孔靠近第二面的一第二端暴露於感光玻璃基板的第二面。
本發明的一種中介板包括下列元件。一感光玻璃基板具有一第一面及相對於第一面的一第二面。多個導通孔穿設於感光
玻璃基板。多個內埋線埋入感光玻璃基板的第一面,其中各導通孔具有一第一端及一第二端,且第一端連接對應的內埋線。一第一重佈線路結構配置在感光玻璃基板的第一面,其中第一重佈線路結構連接這些內埋線。一第二重佈線路結構配置於感光玻璃基板的第二面,其中第二重佈線路結構連接各導通孔的第二端。
本發明的一種晶片封裝結構,包括一晶片、一封裝載板及上述的中介板。中介板位於晶片與封裝載板之間。晶片安裝至第一重佈線層,而第二重佈線層安裝至封裝載板。
本發明的一種中介板製造方法包括下列步驟。提供一感光玻璃基板,其中感光玻璃基板具有一第一面及相對於第一面的一第二面。曝光感光玻璃基板,以形成一第一曝光圖案及一第二曝光圖案。加熱感光玻璃基板,以結晶化第一曝光圖案及第二曝光圖案。從感光玻璃基板的第一面及第二面蝕刻第一曝光圖案及第二曝光圖案,以移除第一曝光圖案而形成連接第一面及第二面的多個貫孔,移除第二曝光圖案靠近第一面的部分而形成凹陷自第一面的多個第一溝渠,並移除第二曝光圖案靠近第二面的部分而形成凹陷自第二面的多個第二溝渠。將一導電材料填入這些貫孔、這些第一溝渠及這些第二溝渠,以在這些貫孔、這些第一溝渠及這些第二溝渠內分別形成多個導通孔、多個第一內埋線及多個第二內埋線,其中各導通孔靠近第一面的一第一端連接對應的第一內埋線,且各導通孔靠近第二面的一第二端連接對應的第二內埋線。
本發明的一種中介板包括下列元件。一感光玻璃基板具有一第一面及相對於第一面的一第二面。多個導通孔穿設於感光玻璃基板。多個第一內埋線埋入感光玻璃基板的第一面,其中各導通孔連接對應的第一內埋線。多個第二內埋線埋入感光玻璃基板的第二面,其中各導通孔連接對應的第二內埋線。一第一重佈線路結構配置在感光玻璃基板的第一面,其中第一重佈線路結構連接這些第一內埋線。一第二重佈線路結構配置於感光玻璃基板的第二面,其中第二重佈線路結構連接這些第二內埋線。
本發明的一種晶片封裝結構,包括一晶片、一封裝載板及上述的中介板。中介板位於晶片與封裝載板之間。晶片安裝至第一重佈線層,而第二重佈線層安裝至封裝載板。
基於上述,在本發明中,可藉由對感光玻璃基板進行二次曝光及加熱,以在感光玻璃基板上形成兩個結晶化程度不同的曝光圖案。接著,蝕刻這些已結晶化的曝光圖案,以在感光玻璃基板上形成盲孔/貫孔及溝渠,並填入導電材料以形成導通孔及內埋線。依照實際需求,還可在感光玻璃基板的各面形成一重佈線路結構,以連接導通孔/內埋線。因此,本發明除可製造出細線路的中介板以外,更可達到良好的製造良率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
50、50a‧‧‧晶片封裝結構
51‧‧‧晶片
52‧‧‧封裝載板
53‧‧‧導電凸塊
54‧‧‧導電凸塊
55‧‧‧導電球
60‧‧‧印刷電路板
100、100a‧‧‧中介板
110‧‧‧感光玻璃基板
110a‧‧‧第一面
110b‧‧‧第二面
110c‧‧‧第一曝光圖案
110d‧‧‧第二曝光圖案
110e‧‧‧盲孔
110f‧‧‧溝渠
110g‧‧‧貫孔
110h‧‧‧第一溝渠
110i‧‧‧第二溝渠
120‧‧‧導通孔
120a‧‧‧第一端
120b‧‧‧第二端
130‧‧‧內埋線
131‧‧‧第一內埋線
132‧‧‧第二內埋線
140‧‧‧第一重佈線路結構
141‧‧‧第一圖案化介電層
142‧‧‧第一導電孔
143‧‧‧圖案化導電層
144‧‧‧第二圖案化介電層
145‧‧‧導電凸塊
150‧‧‧第二重佈線路結構
151‧‧‧接觸墊
PL‧‧‧保護層
SL‧‧‧種子層
圖1A至圖1J繪示本發明之一實施例的一種中介板製造方法。
圖2是本發明之另一實施例的一種晶片封裝結構安裝至印刷電路板的示意圖。
圖3A至圖3I繪示本發明之另一實施例的一種中介板製造方法。
圖4是本發明之另一實施例的一種晶片封裝結構安裝至印刷電路板的示意圖。
請參考圖1A,依照本實施例之中介板製造方法,首先,提供一感光玻璃基板110。感光玻璃基板110具有一第一面110a及相對於第一面110a的一第二面110b。在本實施例中,感光玻璃基板110的厚度可為500微米。
請參考圖1B及圖1C,曝光感光玻璃基板110,以形成一第一曝光圖案110c及一第二曝光圖案110d。在曝光以後,以烘烤等方式加熱感光玻璃基板110,以結晶化第一曝光圖案110c及第二曝光圖案110d。
在本實施例中,首先,如圖1B所示,以一第一能量強度(例如15焦爾/平方公分)曝光感光玻璃基板110,以形成第一曝
光圖案110c。接著,如圖1C所示,以一第二能量強度(例如5焦爾/平方公分)曝光感光玻璃基板110,以形成第二曝光圖案110d。由於第一曝光圖案110c所施加的第一能量強度大於第二曝光圖案110d所施加的第二能量強度,使得加熱後的第一曝光圖案110c的結晶化程度大於加熱後的第二曝光圖案110d的結晶化程度。
請參考圖1D,在加熱以後,從感光玻璃基板110的第一面110a蝕刻第一曝光圖案110c及第二曝光圖案110d,以移除第一曝光圖案110c靠近第一面110a的部分而形成凹陷自第一面110a的多個盲孔110e,並移除第二曝光圖案110d靠近第一面110a的部分而形成凹陷自第一面110a的多個溝渠110f。在本實施例中,可採用氫氟酸作為蝕刻溶液,用以感光玻璃基板110之已結晶化的部分。此外,在蝕刻以前,可在感光玻璃基板110的第二面110b形成一保護層PL(例如藍膜),以避免從感光玻璃基板110的第二面110b來蝕刻已結晶化的第一曝光圖案110c及第二曝光圖案110d。在蝕刻完成以後,移除保護層PL。
請參考圖1E及圖1F,將一導電材料填入這些盲孔110e及這些溝渠110f,以在這些盲孔110e及這些溝渠110f內分別形成多個導通孔及多個內埋線。各導通孔靠近第一面110a的一第一端連接對應的內埋線。
在本實施例中,首先,如圖1E所示,在感光玻璃基板110的第一表面、這些盲孔110e及這些溝渠110f上形成種子層SL。
形成種子層SL的方式例如是濺鍍(Sputtering Deposition),且種子層SL可為一鈦層及一銅層的組合,其中鈦層提供附著力,而銅層提供電鍍電流路徑。接著,如圖1F所示,以種子層SL為電流路徑進行電鍍,以將導電材料(例如銅)填入這些盲孔110e及這些溝渠110f,因而在這些盲孔110e及這些溝渠110f內分別形成這些導通孔及這些內埋線。
請再參考圖1F,為了確保導電材料完全地填充在這些盲孔110e及這些溝渠110f所定義的空間,導電材料將超出這些盲孔110e及這些溝渠110f所定義的空間。因此,請參考圖1G,從感光玻璃基板110的第一面110a研磨感光玻璃基板110,以移除導電材料在感光玻璃基板110的第一面110a上的部分,並平坦化感光玻璃基板110的第一面110a。在本實施例中,研磨步驟可採用化學機械研磨(CMP)。
請參考圖1H,在研磨感光玻璃基板110的步驟以後,可在感光玻璃基板110的第一面110a上形成一第一重佈線路結構140,其中第一重佈線路結構140連接這些內埋線。
在本實施例中,第一重佈線路結構140可包括一第一圖案化介電層141、多個第一導電孔142、一圖案化導電層143、一第二圖案化介電層144及多個導電凸塊145。第一圖案化介電層141可利用微影(photolithography)的方式製作在感光玻璃基板110的第一面110a上。這些第一導電孔142及圖案化導電層143可利用電鍍形成在第一圖案化介電層,使得圖案化導電層143可
經由這些第一導電孔142連接這些內埋線130。第二圖案化介電層144亦可利用微影的方式製作在第一圖案化介電層141及圖案化導電層143上。這些導電凸塊145則可利用電鍍的方式分別形成在第二圖案化介電層144所暴露出的圖案化導電層143的多個部分,以作為與外界相互電性連接的接觸端點。然而,在另一未繪示實施例中,第一重佈線路結構140亦可包括數量更多或更少的圖案化導電層及對應數量的圖案化介電層和導電孔,以符合實際需求。
請參考圖1I,在製作第一重佈線路結構140以後,從感光玻璃基板110的第二面110b薄化感光玻璃基板110,使得這些導通孔靠近第二面110b的一第二端暴露於感光玻璃基板110的第二面110b。
請參考圖1J,在感光玻璃基板110的第二面110b上形成一第二重佈線路結構150。第二重佈線路結構150連接各導通孔的第二端。至此,大致完成中介板100的製造。
在本實施例中,第二重佈線路結構150包括多個接觸墊151,其可利用半加成法(semi-additive process)形成在感光玻璃基板110的第二面110b上。在以半加成法形成接觸墊151的過程中,亦可採用一鈦層及一銅層的組合作為電鍍用種子層,其中鈦層提供附著力,而銅層提供電鍍電流路徑。在另一未繪示實施例中,第二重佈線路結構150亦可包括一個或多個圖案化導電層及對應數量的圖案化介電層和導電孔,以符合實際需求。
在本實施例中,如圖11所示,可先在感光玻璃基板110的第一面110a上形成第一重佈線路結構140。接著,在研磨感光玻璃基板110以後,在感光玻璃基板110的第二面110b上形成第二重佈線路結構150。然而,在另一未繪示的實施例中,亦可先在研磨感光玻璃基板110以後,在感光玻璃基板110的第一面110a及第二面110b上分別形成第一重佈線路結構140及第二重佈線路結構150,其中形成第一重佈線路結構140及第二重佈線路結構150的順序沒有限制。
請參考圖2,另一實施例之一晶片封裝結構50包括一晶片51、一封裝載板52及上述如圖1J所示的中介板100。中介板100位於晶片51與封裝載板52之間。晶片51的數量不限於一個,亦可為複數個。晶片51可經由複數個導電凸塊53安裝至中介板100的第一重佈線層140的導電凸塊145。中介板100的第二重佈線層150(即這些接觸墊151)可經由複數個導電凸塊54安裝至封裝載板52。封裝載板52可經由複數個導電球55安裝至印刷線路板60。因此,晶片51可依序經由中介板100及封裝載板52而電性連接至印刷電路板60(例如主機板或模組板)。在另一未繪示實施例中,可省略封裝載板52,使得晶片51可經由中介板100直接電性連接至印刷電路板60。
在上面的實施例中,在感光玻璃基板的單面形成內埋線。在下面的實施例中,將介紹如何在感光玻璃基板的兩面均形成內埋線。
請參考圖3A,依照本實施例之中介板製造方法,首先,提供一感光玻璃基板110。感光玻璃基板110具有一第一面110a及相對於第一面110a的一第二面110b。在本實施例中,感光玻璃基板110的厚度可為200至300微米。
請參考圖3B及圖3C,曝光感光玻璃基板110,以形成一第一曝光圖案110c及一第二曝光圖案110d。在曝光以後,以烘烤等方式加熱感光玻璃基板110,以結晶化第一曝光圖案110c及第二曝光圖案110d。
在本實施例中,首先,如圖3B所示,以一第一能量強度(例如15焦爾/平方公分)曝光感光玻璃基板110,以形成第一曝光圖案110c。接著,如圖3C所示,以一第二能量強度(例如5焦爾/平方公分)曝光感光玻璃基板110,以形成第二曝光圖案110d。由於第一曝光圖案110c所施加的第一能量強度大於第二曝光圖案110d所施加的第二能量強度,使得加熱後的第一曝光圖案110c的結晶化程度大於加熱後的第二曝光圖案110d的結晶化程度。
請參考圖3D,在加熱以後,從感光玻璃基板110的第一面110a蝕刻第一曝光圖案110c及第二曝光圖案110d,以移除第一曝光圖案110c而形成連接第一面110a及第二面110b的多個貫孔110g,移除第二曝光圖案110d靠近第一面110a的部分而形成凹陷自第一面110a的多個第一溝渠110h,並移除第二曝光圖案110d靠近第二面110b的部分而形成凹陷自第二面110b的多個第
二溝渠110i。在本實施例中,可採用氫氟酸作為蝕刻溶液,用以感光玻璃基板110之已結晶化的部分。
請參考圖3E及圖3F,將一導電材料填入這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i,以在這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i內分別形成多個導通孔、多個第一內埋線131及多個第二內埋線132。各導通孔靠近第一面110a的一第一端連接對應的第一內埋線131,且各導通孔靠近第二面110b的一第二端連接對應的第二內埋線132。
值得注意的是,當第二曝光圖案110d從感光玻璃基板110的第一面110a至第二面110b具有實質上相同的輪廓時,所形成的第一溝渠110h及第二溝渠110i也具有實質上相同的輪廓。因此,當導電材料填入這些第一溝渠110h及這些第二溝渠110i,以分別在這些第一溝渠110h及這些第二溝渠110i內形成這些第一內埋線131及這些第二內埋線132時,這些第一內埋線131與這些第二內埋線132在感光玻璃基板110的第一面110a或第二面110b上的正投影的圖形實質上相同。
在本實施例中,首先,如圖3E所示,在感光玻璃基板110的第一表面、第二表面、這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i上形成種子層SL。形成種子層SL的方式例如是濺鍍,且種子層SL可為一鈦層及一銅層的組合,其中鈦層提供附著力,而銅層提供電鍍電流路徑。接著,如圖3F所示,以種子層SL為電流路徑進行電鍍,以將導電材料(例如銅)填入這些貫孔
110g、這些第一溝渠110h及這些第二溝渠110i,因而在這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i內分別形成這些導通孔、這些第一內埋線131及這些第二內埋線132。
請再參考圖3F,為了確保導電材料完全地填充在這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i所定義的空間,導電材料將超出這些貫孔110g、這些第一溝渠110h及這些第二溝渠110i內所定義的空間。因此,請參考圖3G,從感光玻璃基板110的第一面110a及第二面110b研磨感光玻璃基板110,以移除導電材料在感光玻璃基板110的第一面110a上及在感光玻璃基板110的第二面110b上的部分,並平坦化感光玻璃基板110的第一面110a及第二面110b。在本實施例中,研磨步驟可採用化學機械研磨。
請參考圖3H,在研磨感光玻璃基板110以後,可在感光玻璃基板110的第一面110a形成一第一重佈線路結構140,其中第一重佈線路結構140連接這些第一內埋線131。在本實施例中,圖3H的第一重佈線路結構140可與圖1H的第一重佈線路結構140包括相同或相似的構件及其配置,特別是包括這些導電凸塊145以作為與外界相互電性連接的接觸端點。然而,在另一未繪示實施例中,第一重佈線路結構140亦可包括數量更多或更少的圖案化導電層及對應數量的圖案化介電層和導電孔,以符合實際需求。
請參考圖3I,在研磨感光玻璃基板110以後,可在感光玻璃基板110的第二面110b形成一第二重佈線路結構150,其中
第二重佈線路結構150連接這些第二內埋線132。至此,大致完成中介板100a的製造。在本實施例中,第二重佈線路結構150包括多個接觸墊151,其可利用半加成法形成在感光玻璃基板110的第二面110b上。在以半加成法形成接觸墊151的過程中,亦可採用一鈦層及一銅層的組合作為電鍍用種子層,其中鈦層提供附著力,而銅層提供電鍍電流路徑。在另一未繪示實施例中,第二重佈線路結構150亦可包括一個或多個圖案化導電層及對應數量的圖案化介電層和導電孔,以符合實際需求。
請再參考圖3I,在本實施例中,可先在感光玻璃基板110的第一面110a上形成第一重佈線路結構140,接著在感光玻璃基板110的第二面110b上形成第二重佈線路結構150。然而,在另一未繪示的實施例中,亦可先在感光玻璃基板110的第二面110b上形成第二重佈線路結構150,接著在感光玻璃基板110的第一面110a上形成第一重佈線路結構140。在又一未繪示的實施例中,亦可同時在感光玻璃基板110的第一面110a及第二面110b上分別形成第一重佈線路結構140及第二重佈線路結構150。
請參考圖4,另一實施例之一晶片封裝結構50a包括一晶片51、一封裝載板52及上述如圖3I所示的中介板100a。中介板100a位於晶片51與封裝載板52之間。晶片51的數量不限於一個,亦可為複數個。晶片51可經由複數個導電凸塊53安裝至中介板100a的第一重佈線層140的導電凸塊145。中介板100a的第二重佈線層150(即這些接觸墊151)可經由複數個導電凸塊54安裝
至封裝載板52。封裝載板52可經由複數個導電球55安裝至印刷線路板60。因此,晶片51可依序經由中介板100a及封裝載板52而電性連接至印刷電路板60(例如主機板或模組板)。在另一未繪示實施例中,可省略封裝載板52,使得晶片51可經由中介板100a直接電性連接至印刷電路板60。
綜上所述,在本發明中,可藉由對感光玻璃基板進行二次曝光及加熱,以在感光玻璃基板上形成兩個結晶化程度不同的曝光圖案。接著,蝕刻這些已結晶化的曝光圖案,以在感光玻璃基板上形成盲孔/貫孔及溝渠,並填入導電材料以形成導通孔及內埋線。依照實際需求,還可在感光玻璃基板的各面形成一重佈線路結構,以連接導通孔/內埋線。因此,本發明除可製造出細線路的中介板以外,更可達到良好的製造良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧中介板
110‧‧‧感光玻璃基板
110a‧‧‧第一面
110b‧‧‧第二面
120‧‧‧導通孔
120b‧‧‧第二端
130‧‧‧內埋線
140‧‧‧第一重佈線路結構
145‧‧‧導電凸塊
150‧‧‧第二重佈線路結構
151‧‧‧接觸墊
Claims (10)
- 一種中介板製造方法,包括:提供一感光玻璃基板,其中該感光玻璃基板具有一第一面及相對於該第一面的一第二面;曝光該感光玻璃基板,以形成一第一曝光圖案及一第二曝光圖案;加熱該感光玻璃基板,以結晶化該第一曝光圖案及該第二曝光圖案;從該感光玻璃基板的該第一面蝕刻該第一曝光圖案及該第二曝光圖案,以移除該第一曝光圖案靠近該第一面的部分而形成凹陷自該第一面的多個盲孔,並移除該第二曝光圖案靠近該第一面的部分而形成凹陷自該第一面的多個溝渠;將一導電材料填入該些盲孔及該些溝渠,以在該些盲孔及該些溝渠內分別形成多個導通孔及多個內埋線,其中各該導通孔靠近該第一面的一第一端連接對應的該內埋線;以及從該感光玻璃基板的該第二面薄化該感光玻璃基板,使得該些導通孔靠近該第二面的一第二端暴露於該感光玻璃基板的該第二面;其中曝光該感光玻璃基板的步驟包括:以一第一能量強度曝光該感光玻璃基板,以形成該第一曝光圖案;以及以一第二能量強度曝光該感光玻璃基板,以形成該第二曝光 圖案,其中該第一能量強度大於該第二能量強度,使得該第一曝光圖案的結晶化程度大於該第二曝光圖案的結晶化程度。
- 如申請專利範圍第1項所述的中介板製造方法,更包括:從該感光玻璃基板的該第一面研磨該感光玻璃基板,以移除該導電材料在該感光玻璃基板的該第一面上的部分並平坦化該感光玻璃基板的該第一面。
- 如申請專利範圍第2項所述的中介板製造方法,更包括:在研磨該感光玻璃基板以後,在該感光玻璃基板的該第一面上形成一第一重佈線路結構,其中該第一重佈線路結構連接該些內埋線。
- 如申請專利範圍第1項所述的中介板製造方法,更包括:在薄化該感光玻璃基板以後,在該感光玻璃基板的該第二面上形成一第二重佈線路結構,其中該第二重佈線路結構連接各該導通孔的該第二端。
- 一種中介板,包括:一感光玻璃基板,具有一第一面及相對於該第一面的一第二面;多個導通孔,穿設於該感光玻璃基板;以及多個內埋線,埋入該感光玻璃基板的該第一面,其中各該導通孔具有一第一端及一第二端,且該第一端連接對應的該內埋線,其中該感光玻璃基板具有結晶化且穿設於該感光玻璃基板的多個曝光圖案,每一該導通孔與對應的一該曝光圖案接觸,而每 一該內埋線設置於相接觸的一該曝光圖案與一該導通孔上。
- 一種中介板製造方法,包括:提供一感光玻璃基板,其中該感光玻璃基板具有一第一面及相對於該第一面的一第二面;曝光該感光玻璃基板,以形成一第一曝光圖案及一第二曝光圖案;加熱該感光玻璃基板,以結晶化該第一曝光圖案及該第二曝光圖案;從該感光玻璃基板的該第一面及該第二面蝕刻該第一曝光圖案及該第二曝光圖案,以移除該第一曝光圖案而形成連接該第一面及該第二面的多個貫孔,移除該第二曝光圖案靠近該第一面的部分而形成凹陷自該第一面的多個第一溝渠,並移除該第二曝光圖案靠近該第二面的部分而形成凹陷自該第二面的多個第二溝渠;以及將一導電材料填入該些貫孔、該些第一溝渠及該些第二溝渠,以在該些貫孔、該些第一溝渠及該些第二溝渠內分別形成多個導通孔、多個第一內埋線及多個第二內埋線,其中各該導通孔靠近該第一面的一第一端連接對應的該第一內埋線,且各該導通孔靠近該第二面的一第二端連接對應的該第二內埋線;其中曝光該感光玻璃基板的步驟包括:以一第一能量強度曝光該感光玻璃基板,以形成該第一曝光圖案;以及 以一第二能量強度曝光該感光玻璃基板,以形成該第二曝光圖案,其中該第一能量強度大於該第二能量強度,使得該第一曝光圖案的結晶化程度大於該第二曝光圖案的結晶化程度。
- 如申請專利範圍第6項所述的中介板製造方法,更包括:從該感光玻璃基板的該第一面及該第二面研磨該感光玻璃基板,以移除該導電材料在該感光玻璃基板的該第一面上及在該感光玻璃基板的該第二面上的部分,並平坦化該感光玻璃基板的該第一面及該第二面。
- 如申請專利範圍第7項所述的中介板製造方法,更包括:在研磨該感光玻璃基板以後,在該感光玻璃基板的該第一面形成一第一重佈線路結構,其中該第一重佈線路結構連接該些第一內埋線。
- 如申請專利範圍第7項所述的中介板製造方法,更包括:在研磨該感光玻璃基板以後,在該感光玻璃基板的該第二面上形成一第二重佈線結構,其中該第二重佈線路結構連接該些第二內埋線。
- 一種中介板,包括:一感光玻璃基板,具有一第一面及相對於該第一面的一第二面;多個導通孔,穿設於該感光玻璃基板;多個第一內埋線,埋入該感光玻璃基板的該第一面,其中各該導通孔連接對應的該第一內埋線;以及多個第二內埋線,埋入該感光玻璃基板的該第二面,其中各 該導通孔連接對應的該第二內埋線;其中該些第一內埋線與該些第二內埋線在該感光玻璃基板的該第一面或該第二面上的正投影的圖形實質上相同,其中該感光玻璃基板具有結晶化且穿設於該感光玻璃基板的多個曝光圖案,每一該導通孔與對應的一該曝光圖案接觸,而每一該曝光圖案的相對兩側分別設置有對應的一該第一內埋線與一該第二內埋線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103135365A TWI572268B (zh) | 2014-10-13 | 2014-10-13 | 中介板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103135365A TWI572268B (zh) | 2014-10-13 | 2014-10-13 | 中介板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201615074A TW201615074A (en) | 2016-04-16 |
TWI572268B true TWI572268B (zh) | 2017-02-21 |
Family
ID=56361345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103135365A TWI572268B (zh) | 2014-10-13 | 2014-10-13 | 中介板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI572268B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6864009B2 (ja) | 2016-05-06 | 2021-04-21 | スモルテク アクティエボラーグ | 組立プラットフォーム |
TWI718860B (zh) * | 2020-02-04 | 2021-02-11 | 金像電子股份有限公司 | 多層印刷電路板的製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
TWI224382B (en) * | 2001-07-12 | 2004-11-21 | Hitachi Ltd | Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method |
TWI340617B (en) * | 2007-04-27 | 2011-04-11 | Hitachi Chemical Co Ltd | Connection terminal, semiconductor package using the same and method of fabricating for semiconductor package |
TWI353650B (en) * | 2008-05-13 | 2011-12-01 | Nan Ya Printed Circuit Board | Chip embedded package structure and method for fab |
-
2014
- 2014-10-13 TW TW103135365A patent/TWI572268B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
TWI224382B (en) * | 2001-07-12 | 2004-11-21 | Hitachi Ltd | Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method |
TWI340617B (en) * | 2007-04-27 | 2011-04-11 | Hitachi Chemical Co Ltd | Connection terminal, semiconductor package using the same and method of fabricating for semiconductor package |
TWI353650B (en) * | 2008-05-13 | 2011-12-01 | Nan Ya Printed Circuit Board | Chip embedded package structure and method for fab |
Also Published As
Publication number | Publication date |
---|---|
TW201615074A (en) | 2016-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11527474B2 (en) | Integrated circuit package and method | |
TWI686877B (zh) | 封裝方法以及其元件 | |
US8779601B2 (en) | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture | |
US20200105544A1 (en) | Fan-Out Packages And Methods Of Forming The Same | |
TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
TWI649845B (zh) | 半導體封裝結構及其製造方法 | |
US20130032390A1 (en) | Packaging substrate having embedded interposer and fabrication method thereof | |
TW201924014A (zh) | 半導體封裝及其形成方法 | |
TWI754839B (zh) | 封裝結構及其形成方法 | |
US20240063173A1 (en) | Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate | |
US20170194238A1 (en) | Substrate structure, electronic package and method for fabricating the electronic package | |
US10593620B2 (en) | Fan-out package with multi-layer redistribution layer structure | |
KR101512902B1 (ko) | 본딩 구조물 및 이의 형성 방법 | |
US10692733B2 (en) | Uniform back side exposure of through-silicon vias | |
KR20210134868A (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI572268B (zh) | 中介板及其製造方法 | |
TWI731619B (zh) | 封裝結構及其形成方法 | |
JP5559773B2 (ja) | 積層半導体装置の製造方法 | |
JP7451880B2 (ja) | 半導体パッケージおよび製造方法 | |
KR101624851B1 (ko) | 내장형 재배선을 갖는 반도체 장치 및 이의 제조 방법 | |
TWI739413B (zh) | 半導體裝置及其製造方法 | |
TWI834469B (zh) | 半導體封裝及其製造方法 | |
US20230105359A1 (en) | Integrated Circuit Packages | |
TWI557817B (zh) | 中介板製造方法、中介板及晶片封裝結構 | |
TW202312374A (zh) | 用於半導體設備封裝的加勁框架 |