CN118140306A - 包含多孔导电材料的通孔及用于制造通孔的方法 - Google Patents
包含多孔导电材料的通孔及用于制造通孔的方法 Download PDFInfo
- Publication number
- CN118140306A CN118140306A CN202280070790.3A CN202280070790A CN118140306A CN 118140306 A CN118140306 A CN 118140306A CN 202280070790 A CN202280070790 A CN 202280070790A CN 118140306 A CN118140306 A CN 118140306A
- Authority
- CN
- China
- Prior art keywords
- substrate
- porosity
- conductive material
- holes
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000002245 particle Substances 0.000 claims description 23
- 239000011521 glass Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 230000003746 surface roughness Effects 0.000 claims description 11
- 238000005245 sintering Methods 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000002241 glass-ceramic Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- -1 lower cost Chemical compound 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002591 computed tomography Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000001513 hot isostatic pressing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种通孔包括基板与多孔导电材料。基板包括第一表面与相对于第一表面的第二表面。基板包括从第一表面延伸至第二表面的贯穿孔。多孔导电材料延伸通过贯穿孔。多孔导电材料包括在贯穿孔的中央区的第一孔隙度与在邻近于基板的第一表面与第二表面的第二孔隙度,第二孔隙度小于第一孔隙度。
Description
技术领域
本案依据专利法请求2021年10月21日提出的美国临时申请案第63/270,162号的优先权权益,其内容通过参照其全文的方式在此并入。
本发明大体上关于通孔。更具体地,关于包括多孔导电材料的通孔。
背景技术
对于微型化及改良的电气性能的期望已经造成3D与2.5D芯片叠层架构的出现,其使用垂直电气互连。通过形成贯穿基板的孔洞及形成在各孔洞内的导电路径,可制造这些垂直互连,造成具有高电气性能的短互连。贯穿硅通孔(TSV)已经是最重要的垂直互连。然而,关于芯片的3D叠层的挑战已经转移注意至2.5D芯片叠层架构,由于2.5D芯片叠层架构是较不昂贵且呈现较少整合挑战。通过使用带有垂直互连的非有效基板(不具有整合的前段装置),其通常被称为中介层,可实现2.5D芯片叠层架构。中介层基板可由硅或玻璃所制成。
由于玻璃相较于硅的许多优点,包括较低成本、可调整的热膨胀系数(CTE)、及优越的高频性能,具有贯穿玻璃通孔(TGV)的玻璃中介层是有吸引力的。然而,TGV的形成呈现出热机械挑战,此热机械挑战是由于玻璃基质(例如,对于熔融硅石的约0.6ppm/℃)与金属填充(例如,铜为约16.7ppm/℃)之间的CTE失配所产生。此CTE差异导致在热循环期间的高应力建立,其造成不同的破坏模式,诸如在基板中的裂痕、通孔排空(voiding)、侧壁脱层、等等。
发明内容
本发明的一些实施方式关于通孔。通孔包括基板与多孔导电材料。基板包括第一表面与相对于第一表面的第二表面。基板包括从第一表面延伸至第二表面的贯穿孔。多孔导电材料延伸通过贯穿孔。多孔导电材料包括在贯穿孔的中央区中的第一孔隙度及邻近于基板的第一表面和第二表面的第二孔隙度,第二孔隙度小于第一孔隙度。
本发明的另外其他实施方式关于通孔。通孔包括基板、多孔导电材料、及空腔。基板包括第一表面与相对于第一表面的第二表面。基板包括从第一表面延伸至第二表面的贯穿孔。多孔导电材料完全地延伸通过贯穿孔。空腔在贯穿孔的中央区中的多孔导电材料中。
本发明的另外其他实施方式关于制造通孔的方法。方法包括形成从基板的第一表面通过基板至相对于第一表面的基板的第二表面的贯穿孔。方法包括以包含导电材料的糊来填充贯穿孔。方法包括烧结此糊以形成包含第一孔隙度的多孔金属化贯穿孔。方法包括施加热均压压力至多孔金属化贯穿孔以将邻近于基板的第一表面与第二表面的多孔金属化贯穿孔的孔隙度改变成第二孔隙度,第二孔隙度小于第一孔隙度。
本文公开的制造通孔的方法造成包括在贯穿玻璃通孔(TGV)中的至少三个水平糊金属化层的通孔的形成,其中中央的水平糊金属化层相较于在TGV的末端处的外部的水平糊金属化层为更多孔的。此可通过调节起始地一层糊金属化而非通过在TGV的末端处施加纳米尺寸的糊金属化来达成。此调节可通过施加热均压压力(HIP)来达成,其中均匀的温度、压力、及时间被施加在结构的所有表面上。本文公开的通孔展现在TGV的两末端上的低粗糙度(例如,小于或等于约300纳米均方根),从而由于最小化的接触电阻及增加的再分布层(RDL)金属化连续性而能够有改善电气性能。本文公开的通孔能够使用高度导电材料,诸如铜与银,通过控制通孔的孔隙度与表面粗糙度,通孔具有高热膨胀系数(CTE)数值而不牺牲通孔的可靠性。本文公开的TGV金属化的成本也可相较于典型的基于糊金属化被降低,由于透过调到来控制表面粗糙度而非通过在TGV的末端处使用昂贵的基于纳米颗粒的盖。通孔可具有任何合形状,诸如圆柱形、锥形、或沙漏形。此外,HIP的使用使得透过增加的致密化能够有改善的液体密封性,致密化造成在基板与糊金属化之间及糊颗粒之间的改善的界面键结。
额外特征与优点将在之后的实施方式中说明及部分地从说明书或通过实行本文所述的实施方式,包括之后的实施方式、权利要求书、及随附附图所认知的,对于本领域的通常知识者会是显而易见的。
将理解到前面的概略说明及后面的详细说明仅为例示且意于提供理解权利要求书的本质与特性的概观或架构。随附附图被包括以提供进一步理解且被并入与构成本说明书的一部分。附图绘示一或多个实施方式,及与说明书一同解释各种实施方式的原理与操作。
附图说明
图1是范例通孔的剖面视图;
图2是另一范例通孔的剖面视图;
图3A-3C是范例贯穿孔的剖面视图;
图4是范例金属化贯穿孔的剖面视图;
图5是在施加热均压压力至图4的金属化贯穿孔之后的范例金属化贯穿孔的剖面视图;
图6是在施加热均压压力至图4的金属化贯穿孔之后的另一范例金属化贯穿孔的剖面视图;及
图7A与7B是说明制造通孔的范例方法的流程图。
具体实施方式
现在将详细地参照本发明的实施方式,其中的实例绘示在随附附图中。尽可能地,在整个附图中将使用相同的附图标记指称相同或类似部件。然而,本发明可被体现成许多不同形式及不应被解释为受限于本文所说明的实施方式。
范围在此可被表示为从“约”一特定数值,及/或至“约”另一特定数值。当此种范围被表示时,另一实施方式包括从此一特定数值及/或至此另一特定数值。类似地,当数值通过使用前缀语“约”被表示为约略值时,将理解到此特定数值形成另一实施方式。将进一步理解到范围的每一者的端点在关于其他端点及独立于其他端点两者上是重要的。
在此使用的指向用语-例如,上、下、右、左、前、后、顶、底、垂直、水平-是仅参照所描绘的图示所得的,且不意于暗示绝对定向。
除非另外明确地叙明,绝不意于本文所述的任何方法被解释为需要其步骤以特定顺序来执行,或要求特定定向的任何设备。因此,当方法权利要求并未确实地描述其步骤所依循的顺序,或任何设备权利要求并未确实地描述对于个别部件的顺序或定向,或并未另外在权利要求书或说明书中明确叙明步骤受限于特定顺序,或设备的部件的特定顺序或定向并未被叙明,则绝不意指在任何方面中推断顺序或定向。此状态适用于对于解释的任何可能的非叙明基础,包括:关于步骤的布置、操作流程、部件的顺序、或部件的定向的逻辑事项;由文法结构或标点所衍生的直白意义,及本说明书中所述的实施方式的数目或类型。
在此使用时,除非上下文清楚地另外指明,单数形式“一(a)”、“一(an)”与“该”包括复数的指示物。因此,除非上下文清楚地另外指明,例如,参照“一”部件包括具有两个或更多个此部件的方面。
由于相较于其他显示器应用的较高亮度、较高照度、及较长的寿命,微发光二极管(微LED)显示器应用已受到注目。对于拼装(tiled)微LED显示器,电气互连可将在背平面的一表面上的微LED连接至在背平面的背侧上的集成电路(IC)驱动器。虽然有着达成这些互连的不同技术,使用金属化贯穿玻璃通孔(TGV)作为用于玻璃系背平面的电气互连可提供相较于其他替代物的改善的电气性能。因此,在微LED显示器中使用金属化TGV会是所期望的。金属化TGV的使用也可被期望用于其他显示器与非显示器应用,诸如液晶显示器、有机发光二极管(OLED)显示器、光伏装置、中介层、微机电***(MEMS)、及其他装置与应用,其中期望在基板的顶表面与底表面之间的互连。
然而,在微LED与其他显示器技术中利用的薄膜晶体管(TFT)主动式矩阵背平面的高温处理要求导致在金属化TGV与玻璃基板之间的大量热膨胀失配,造成应力的建立,其会导致形成裂痕,裂痕会造成产品失效。在金属化厚度与在玻璃基板中的裂痕的形成之间有关联性。例如,小于约12微米的共形侧壁铜厚度可避免经受至400℃的最大温度的熔融硅石玻璃基板的裂痕形成。然而,对于微LED背平面与其他薄膜装置应用,共形金属化所造成的非平面表面为不合适的及导致装置不连续性、高接触电阻、及制造产量损失。此外,由于CTE失配,完全填充的电镀TGV会造成在基板中的裂痕,因此,完全填充的电镀TGV也不适合用于微LED背平面应用。其他方案已经包括在通孔壁上的小于约12微米厚的铜共形电镀,带有通孔(通常具有大于约50微米的直径)的剩余部分被另一材料所填充。然而,这些方案导入额外材料,其增加TFT或薄膜装置处理兼容性问题。
尽管典型基于糊的金属化的使用可用于达成完全填充的TGV,典型的基于糊的金属化也具有前述的缺点及高表面粗糙度,其造成高接触电阻及/或当TGV连接至再分布层时的断路。为了达成高表面粗糙度,通常,较精细尺寸的颗粒被沉积在TGV的末端处。或者,诸如电镀铜的不同材料可被沉积在TGV的末端处。这些较精细尺寸的颗粒的添加导致增加的成本,由于纳米尺寸颗粒的较高成本,及较长的生产时间(因为需要最少两个额外的处理步骤,对于基板的每一侧各一个处理步骤)。
为了减缓前述的缺点,本文所公开的是基于糊的TGV,具有至少两个水平层,具有两种或更多种孔隙度。最少孔洞的层在TGV的末端处,而最多孔洞的层在TGV的中央区处及占有大于约50%的金属化TGV。金属化TGV的最少孔洞层可通过热均压压力(HIP)的施加来达成,而不是通过不同层、材料、及/或材料尺寸的施加。如本文所公开,具有在TGV的深度中的变动孔隙度的导电糊填充的TGV是以单一颗粒尺寸分布糊所达成且兼容于TFT及其他升高温度薄膜装置处理。孔隙度是材料中的空洞空间的测量,且是在整个体积上的空洞的体积的部分,作为在0%与100%之间的百分率。孔隙度的测量可例如使用X光计算机断层、扫描式电子显微镜(SEM)、光学显微镜、穿透式电子显微镜(TEM)、等等。显微术方法可与图像处理技术组合以测量孔隙度。
现在参照图1,描绘出范例通孔100的剖面视图。通孔100包括基板102与多孔导电材料(例如,金属)110。基板102包括第一表面104与相对于第一表面104的第二表面106。贯穿孔108从第一表面104延伸通过基板102至第二表面106。在替代实例中,存在盲通孔,其仅在一表面处开放,而非贯穿孔且具有深度大于约50%、大于约70%、或大于约90%的基板厚度。贯穿孔的进一步实例也可被应用于盲通孔实施方式。在特定范例实施方式中,基板102可为硅基板。在其他实施方式中,基板102可为非硅基板,诸如玻璃基板、陶瓷基板、或玻璃陶瓷基板。在另外其他实施方式中,基板102可包括氧化铝、AlN、石英(蓝宝石)、InGaN、GaAs、InGaAs、GaP、GaSb、InP、InAs、InSb、蓝宝石上GaN、SOI、SIMOX、Ge、晶体氧化铝(石榴石)、或其他合适材料或前述物的组合。基板102可具有在第一表面104与第二表面106之间的厚度117,其在例如从约0.1毫米至约2毫米的范围内。
多孔导电材料110从基板102的第一表面104延伸通过贯穿孔108至第二表面106。多孔导电材料110包括在贯穿孔108的中央区112中的第一孔隙度。多孔导电材料110包括小于第一孔隙度的第二孔隙度在邻近于基板102的第一表面104的被指示在114处(例如,在邻接第一表面104的贯穿孔108的末端处)及邻近于基板102的第二表面106的被指示在116处(例如,在邻接第二表面106的贯穿孔108的末端处)。换言之,多孔导电材料110包括在贯穿孔108的中央区112中的第一密度及在邻近于第一表面104的被指示在114处及邻近于第二表面106的被指示在116处的大于第一密度的第二密度。在盲通孔的情况中,多孔导电材料110的增加的密度仅在单一基板表面处。在特定范例实施方式中,第一孔隙度是至少两倍的第二孔隙度。多孔导电材料可包括在贯穿孔108的中央区112处的第一孔隙度及在贯穿孔108的末端区114与116处的第二孔隙度之间的梯度孔隙度。在一些实施方式中,包括在贯穿孔108的中央区112中的第一孔隙度的多孔导电材料可延伸至少约50%的通孔长度117。
在特定范例实施方式中,多孔导电材料110包括被烧结导电糊,其包括导电颗粒,导电颗粒包括实质上均匀尺寸(例如,在正10%或负10%内)。多孔导电材料110的颗粒尺寸是基于在烧结之前的导电糊的颗粒尺寸。在其他实施方式中,在被烧结导电糊内的导电颗粒的尺寸可具有可变动分布,带有颗粒变动其尺寸在约2微米与约5微米之间。邻近于第一表面104(例如与第一表面104对齐)与邻近于基板的第二表面106(例如与第二表面106对齐)的多孔导电材料110的表面粗糙度可小于约300纳米均方根。基板102的第一表面104及对齐于第一表面104的多孔导电材料110的暴露表面兼容于直接在表面上的再分布层及/或薄膜装置(例如,薄膜晶体管)的制造。相同地,基板102的第二表面106及对齐于第二表面106的多孔导电材料110的暴露表面也兼容于直接在表面上的再分布层及/或薄膜装置的制造。
在一实施方式中,多孔导电材料110可包括铜。在此情况中,对于无裂痕基板102的第一孔隙度可大于或等于约:0.6263(d)-7.7368,其中“d”是贯穿孔108的平均直径118,大于约12微米且小于约100微米。在另一实施方式中,多孔导电材料110可包括银。在此情况中,对于无裂痕基板102的第一孔隙度可大于或等于约:0.6(0.6263(d)-7.7368),其中“d”是贯穿孔108的平均直径118,大于约12微米且小于约100微米。对于无裂痕基板102的这些等式是基于约140百万帕斯卡的最大应力阈值以避免裂痕形成,在此应力之上会在基板102中形成裂痕。多孔导电材料110的孔隙度是基于在烧结之前的导电糊的孔隙度及在导电糊被施加至基板102之后的用以形成多孔导电材料110的处理的参数(例如,热均压压力)。通常,多孔导电材料110的孔隙度的增加对应于基板102中的诱发应力的降低,及因此降低在基板102内的裂痕形成的可能性。
图2是另一范例通孔200的剖面视图。通孔200包括基板202、多孔导电材料210、及空腔220。基板202包括第一表面204及相对于第一表面204的第二表面206。贯穿孔208从第一表面204延伸通过基板202至第二表面206。带有盲通孔结构的替代实例也是可能的。多孔导电材料210完全地延伸通过贯穿孔208,使得尽管有空腔220,通孔200维持为导电的。在特定范例实施方式中,多孔导电材料210可包括铜、银、或其他合适导电材料。空腔220在多孔导电材料210中,于贯穿孔208的中央区212中。在一些实施方式中,空腔220可包括长度222,大于约10%的基板202的第一表面204与第二表面206之间的距离217。
在特定范例实施方式中,多孔导电材料210包括被烧结导电糊,其包括导电颗粒,导电颗粒包括实质上均匀尺寸(例如,在正10%或负10%内)。基板202可类似于先前说明及参照图1所绘示的基板102(例如,基板202可包括玻璃、玻璃陶瓷、或陶瓷)。邻近于第一表面204(例如,与第一表面204对齐)及邻近于基板202的第二表面206(例如,与第二表面206对齐)的多孔导电材料210的表面粗糙度可小于约300纳米均方根。基板202的第一表面204及与第一表面204对齐的多孔导电材料210的暴露表面兼容于直接在表面上的再分布层及/或薄膜装置的制造。相同地,基板202的第二表面206及与第二表面206对齐的多孔导电材料210的暴露表面也兼容于直接在表面上的再分布层及/或薄膜装置的制造。
多孔导电材料210的孔隙度及空腔220的尺寸是基于在烧结之前的导电糊的孔隙度及在导电糊被施加至基板202之后用以形成多孔导电材料210的处理的参数(例如,热均压压力)。在如图2所示的特定范例实施方式中,多孔导电材料210的孔隙度在贯穿孔208从头到尾可为实质上均匀的。在其他实施方式中,多孔导电材料210可包括邻近于贯穿孔208的中央区212的第一孔隙度及邻近于基板202的第一表面204与第二表面206的小于第一孔隙度的第二孔隙度。
图3A是范例贯穿孔308a的剖面视图。贯穿孔308a从第一表面304延伸通过基板302至基板302的第二表面306。在此实施方式中,贯穿孔308a是圆柱形。邻近于第一表面304的贯穿孔308a的直径可为大约等于邻近于第二表面306的贯穿孔308a的直径。在特定范例实施方式中,贯穿孔308a可具有平均直径318a,例如,在约12微米与约100微米之间。基板302可类似于先前所述及参照图1所绘示的基板102(例如,基板302可为玻璃基板、玻璃陶瓷基板、或陶瓷基板)。
图3B是范例贯穿孔308b的剖面视图。贯穿孔308b从第一表面304延伸通过基板302至基板302的第二表面306。在此实施方式中,贯穿孔308b是锥形。邻近于第一表面304的贯穿孔308b的直径可大于邻近于第二表面306的贯穿孔308b的直径。贯穿孔308b的直径可逐渐地从第一表面304减少至第二表面306。贯穿孔308b可线性或非线性地变成锥形。又,当在第二表面306处的直径为零(封闭)时,造成盲通孔。在实例中,薄膜装置或其他电气功能元件可存在于第一表面上、第二表面上、或此两个表面上。在特定范例实施方式中,贯穿孔308b可具有平均直径318b,例如在约12微米与约100微米之间。
图3C是范例贯穿孔308c的剖面视图。贯穿孔308c从第一表面304延伸通过基板302至基板302的第二表面306。在此实施方式中,贯穿孔308c是沙漏形。邻近于第一表面304的贯穿孔308c的直径可大约等于邻近于第二表面306的贯穿孔308c的直径。或者,在此两个表面处的直径的差异可小于约10倍、小于约5倍、或小于约2倍的彼此。在中央区312中的贯穿孔308c的直径可小于邻近于第一表面304的贯穿孔308c的直径及小于邻近于第二表面306的贯穿孔308c的直径。贯穿孔308c的直径可从第一表面304逐渐地减少至中央区312及从第二表面306逐渐地减少至中央区312。贯穿孔308c可线性或非线性地变成锥形,及最小直径的地址可发生在中央中或偏移。在特定范例实施方式中,贯穿孔308c可具有平均直径318c,例如在约12微米与约100微米之间。
图3A-3C的贯穿孔308a、308b、及308c可通过任何合适处理来形成。例如,贯穿孔308a、308b、及308c可通过光刻术及蚀刻处理、激光损害及蚀刻处理、及/或钻孔处理(例如,激光钻孔)来形成。取决于基板材料,所利用的蚀刻处理可为湿式蚀刻剂、气相蚀刻剂、等离子体蚀刻剂、或其他蚀刻剂。
图4是范例金属化贯穿孔400的剖面视图。金属化贯穿孔400包括基板402,其包括第一表面404与相对于第一表面404的第二表面406。基板402包括从第一表面404延伸至第二表面406的贯穿孔408。尽管贯穿孔408在此实例中是圆柱形贯穿孔,在其他实例中,贯穿孔408可为锥形贯穿孔(例如,图3B的308b)、沙漏形贯穿孔(例如,图3C的308c)、或其他合适形状的贯穿孔或盲通孔。
贯穿孔408被包括导电材料的糊所填充。此糊也可被施加在邻近于贯穿孔408的第一表面404及/或第二表面406之上。此糊可为包括导电(例如,金属)颗粒、接合剂(例如,有机及/或无机)、溶剂、及/或填充物(例如,玻璃料,诸如硅酸铅)的烧结糊。导电颗粒可为实质上均匀尺寸(例如,尺寸的变动不超过10%)及可具有平均直径,例如,在约2微米与约5微米的范围内。对于被施加至贯穿孔的均匀导电糊,不同的平均颗粒尺寸与颗粒尺寸分布也是可能的。导电颗粒可包括铜颗粒、银颗粒、或其他合适导电颗粒。在施加此糊至基板402的贯穿孔408之后,此糊可被烧结以形成多孔导电材料410a。此糊可被烧结在温度例如为大于约500℃以将导电颗粒彼此熔合,以形成多孔导电材料410a。使用的烧结温度取决于特定糊与导电颗粒。作为实例,此温度可大于约200℃、大于约300℃、大于约400℃、或大于约500℃。多孔导电材料410a包括在多孔导电材料从头到尾的第一孔隙度。
图5是在施加热均压压力至图4的金属化贯穿孔400之后的范例金属化贯穿孔500的剖面视图。热均压压力被施加至金属化贯穿孔400,以将邻近于基板402的第一表面404与第二表面406的多孔导电材料410a的孔隙度(及密度)改变成小于第一孔隙度的第二孔隙度,以形成多孔导电材料410b。尽管使用热均压压力作为实例,也可使用其他方法以相对于彼此修改表面与中央的密度。多孔导电材料410b包括在贯穿孔408的中央区512中的第一孔隙度及在邻近于第一表面404的被指示在514处和邻近于第二表面406的被指示在516处的第二孔隙度。多孔导电材料410b可包括在贯穿孔408的中央区512处的第一孔隙度及在贯穿孔408的末端区514和516处的第二孔隙度之间的梯度孔隙度。接近第一表面404与第二表面406的多孔导电材料410b的区域可取决于特定贯穿孔或盲通孔几何形成、糊填充处理参数、及烧结处理参数而相异。例如,多孔导电材料410b在第一表面404与第二表面406上可具有不同密度、梯度、及表面粗糙度。
在特定范例实施方式中,热均压压力可包括温度大于或等于约200℃(例如,600℃)、驻留时间大于或等于约30分钟(例如,180分钟)、及压力大于或等于约4百万帕斯卡(例如,4百万帕斯卡)。除了改变孔隙度之外,热均压压力也降低多孔导电材料410b的表面粗糙度。在特定范例实施方式中,热均压压力可降低表面均方根粗糙度高达约34%及降低峰谷值高达约43%。作为另一实例,完成的表面均方根粗糙度可小于约0.5微米或小于约0.3微米,及峰谷粗糙度可小于约3微米。多孔导电材料410b可被平面化(例如,使用化学机械抛光或其他合适处理)以形成先前所述及参照图1所绘示的通孔100。
图6是在施加热均压压力至图4的金属化贯穿孔400之后的另一范例金属化贯穿孔600的剖面视图。热均压压力被施加至金属化贯穿孔400,以改变多孔导电材料410a的孔隙度(及密度),以形成多孔导电材料410c。多孔导电材料410c包括小于第一孔隙度的第二孔隙度及在贯穿孔408的中央区612中的空腔620。多孔导电材料410c可通过使用相较于被使用以形成图5的多孔导电材料410b的关于HIP参数的更高的数值来形成。
在特定范例实施方式中,热均压压力可包括温度大于或等于约500℃(例如,600℃)、驻留时间大于或等于约120分钟(例如,120分钟)、及压力大于或等于约20百万帕斯卡(例如,20百万帕斯卡)。除了改变孔隙度及形成空腔之外,热均压压力也降低多孔导电材料410c的表面粗糙度。在特定范例实施方式中,热均压压力可降低表面均方根粗糙度高达约34%及降低峰谷值高达约43%。多孔导电材料410c可被平面化(例如,使用化学机械抛光或其他合适处理)以形成先前所述及参照图2所绘示的通孔200。
图7A与7B是说明用于制造诸如图1的通孔100或图2的通孔200的通孔的范例方法700的流程图。如在图7A中的702处所说明,方法700包括形成从基板的第一表面(例如,104、204、304、或404)通过基板(例如,102、202、302、或402)至相对于第一表面的基板的第二表面(例如,106、206、306、或406)的贯穿孔(例如,108、208、308a、308b、308c、或408)。在特定范例实施方式中,基板包含玻璃、玻璃陶瓷、或陶瓷。形成贯穿孔可包含形成圆柱形贯穿孔(例如,308a)、包括盲通孔的锥形贯穿孔(例如,308b)、或沙漏形贯穿孔(例如,308c)。在704处,方法700包括以糊(例如,烧结糊)来填充贯穿孔,此糊包含导电材料(例如,铜、银、等等)。在706处,方法700包括烧结此糊以形成多孔金属化贯穿孔(例如,400),包含第一孔隙度。在708处,方法700包括施加热均压压力至多孔金属化贯穿孔以将邻近于基板的第一表面与第二表面的多孔金属化贯穿孔的孔隙度改变成小于第一孔隙度的第二孔隙度(例如,如图5与6中所绘示)。
在特定范例实施方式中,施加热均压压力至多孔金属化贯穿孔包含施加热均压压力至多孔金属化贯穿孔以在贯穿孔的中央区(例如,212或612)中的导电材料(例如,210或410c)中形成空腔(例如,220或620)。在其他实施方式中,热均压压力包含温度大于或等于约300℃、驻留时间大于或等于约30分钟、及压力大于或等于约4百万帕斯卡。
如在图7B的710处所绘示,方法700可进一步包括化学机械抛光此多孔金属化贯穿孔(例如,500或600)以移除在邻近于贯穿孔的基板的第一表面与第二表面上的导电材料(例如,以形成图1的通孔100或图2的通孔200)。导电材料也可诸如在糊填充处理期间通过其他处理被移除或避免。在糊填充通孔的处理之后,第一表面及/或第二表面兼容于薄膜电子装置制造,在温度大于约200℃、大于约300℃、大于约400℃、或大于约500℃。
在不背离本发明的精神与范畴下,可对于本发明的实施方式进行各种修改与变化,对于本领域的通常知识者会是显而易见。因此,意于本发明涵盖此类修改与变化,只要此类修改与变化是落在随附权利要求书及其等效物的范畴内。
Claims (20)
1.一种通孔,包含:
基板,包含第一表面及相对于所述第一表面的第二表面,所述基板包含贯穿孔,所述贯穿孔从所述第一表面延伸至所述第二表面;及
多孔导电材料,延伸通过所述贯穿孔,所述多孔导电材料包含在所述贯穿孔的中央区中的第一孔隙度及邻近于所述基板的所述第一表面与所述第二表面的第二孔隙度,所述第二孔隙度小于所述第一孔隙度。
2.如权利要求1所述的通孔,其中所述多孔导电材料包含被烧结导电糊,所述被烧结导电糊包含多个导电颗粒,所述导电颗粒包含实质上均匀尺寸。
3.如权利要求1所述的通孔,其中所述基板包含玻璃、玻璃陶瓷、或陶瓷。
4.如权利要求1所述的通孔,其中所述第一孔隙度是所述第二孔隙度的至少两倍。
5.如权利要求1所述的通孔,其中所述多孔导电材料包含在所述第一孔隙度与所述第二孔隙度之间的梯度孔隙度。
6.如权利要求1所述的通孔,其中邻近于所述基板的所述第一表面与所述第二表面的所述多孔导电材料的均方根表面粗糙度小于约300纳米。
7.如权利要求1所述的通孔,其中所述多孔导电材料包含铜,及
其中对于无裂痕基板的所述第一孔隙度是大于或等于约:0.6263(d)-7.7368,其中“d”是大于约12微米及小于约100微米的所述贯穿孔的平均直径。
8.如权利要求1所述的通孔,其中所述多孔导电材料包含银,及
其中对于无裂痕基板的所述第一孔隙度是大于或等于约:0.6(0.6263(d)-7.7368),其中“d”是大于约12微米及小于约100微米的所述贯穿孔的平均直径。
9.一种通孔,包含:
基板,包含第一表面及相对于所述第一表面的第二表面,所述基板包含贯穿孔,所述贯穿孔从所述第一表面延伸至所述第二表面;及
多孔导电材料,完全地延伸通过所述贯穿孔;及
空腔,在所述贯穿孔的中央区中的所述多孔导电材料中。
10.如权利要求9所述的通孔,其中所述多孔导电材料包含被烧结导电糊,所述被烧结导电糊包含多个导电颗粒,所述导电颗粒包含实质上均匀尺寸。
11.如权利要求9所述的通孔,其中所述基板包含玻璃、玻璃陶瓷、或陶瓷。
12.如权利要求9所述的通孔,其中所述多孔导电材料包含铜或银。
13.如权利要求9所述的通孔,其中所述空腔包含长度,所述长度大于所述基板的所述第一表面与所述第二表面之间的距离的约4分之1。
14.如权利要求9所述的通孔,其中邻近于所述基板的所述第一表面与所述第二表面的所述多孔导电材料的均方根表面粗糙度小于约300纳米。
15.一种制造通孔的方法,所述方法包含:
形成通过基板的贯穿孔,所述贯穿孔从所述基板的第一表面至所述基板的第二表面,所述第二表面相对于所述第一表面;
以糊填充所述贯穿孔,所述糊包含导电材料;
烧结所述糊以形成多孔金属化贯穿孔,所述多孔金属化贯穿孔包含第一孔隙度;及
施加热均压压力至所述多孔金属化贯穿孔,以将邻近于所述基板的所述第一表面与所述第二表面的所述多孔金属化贯穿孔的孔隙度改变成第二孔隙度,所述第二孔隙度小于所述第一孔隙度。
16.如权利要求15所述的方法,进一步包含:
化学机械抛光所述多孔金属化贯穿孔,以移除在邻近于所述贯穿孔的所述基板的所述第一表面与所述第二表面上的导电材料。
17.如权利要求15所述的方法,其中施加热均压压力至所述多孔金属化贯穿孔包含:施加热均压压力至所述多孔金属化贯穿孔以在所述贯穿孔的中央区中的所述导电材料中形成空腔。
18.如权利要求15所述的方法,其中施加热均压压力包含大于或等于约300℃的温度、大于或等于约30分钟的驻留时间、及大于或等于约4百万帕斯卡的压力。
19.如权利要求15所述的方法,其中所述基板包含玻璃、玻璃陶瓷、或陶瓷。
20.如权利要求15所述的方法,其中形成所述贯穿孔包含:形成圆柱形贯穿孔、锥形贯穿孔、或沙漏形贯穿孔。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163270162P | 2021-10-21 | 2021-10-21 | |
US63/270,162 | 2021-10-21 | ||
PCT/US2022/044973 WO2023069233A1 (en) | 2021-10-21 | 2022-09-28 | Vias including a porous electrically conductive material and methods for fabricating the vias |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118140306A true CN118140306A (zh) | 2024-06-04 |
Family
ID=83995363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280070790.3A Pending CN118140306A (zh) | 2021-10-21 | 2022-09-28 | 包含多孔导电材料的通孔及用于制造通孔的方法 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN118140306A (zh) |
TW (1) | TW202320233A (zh) |
WO (1) | WO2023069233A1 (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI224382B (en) * | 2001-07-12 | 2004-11-21 | Hitachi Ltd | Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method |
-
2022
- 2022-09-28 CN CN202280070790.3A patent/CN118140306A/zh active Pending
- 2022-09-28 WO PCT/US2022/044973 patent/WO2023069233A1/en unknown
- 2022-09-29 TW TW111136895A patent/TW202320233A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023069233A1 (en) | 2023-04-27 |
TW202320233A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210366820A1 (en) | Laterally unconfined structure | |
US9123705B2 (en) | Conductive ink for filling vias | |
JP6722518B2 (ja) | 焼結体及びその製造方法と静電チャック | |
TWI538147B (zh) | 低應力導通體 | |
CN112585740A (zh) | 作为焊盘的tsv | |
CN112534574A (zh) | Tsv之上的大金属焊盘 | |
US9691634B2 (en) | Method for creating through-connected vias and conductors on a substrate | |
JP5904556B2 (ja) | 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法 | |
US10553358B2 (en) | Electronic substrates and interposers made from nanoporous films | |
US20150221571A1 (en) | Methods and apparatus for providing an interposer for interconnecting semiconductor chips | |
CN102222654B (zh) | 基材具有导通孔的半导体元件及其制作方法 | |
US20110091687A1 (en) | Method of Embedding Material In A Glass Substrate | |
JP4843221B2 (ja) | シリコン基板中のバイアを充填する方法 | |
JP2001358247A (ja) | 多層配線基板の製造方法 | |
JP5225479B2 (ja) | 半導体基板、電子デバイス及びその製造方法 | |
CN103874345A (zh) | 一种利用陶瓷基片制作多层微波电路的方法 | |
CN118140306A (zh) | 包含多孔导电材料的通孔及用于制造通孔的方法 | |
CN118355484A (zh) | 包括电镀层的过孔和用于制造过孔的方法 | |
US5597412A (en) | Apparatus for forcing plating solution into via openings | |
TW202416453A (zh) | 包括不對稱錐形穿通孔的貫孔、包括貫孔的裝置以及製造貫孔的方法 | |
CN112802821A (zh) | 一种双面多层布线的铝基转接板及其制备方法 | |
CN107710891B (zh) | 在基板上形成贯通连接的过孔和导体的方法 | |
KR102652986B1 (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
WO2024076802A2 (en) | Metal substrates with structures formed therein and methods of making same | |
CN117954419A (zh) | 一种基于金属刻蚀的高可靠性tgv晶圆及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |