JPS60198862A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60198862A JPS60198862A JP5560384A JP5560384A JPS60198862A JP S60198862 A JPS60198862 A JP S60198862A JP 5560384 A JP5560384 A JP 5560384A JP 5560384 A JP5560384 A JP 5560384A JP S60198862 A JPS60198862 A JP S60198862A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- polycrystalline
- active region
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000001465 metallisation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 24
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体集積回路装置にかかり、とくに配線層
と半導体基板表面に形成された高不純物濃度活性領域と
の間の接続に関するものである。
と半導体基板表面に形成された高不純物濃度活性領域と
の間の接続に関するものである。
一般に半導体集積回路装置において、配線層と接続を行
うものは、半導体基板表面に形成された高不純物濃度活
性領域と、素子分離領域の上部に形成した多結晶シリコ
ン膜の配線層等がある。異なる領域での配線層との接続
は、同時に層間絶縁膜を、写真食刻用マスクを用いてエ
ツチングを行い、その後、配線材料を形成して、接続を
行うが、下部の異なる領域の高さが違い、かなシの段差
ががあシ、また、層間絶縁膜の膜厚も異なる。このため
１層間絶縁膜にスルーホールを形成する為に、写真食刻
用マスクを用いフォトレジストに露光全行う工程におい
て、解像度の制御が困鮨であり、また５層間絶縁膜をエ
ツチングする工程でエツチングの制御が困難でおるとい
う欠点がるる。
うものは、半導体基板表面に形成された高不純物濃度活
性領域と、素子分離領域の上部に形成した多結晶シリコ
ン膜の配線層等がある。異なる領域での配線層との接続
は、同時に層間絶縁膜を、写真食刻用マスクを用いてエ
ツチングを行い、その後、配線材料を形成して、接続を
行うが、下部の異なる領域の高さが違い、かなシの段差
ががあシ、また、層間絶縁膜の膜厚も異なる。このため
１層間絶縁膜にスルーホールを形成する為に、写真食刻
用マスクを用いフォトレジストに露光全行う工程におい
て、解像度の制御が困鮨であり、また５層間絶縁膜をエ
ツチングする工程でエツチングの制御が困難でおるとい
う欠点がるる。
また、近年集積回路装置の微細化が進み半導体基板上の
拡散層の深さも浅くなってきているが、配線材料と半導
体の共晶が拡散層をつき抜ける為に拡散層の深さが制限
されるという欠点がある。
拡散層の深さも浅くなってきているが、配線材料と半導
体の共晶が拡散層をつき抜ける為に拡散層の深さが制限
されるという欠点がある。
この発明の目的は、層間絶縁膜のスルーホール形成を容
易にし、また洩い拡散層形成を容易にする半導体集積回
路装置を提供することにある。
易にし、また洩い拡散層形成を容易にする半導体集積回
路装置を提供することにある。
この発明の半導体集積回路装置は、配線層と半導体基板
表面に形成された高不純物濃度活性領域（拡散層）との
間の全接続が上記高不純物＃度活性領域（拡散層）上に
付着した、ゲート電極と同時に形成された多結晶シリコ
ン層を介してなされることを特徴とする半導体集積回路
装置である。
表面に形成された高不純物濃度活性領域（拡散層）との
間の全接続が上記高不純物＃度活性領域（拡散層）上に
付着した、ゲート電極と同時に形成された多結晶シリコ
ン層を介してなされることを特徴とする半導体集積回路
装置である。
この発明の半導体集積回路装置は、半導体基板表面に形
成された高不純物濃度活性領域（拡散層）上に多結晶シ
リコンｒ付着して２くことにぶって素子分離領域の上部
に形成した多結晶シリコン膜との高さの差が小δくなり
、マた、上部に形成する層間絶縁膜の膜厚の差が等しく
なるために層間絶縁膜にスルーホールを形成するために
、写真食刻用マスクを用い、フォトレジストに露光する
工程で解像度の制御が容易であり、また、スルーホール
形成の為層間絶縁膜のエツチングを行う工程でエツチン
グの制御が容易にできる。
成された高不純物濃度活性領域（拡散層）上に多結晶シ
リコンｒ付着して２くことにぶって素子分離領域の上部
に形成した多結晶シリコン膜との高さの差が小δくなり
、マた、上部に形成する層間絶縁膜の膜厚の差が等しく
なるために層間絶縁膜にスルーホールを形成するために
、写真食刻用マスクを用い、フォトレジストに露光する
工程で解像度の制御が容易であり、また、スルーホール
形成の為層間絶縁膜のエツチングを行う工程でエツチン
グの制御が容易にできる。
また、接続を配線金属と多結晶シリコン膜との間で行う
ので、配線金属と半導体基板の共晶が基板に形成した拡
散層を通シ抜けることがないため極めて浅い拡散層を容
易に形成できる。
ので、配線金属と半導体基板の共晶が基板に形成した拡
散層を通シ抜けることがないため極めて浅い拡散層を容
易に形成できる。
次に、この発明の実施例につき図を用いて説明する。第
１〜３図は、この発明の一実施例を説明するための断面
図である。
１〜３図は、この発明の一実施例を説明するための断面
図である。
第１図は、シリコン基板１０表面にゲート酸化膜を介し
て形成したゲート電極用の多結晶シリコンと拡散層と配
線層と接続するだめの多結晶シリコン５と素子分離領域
上に配線用の多結晶シリコン７とを同時に形状形成し、
この上に層間絶縁膜８を設けている。次に、フォトマス
ク、フォトレジスタを用い多結晶シリコン５，７上の層
間絶縁膜をエツチングしたのが第２図である。
て形成したゲート電極用の多結晶シリコンと拡散層と配
線層と接続するだめの多結晶シリコン５と素子分離領域
上に配線用の多結晶シリコン７とを同時に形状形成し、
この上に層間絶縁膜８を設けている。次に、フォトマス
ク、フォトレジスタを用い多結晶シリコン５，７上の層
間絶縁膜をエツチングしたのが第２図である。
さらに、層間絶縁膜上にアルミニウム等の配線金属９を
形成し、拡散層上の多結晶シリコン５と素子分離領域上
の多結晶クリコン７に接続したのが、第３図である。
形成し、拡散層上の多結晶シリコン５と素子分離領域上
の多結晶クリコン７に接続したのが、第３図である。
この実施例によれば、層間絶縁膜のスルーホール形成を
容易にし、また浅い拡散層の形成を容易にできる。
容易にし、また浅い拡散層の形成を容易にできる。
第１図〜第３図は本発明の実施例を示す断面図でめる。
なお、図において、１・・・・・・シリコン基板、２・
・・・・・シリコン酸化膜、３・・・・・・ゲート酸化
膜％４＃５＃７・・・・・・多結晶シリコン、６・・・
・・・拡散層、８・・・・・・層間絶縁膜、９・・・・
・・配線材料。
・・・・・シリコン酸化膜、３・・・・・・ゲート酸化
膜％４＃５＃７・・・・・・多結晶シリコン、６・・・
・・・拡散層、８・・・・・・層間絶縁膜、９・・・・
・・配線材料。
Claims (1)
- 半導体基板表面に形成された高不純物濃度活性領域上に
ゲート電極と同時に形成された多結晶シリコン層が設け
られ、該多結晶シリコン層に配麿層が接続なされること
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5560384A JPS60198862A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5560384A JPS60198862A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198862A true JPS60198862A (ja) | 1985-10-08 |
Family
ID=13003347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5560384A Pending JPS60198862A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022413A (ja) * | 2012-07-12 | 2014-02-03 | Renesas Electronics Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363986A (en) * | 1976-11-19 | 1978-06-07 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
-
1984
- 1984-03-23 JP JP5560384A patent/JPS60198862A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363986A (en) * | 1976-11-19 | 1978-06-07 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022413A (ja) * | 2012-07-12 | 2014-02-03 | Renesas Electronics Corp | 半導体装置 |
| US9269803B2 (en) | 2012-07-12 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| JPS6258541B2 (ja) | ||
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH0290511A (ja) | 半導体装置 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPH01313959A (ja) | 半導体装置 | |
| JPH02307222A (ja) | 半導体装置 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPH01130546A (ja) | 電極配線の形成方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0442558A (ja) | 半導体装置 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPS5918655A (ja) | 半導体装置の製造方法 |