JPS63302515A - Soi基板の形成方法 - Google Patents

Soi基板の形成方法

Info

Publication number
JPS63302515A
JPS63302515A JP13851287A JP13851287A JPS63302515A JP S63302515 A JPS63302515 A JP S63302515A JP 13851287 A JP13851287 A JP 13851287A JP 13851287 A JP13851287 A JP 13851287A JP S63302515 A JPS63302515 A JP S63302515A
Authority
JP
Japan
Prior art keywords
heat treatment
ion implantation
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13851287A
Other languages
English (en)
Other versions
JPH0724280B2 (ja
Inventor
Bunji Mizuno
文二 水野
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62138512A priority Critical patent/JPH0724280B2/ja
Publication of JPS63302515A publication Critical patent/JPS63302515A/ja
Publication of JPH0724280B2 publication Critical patent/JPH0724280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイオン注入による5OI(Silicon 0
nInsulator)基板の形成方法に関する。
従来の技術 第3図に示すように、単純K S・i基板2に酸素イオ
ン4を注入して埋め込み酸化膜層6を形成して、115
0℃で熱処理を行うと、表面St層層中中数多くの析出
物11と転位12が残留する。
第3図において28は(10o)表面、6は埋込みSi
O3層である。これらの欠陥を低減するために、2つの
方法が示されている。
(ハ)160+ビームを150 KeV ノ加速エネル
ギーで2.25 Xl 0  tons/ci 注入し
窒素雰囲1250℃以上の熱処理を施す事によって表面
側のシリコン単結晶層中の不純物酸素が殆んど無くなり
、急峻な界面を得る事が、(BY Mao et al
アプライド フィジックス レター(Appl。
Phys、Lett、)48(12)、24March
(1986)794〕に示されている。
この例の場合、転位が107α−2程度残っている。
(B)  1601ビームを180KeVの加速エネル
ギーで2.5 X 10” tons/cJ注入し、更
に1H+イオンビームを加速エネルギー12KeV で
1.2X10  tons/cdt注入した後窒素雰囲
気中1150′Cで熱処理を施す事により表面側のシリ
コン単結晶層中の不純物酸素が殆んどど無くなる事が特
願昭61−170023号に示されている。この場合、
IC>1ffi   程度の転位が残っている。
発明が解決しようとする問題点 従来の方法によれば如何なる方法をとっても表面シリコ
ン層中の転位を1ocIrL  以下にする事は困難で
ある。半導体素子の活性領域に残された転位は、不純物
を捕獲し、キャリアを散乱し、+7 +り電流の経路に
なる等の悪影響を与える。
問題点を解決するだめの手段 本発明の方法は、イオン注入と熱処理を用いてSOI基
板を形成する際に、熱処理工程に入る前にあらかじめ半
導体素子形成に必要な部位のみを島状に成形しておくと
いうものである。
作  用 固定単結晶中の欠陥(本発明の場合は主に転位)は、固
体の体積に対する表面積の比率が高い程、表面に向かっ
て移動し易くなり、固体内の欠陥は低減される。本発明
の様にSOI形成時の熱処理前にあらかじめ島状にして
おく事により、側壁が形成される事により表面が約6倍
となり、前記効果が現れる。
実施例 1窮1図を用いて、イオンとしては酸素イオン。
半導体としてはSt  を用い、熱処理の前に島を形成
した2本発明の一実施例について説明する。第1図(a
)のように、シリコン基板2の例えば(100)表面2
aに、酸素イオンを例えば180KeVの加速エネルギ
ーで、例えばドーズ量2.5X1018oxqerx/
di注入するとSt 基板内部に、3102層6が埋め
込まれる。イオン注入に伴う、揺らぎにより表面St 
層8の中には大量の酸素1oが残留し、8102層6の
形成時の応力等で転位12が発生する。その後、第1図
Φ)の様に少なくとも後に半導体素子を形成するに必要
な領域14を残して余分な部分をエツチングして除去す
る。除去されるべき部位は表面Si 層8.埋め込み5
1o2層6を通り抜け、基板2に達する深さに相当する
部分である。基の後、熱処理を行う際にはSt 表面2
aに発生するエッチビットを避ける為にArにo2を例
えば1体積チ混入した雰囲気を用いる。又、純N2中等
でアニールする場合は、表面St層2aのエッチピント
を避ける為に第2図(c)の様にCVD5 i0216
等で、キャッピングをする。ただし、キャッピングをす
ると、510216を除去する際に埋め込み81026
もエツチングされる危険があるので、N2中のアニール
は成るべく避けた方が望ましい。基の後、例えばファー
ネス電気炉で1260℃ で3時間熱処理を行う。この
様にして作られたSOIのSi 島は、第2図(d)の
様に酸素の残留がなく、転位密度も殆んどゼロに近づく
尚、イオンとして窒素、炭素、酸素を含むイオンを用い
Si 島形成の時期をイオン注入の前に設定しても同様
の効果が得られる。
又、形成する島の形状は第1図(、)の様に細長い形状
であってもかまわない。つまり、例えば半導体素子形成
領域を長方形にするならば、半導体素子形成に必要な最
小寸法を辺aとし、辺すは任意であってもかまわない。
欠陥の移動は、辺aの方向に生じるので、先に述べた欠
陥低減効果が同様に生じる。
第2図を用いて、イオンとして、酸素イオンと水素イオ
ンを用い、半導体としてはSLを用い、熱処理の前に島
を形成した、本発明の他の実施例について説明する。シ
リコン基板2の例えば(1oo)表面2aに、酸素イオ
ンを例えば180KeV の加速エネルギーで、例えば
ドーズ量2.5 X 10” 0X7qen/cyA注
入するとSi 基板内部に、3102層6が埋め込まれ
る。イオン注入に伴う、揺らぎにより表面St 層8の
中には大量の酸素10が残留し、3102層6の形成時
の応力等で転位12が発生する。残留する酸素1oを除
去する為に水素イオン6を例えば10KeVで例えば1
.5X10  xons/d注入する。
その後第2図中)の様に後に半導体素子を形成するに必
要な領域14のみを残して余分な部分をエツチングして
除去する。除去されるべき部位は表面St層8.埋め込
み5層02層6を通り抜け、基板2に達する深さに相当
する部分である。基の後、熱処理を行う際にはSi表面
2aに発生するエッチピットを避ける為にA r K 
O2を例えば1体積係混入した雰囲気を用いる。父、純
N2中等でアニールする場合は、表面St層2aのエッ
チピットを避ける為に第2図(c)の様にCVD 31
0216等で、キャッピングする。ただし、キャッピン
グすると310216を除去する際に埋め込み5102
6もエツチングされる危険があるので、N2中のアニー
ルは成るべく避けた方が望ましい。基の後、例えば7ア
ーネス電気炉で1150℃で2時間熱処理を行う。この
様にして作られたSOIのSi島は、第2図(d)の様
に酸素の残留がなく、転位密度も殆ん・どゼロに近づく
。尚St 島形状の時期をイオン注入の前に設定しても
同様の効果が得られる。又、形成する島の形状は第1図
(、)のように細長い形状であってもかまわない。これ
は先の実施例と同様である。
発明の効果 以上のように本発明によれば、熱処理前にSOIのSi
 部を島状に成型しておく事により体積に対する表面積
の割合が数倍に増加し、St島内部の転位に代表される
格子欠陥は表面に移動し、はぼ無転位のSt層をもった
SOI 基板を得る事が出来る。転位が無くなる事によ
り、表面Stはノ(ルクsiとほぼ同等の結晶性を有し
、半導体素子形成時の不純物捕獲、キャリア散乱リーク
経路といった問題が解消される。
【図面の簡単な説明】
第1図は本発明の一実施例方法を説明するための工程図
、第2図は他の実施例を説明するだめの工程図、第3図
は従来方法を説明するための断面図である。 2・・・・・・シリコン基板、2a・・・・・・(10
0)表面、3・・・・・・無転位St 層、4・・・・
・・酸素イオンビーム、6・・・・・・水素イオンビー
ム、6・・・・・・埋め込み8102層、8・・・・・
・表面SL 層、10・・・・・・残留酸素、11・・
・・・・析出物、12・・・・・・転位、14・・・・
・・SL 高部、16・・・・・・CvDS102膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 (e)

Claims (8)

    【特許請求の範囲】
  1. (1)イオン注入とイオン注入の後に行う熱処理を用い
    て半導体基板内に埋め込み型の絶縁物層を形成するに際
    し、前記熱処理の前にあらかじめ少くとも半導体素子形
    成領域を選択的に島状に成型しておくようにしたSOI
    基板の形成方法。
  2. (2)島形成をイオン注入前にあらかじめ行う特許請求
    の範囲第1項記載のSOI基板の形成方法。
  3. (3)島形成をイオン注入と熱処理の間に行う特許請求
    の範囲第1項記載のSOI基板の形成方法。
  4. (4)注入するイオンとして、酸素、窒素もしくは炭素
    を含むイオンを用い、半導体として単結晶シリコンを用
    いる特許請求の範囲第1項、第2項又は第3項記載のS
    OI基板の形成方法。
  5. (5)注入するイオンとして、第1に酸素を含むイオン
    を用い第2に水素を含むイオンを用い、半導体として単
    結晶シリコンを用いる特許請求の範囲第1項、第2項又
    は第3項記載のSOI基板の形成方法。
  6. (6)注入するイオンとして、第1に水素を含むイオン
    を用い、第2に酸素を含むイオンを用い、半導体として
    単結晶シリコンを用いる特許請求の範囲第1項、第2項
    又は第3項記載のSOI基板の形成方法。
  7. (7)イオン注入後の熱処理温度として1200℃から
    1400℃の範囲を用いる特許請求の範囲第1項、第2
    項、第3項又は第4項記載のSOI基板の形成方法。
  8. (8)イオン注入後の熱処理を1185℃以下の温度で
    行う特許請求の範囲第1項、第2項、第3項、第5項、
    又は第6項記載のSOI基板の形成方法。
JP62138512A 1987-06-02 1987-06-02 Soi基板の形成方法 Expired - Fee Related JPH0724280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62138512A JPH0724280B2 (ja) 1987-06-02 1987-06-02 Soi基板の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138512A JPH0724280B2 (ja) 1987-06-02 1987-06-02 Soi基板の形成方法

Publications (2)

Publication Number Publication Date
JPS63302515A true JPS63302515A (ja) 1988-12-09
JPH0724280B2 JPH0724280B2 (ja) 1995-03-15

Family

ID=15223878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138512A Expired - Fee Related JPH0724280B2 (ja) 1987-06-02 1987-06-02 Soi基板の形成方法

Country Status (1)

Country Link
JP (1) JPH0724280B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504314B2 (en) 2005-04-06 2009-03-17 International Business Machines Corporation Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331983A (en) * 1976-09-06 1978-03-25 Nippon Telegr & Teleph Corp <Ntt> Production of semiconductor substrates
JPS58173845A (ja) * 1982-04-06 1983-10-12 Citizen Watch Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331983A (en) * 1976-09-06 1978-03-25 Nippon Telegr & Teleph Corp <Ntt> Production of semiconductor substrates
JPS58173845A (ja) * 1982-04-06 1983-10-12 Citizen Watch Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504314B2 (en) 2005-04-06 2009-03-17 International Business Machines Corporation Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom

Also Published As

Publication number Publication date
JPH0724280B2 (ja) 1995-03-15

Similar Documents

Publication Publication Date Title
EP0269349B1 (en) Method of making an article comprising a buried SiO2 layer
JP2001148473A (ja) 半導体装置及びその製造方法
JP2998330B2 (ja) Simox基板及びその製造方法
US4494996A (en) Implanting yttrium and oxygen ions at semiconductor/insulator interface
JPS63302515A (ja) Soi基板の形成方法
JPH05235005A (ja) 半導体基板及びその製造方法
JPH06283421A (ja) Soi基板およびその製造方法
JPH11214322A (ja) シリコン半導体基板の製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPH0479228A (ja) 半導体層の形成方法
JPS6327063A (ja) 半導体装置の製造方法
JPS6164119A (ja) 半導体装置の製造方法
JPH0479372A (ja) 半導体基板の製造方法
JPH10214843A (ja) 半導体基板の製造方法
JPH06283420A (ja) Soi基板の製造方法
JPH05283355A (ja) 半導体装置の製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 soi 웨이퍼의 제조방법
JPH1187258A (ja) 半導体装置の製造方法
JPH10303138A (ja) Soi基板の製造方法
JPH01239867A (ja) 絶縁膜上半導体の形成方法
JPS6386565A (ja) 半導体装置の製造方法
JPH01147830A (ja) 半導体装置の製造方法
JPH0396223A (ja) Soi構造の形成方法
GB2056765A (en) Fabrication of a semiconductor device in a simulated epitaxial layer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees