JPH06283420A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH06283420A JPH06283420A JP8134893A JP8134893A JPH06283420A JP H06283420 A JPH06283420 A JP H06283420A JP 8134893 A JP8134893 A JP 8134893A JP 8134893 A JP8134893 A JP 8134893A JP H06283420 A JPH06283420 A JP H06283420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- heat treatment
- substrate
- temperature heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ層の結晶性を改善することができるＳ
ＯＩ基板の製造方法を提供する。 【構成】 単結晶シリコン基板１に酸素イオン２を注入
する。酸素イオン２が単結晶シリコン基板１のシリコン
原子と反応して、単結晶シリコン基板１内部に直接埋込
ＳｉＯ2層３が形成される。埋込ＳｉＯ2層３の上には、
注入損傷を受けた残留シリコン層４が形成される。酸素
イオン注入後、残留シリコン層４上に１００ｎｍ以下の
ＳｉＯ2膜５を形成し、１１００℃、６時間、Ａｒ雰囲
気にて、熱処理を施す。この後、１３００℃の熱処理に
よって、単結晶シリコン基板１から埋込ＳｉＯ2層３以
外の析出物が取り除かれる。そして、単結晶シリコン基
板１表面に、シリコン原子を再配列させた単結晶シリコ
ン層６が形成される。
ＯＩ基板の製造方法を提供する。 【構成】 単結晶シリコン基板１に酸素イオン２を注入
する。酸素イオン２が単結晶シリコン基板１のシリコン
原子と反応して、単結晶シリコン基板１内部に直接埋込
ＳｉＯ2層３が形成される。埋込ＳｉＯ2層３の上には、
注入損傷を受けた残留シリコン層４が形成される。酸素
イオン注入後、残留シリコン層４上に１００ｎｍ以下の
ＳｉＯ2膜５を形成し、１１００℃、６時間、Ａｒ雰囲
気にて、熱処理を施す。この後、１３００℃の熱処理に
よって、単結晶シリコン基板１から埋込ＳｉＯ2層３以
外の析出物が取り除かれる。そして、単結晶シリコン基
板１表面に、シリコン原子を再配列させた単結晶シリコ
ン層６が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＩＭＯＸ法（Separa
tation by Implanted Oxygen）によるＳＯＩ（Silicon
On Insulator）基板の製造方法に関するものである。
tation by Implanted Oxygen）によるＳＯＩ（Silicon
On Insulator）基板の製造方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴い、三次元回路素
子という新しい技術が生み出された。この技術は、素子
を階層的に、積み上げていくものである。この三次元回
路素子の技術に使用されるものに、ＳＯＩという技術が
ある。このＳＯＩは、絶縁層の上に半導体素子を形成す
るものである。この絶縁層によって、素子と素子とを分
離し、シリコン基板上に何層もの素子を形成していくも
のである。更に、ＳＯＩには、いろいろな形成技術があ
り、その中で、絶縁埋込法というものがある。この絶縁
埋込法には、酸素イオン注入を用いて形成するＳＩＭＯ
Ｘ法というものがある。
子という新しい技術が生み出された。この技術は、素子
を階層的に、積み上げていくものである。この三次元回
路素子の技術に使用されるものに、ＳＯＩという技術が
ある。このＳＯＩは、絶縁層の上に半導体素子を形成す
るものである。この絶縁層によって、素子と素子とを分
離し、シリコン基板上に何層もの素子を形成していくも
のである。更に、ＳＯＩには、いろいろな形成技術があ
り、その中で、絶縁埋込法というものがある。この絶縁
埋込法には、酸素イオン注入を用いて形成するＳＩＭＯ
Ｘ法というものがある。
【０００３】このＳＩＭＯＸ法は、化学量論的に酸化層
を形成するに足りる酸素原子を単結晶シリコン基板内部
にイオン注入し、熱処理を施すことにより、この単結晶
シリコン基板内部に埋込酸化層を、その基板表面に膜厚
均一性のよい単結晶シリコン層（ＳＯＩ層）を、それぞ
れ形成するものである。例えば、５００〜６００℃に加
熱されたシリコン基板に、加速電圧２００ｋｅＶ、ドー
ズ量２．０×１０18／ｃｍ2の条件で酸素イオンが注入
される。この結果、酸素イオンが単結晶シリコン基板の
シリコン原子と反応して、単結晶シリコン基板内に直接
埋込層（ＳｉＯ2層）が形成される。この埋込ＳｉＯ2層
上には、注入損傷を受けた残留シリコン層が形成され
る。その後、１３００℃以上の高温にて、Ａｒ／Ｏ2ま
たはＮ2／Ｏ2の混合ガス雰囲気中で単結晶シリコン基板
が十分に熱処理される。この高温熱処理によって、残留
シリコン層の結晶性を回復させ、また、単結晶シリコン
基板から埋込ＳｉＯ2層以外の析出物が取り除かれる。
このため、Ｓｉ／ＳｉＯ2界面が急峻なＳＯＩ基板が形
成される。
を形成するに足りる酸素原子を単結晶シリコン基板内部
にイオン注入し、熱処理を施すことにより、この単結晶
シリコン基板内部に埋込酸化層を、その基板表面に膜厚
均一性のよい単結晶シリコン層（ＳＯＩ層）を、それぞ
れ形成するものである。例えば、５００〜６００℃に加
熱されたシリコン基板に、加速電圧２００ｋｅＶ、ドー
ズ量２．０×１０18／ｃｍ2の条件で酸素イオンが注入
される。この結果、酸素イオンが単結晶シリコン基板の
シリコン原子と反応して、単結晶シリコン基板内に直接
埋込層（ＳｉＯ2層）が形成される。この埋込ＳｉＯ2層
上には、注入損傷を受けた残留シリコン層が形成され
る。その後、１３００℃以上の高温にて、Ａｒ／Ｏ2ま
たはＮ2／Ｏ2の混合ガス雰囲気中で単結晶シリコン基板
が十分に熱処理される。この高温熱処理によって、残留
シリコン層の結晶性を回復させ、また、単結晶シリコン
基板から埋込ＳｉＯ2層以外の析出物が取り除かれる。
このため、Ｓｉ／ＳｉＯ2界面が急峻なＳＯＩ基板が形
成される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＳＩＭＯＸ法にあっては、埋込ＳｉＯ2層が形成される
際、シリコンに対して２．２５倍の体積膨張による歪が
発生する。この歪を緩和するため、格子間シリコンが残
留シリコン層に放出される。過剰の格子間シリコンは互
いに合体して微小欠陥を形成する。この微小欠陥が高温
熱処理過程で成長する。この結果、単結晶シリコン層
（ＳＯＩ層）に貫通転位が形成される。この貫通転位の
密度は１０8〜１０9／ｃｍ2程度に達する。このため、
この単結晶シリコン層上にデバイスを作製すると、貫通
転位がデバイスの特性およびその製造歩留まりに悪影響
を及ぼすという課題を有していた。
ＳＩＭＯＸ法にあっては、埋込ＳｉＯ2層が形成される
際、シリコンに対して２．２５倍の体積膨張による歪が
発生する。この歪を緩和するため、格子間シリコンが残
留シリコン層に放出される。過剰の格子間シリコンは互
いに合体して微小欠陥を形成する。この微小欠陥が高温
熱処理過程で成長する。この結果、単結晶シリコン層
（ＳＯＩ層）に貫通転位が形成される。この貫通転位の
密度は１０8〜１０9／ｃｍ2程度に達する。このため、
この単結晶シリコン層上にデバイスを作製すると、貫通
転位がデバイスの特性およびその製造歩留まりに悪影響
を及ぼすという課題を有していた。
【０００５】そこで、本発明の目的は、単結晶シリコン
層の結晶性を改善することができるＳＯＩ基板の製造方
法を提供することである。
層の結晶性を改善することができるＳＯＩ基板の製造方
法を提供することである。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、単結晶シリコン基板に酸素イオン注入後、高温熱処
理を施すことにより、この単結晶シリコン基板の内部に
埋込ＳｉＯ2層およびこの埋込ＳｉＯ2層上に結晶性の回
復した単結晶シリコン層をそれぞれ形成するＳＯＩ基板
の製造方法において、上記酸素イオン注入後、上記高温
熱処理前に、上記単結晶シリコン基板の表面にＳｉＯ2
薄膜を形成する工程と、不活性ガスの雰囲気中で低温熱
処理を施す工程と、を有するものである。
は、単結晶シリコン基板に酸素イオン注入後、高温熱処
理を施すことにより、この単結晶シリコン基板の内部に
埋込ＳｉＯ2層およびこの埋込ＳｉＯ2層上に結晶性の回
復した単結晶シリコン層をそれぞれ形成するＳＯＩ基板
の製造方法において、上記酸素イオン注入後、上記高温
熱処理前に、上記単結晶シリコン基板の表面にＳｉＯ2
薄膜を形成する工程と、不活性ガスの雰囲気中で低温熱
処理を施す工程と、を有するものである。
【０００７】また、請求項２に記載の発明は、上記低温
熱処理の温度が９００〜１２００℃であり、該低温熱処
理の時間が１〜８時間であり、上記高温熱処理の温度が
１３００℃以上であるＳＯＩ基板の製造方法である。
熱処理の温度が９００〜１２００℃であり、該低温熱処
理の時間が１〜８時間であり、上記高温熱処理の温度が
１３００℃以上であるＳＯＩ基板の製造方法である。
【０００８】また、請求項３に記載の発明は、上記Ｓｉ
Ｏ2薄膜の厚さが１００ｎｍ以下であるＳＯＩ基板の製
造方法である。
Ｏ2薄膜の厚さが１００ｎｍ以下であるＳＯＩ基板の製
造方法である。
【０００９】また、請求項４に記載の発明は、上記不活
性ガスに、該不活性ガスに対し５体積％以下の少量の酸
素を含有させて、上記低温熱処理を施すＳＯＩ基板の製
造方法である。
性ガスに、該不活性ガスに対し５体積％以下の少量の酸
素を含有させて、上記低温熱処理を施すＳＯＩ基板の製
造方法である。
【００１０】
【作用】本発明に係るＳＯＩ基板の製造方法は、単結晶
シリコン基板に所定の酸素イオンを注入する。この結
果、酸素イオンが単結晶シリコン基板のシリコン原子と
反応して、単結晶シリコン基板の内部に埋込ＳｉＯ2層
が形成される。また、この埋込ＳｉＯ2層の上側には、
注入損傷を受けた残留シリコン層が形成される。この酸
素イオン注入後、単結晶シリコン基板の表面（残留シリ
コン層の表面）に、ＳｉＯ2薄膜を形成し、不活性ガス
の雰囲気中で低温熱処理を施す。このとき、このＳｉＯ
2薄膜と残留シリコン層との界面において、Ｓｉ＋Ｓｉ
Ｏ2→２ＳｉＯの反応が生じる。この結果、埋込ＳｉＯ2
層の形成の際に生じる過剰な格子間シリコン原子がＳｉ
Ｏ2薄膜と反応し、ＳｉＯとして外部に放出され、格子
間シリコン原子による欠陥発生が抑制される。すなわ
ち、過剰な格子間シリコン原子同士の合体による微小欠
陥の形成が防止される。
シリコン基板に所定の酸素イオンを注入する。この結
果、酸素イオンが単結晶シリコン基板のシリコン原子と
反応して、単結晶シリコン基板の内部に埋込ＳｉＯ2層
が形成される。また、この埋込ＳｉＯ2層の上側には、
注入損傷を受けた残留シリコン層が形成される。この酸
素イオン注入後、単結晶シリコン基板の表面（残留シリ
コン層の表面）に、ＳｉＯ2薄膜を形成し、不活性ガス
の雰囲気中で低温熱処理を施す。このとき、このＳｉＯ
2薄膜と残留シリコン層との界面において、Ｓｉ＋Ｓｉ
Ｏ2→２ＳｉＯの反応が生じる。この結果、埋込ＳｉＯ2
層の形成の際に生じる過剰な格子間シリコン原子がＳｉ
Ｏ2薄膜と反応し、ＳｉＯとして外部に放出され、格子
間シリコン原子による欠陥発生が抑制される。すなわ
ち、過剰な格子間シリコン原子同士の合体による微小欠
陥の形成が防止される。
【００１１】例えば、上記ＳｉＯ2薄膜の形成および低
温熱処理は、残留シリコン層上に１００ｎｍ以下のＳｉ
Ｏ2薄膜を形成し、９００〜１２００℃、１〜８時間、
不活性ガスの雰囲気中にて行うものである。このＳｉＯ
2薄膜の厚さが１００ｎｍ以下であるため、Ｓｉ＋Ｓｉ
Ｏ2→２ＳｉＯの反応時、ＳｉＯがＳｉＯ2薄膜中を拡散
してそのＳｉＯ2薄膜の表面より外部に放出される。こ
のＳｉＯ2薄膜の厚さが１００ｎｍを超えると、ＳｉＯ
を放出することができない。また、上記低温熱処理を上
記温度範囲および上記熱処理時間にて行うことにより、
（１＋ｘ）Ｓｉ＋２Ｏi→ＳｉＯ2＋ｘＳｉiの酸化反応
に伴い単位時間当りに放出されるＳｉi（格子間Ｓｉ）
の発生量が急激に増加することはない。ただし、Ｓｉは
単結晶シリコン基板のシリコン原子、Ｏiは格子間酸
素、ＳｉＯ2は埋込ＳｉＯ2層を形成するものを、それぞ
れ示している。さらに、上記不活性ガスに対して５体積
％以下の少量の酸素を含有させてもよい。なお、不活性
ガスに対し５体積％を超える酸素を含有させると、１０
０ｎｍを超えるＳｉＯ2薄膜が形成され、ＳｉＯを外部
に拡散させることができない。
温熱処理は、残留シリコン層上に１００ｎｍ以下のＳｉ
Ｏ2薄膜を形成し、９００〜１２００℃、１〜８時間、
不活性ガスの雰囲気中にて行うものである。このＳｉＯ
2薄膜の厚さが１００ｎｍ以下であるため、Ｓｉ＋Ｓｉ
Ｏ2→２ＳｉＯの反応時、ＳｉＯがＳｉＯ2薄膜中を拡散
してそのＳｉＯ2薄膜の表面より外部に放出される。こ
のＳｉＯ2薄膜の厚さが１００ｎｍを超えると、ＳｉＯ
を放出することができない。また、上記低温熱処理を上
記温度範囲および上記熱処理時間にて行うことにより、
（１＋ｘ）Ｓｉ＋２Ｏi→ＳｉＯ2＋ｘＳｉiの酸化反応
に伴い単位時間当りに放出されるＳｉi（格子間Ｓｉ）
の発生量が急激に増加することはない。ただし、Ｓｉは
単結晶シリコン基板のシリコン原子、Ｏiは格子間酸
素、ＳｉＯ2は埋込ＳｉＯ2層を形成するものを、それぞ
れ示している。さらに、上記不活性ガスに対して５体積
％以下の少量の酸素を含有させてもよい。なお、不活性
ガスに対し５体積％を超える酸素を含有させると、１０
０ｎｍを超えるＳｉＯ2薄膜が形成され、ＳｉＯを外部
に拡散させることができない。
【００１２】この後、例えば１３００℃以上の高温熱処
理によって、単結晶シリコン基板から埋込ＳｉＯ2層以
外の析出物が取り除かれる。そして、単結晶シリコン基
板の表面側に、シリコン原子を再配列させた単結晶シリ
コン層が形成される。したがって、転位密度が少なく、
急峻なＳｉとＳｉＯ2との界面を有するＳＯＩ基板を製
造することができる。よって、単結晶シリコン層の結晶
性を改善することができるものである。この１３００℃
以上の高温熱処理によって、単結晶シリコン基板の表層
部分のＳｉＯ2析出物を完全に消滅させることができ
る。この結果、急峻なＳｉとＳｉＯ2との界面を得るこ
とができる。
理によって、単結晶シリコン基板から埋込ＳｉＯ2層以
外の析出物が取り除かれる。そして、単結晶シリコン基
板の表面側に、シリコン原子を再配列させた単結晶シリ
コン層が形成される。したがって、転位密度が少なく、
急峻なＳｉとＳｉＯ2との界面を有するＳＯＩ基板を製
造することができる。よって、単結晶シリコン層の結晶
性を改善することができるものである。この１３００℃
以上の高温熱処理によって、単結晶シリコン基板の表層
部分のＳｉＯ2析出物を完全に消滅させることができ
る。この結果、急峻なＳｉとＳｉＯ2との界面を得るこ
とができる。
【００１３】
【実施例】以下、本発明に係るＳＯＩ基板の製造方法を
実施例に基づいて説明する。図１〜図５は、本発明の一
実施例を説明するための工程図である。
実施例に基づいて説明する。図１〜図５は、本発明の一
実施例を説明するための工程図である。
【００１４】まず、単結晶シリコン基板１を５５０〜６
５０℃に加熱する（図１）。この状態で、単結晶シリコ
ン基板１の上面に、加速電圧２００ｋｅＶ、ドーズ量
２．０×１０18／ｃｍ2の条件で酸素イオン２を注入す
る。この結果、酸素イオン２が単結晶シリコン基板１の
シリコン原子と反応して、単結晶シリコン基板１内部に
直接埋込二酸化ケイ素層３が形成される。すなわち、
（１＋ｘ）Ｓｉ＋２Ｏi→ＳｉＯ2＋ｘＳｉiの式に示す
反応が発生する。ただし、Ｏiは格子間酸素、Ｓｉiは格
子間シリコンである。この埋込二酸化ケイ素層３の上側
には、注入損傷を受けた残留シリコン層４が形成される
（図２）。なお、埋込二酸化ケイ素層３の形成に伴う体
積膨張によるストレスを完全に緩和させるため、ｘは
１．２５程度であり、格子間酸素１個あたり約０．６３
個の格子間シリコンが残留シリコン層４に放出されてい
る。
５０℃に加熱する（図１）。この状態で、単結晶シリコ
ン基板１の上面に、加速電圧２００ｋｅＶ、ドーズ量
２．０×１０18／ｃｍ2の条件で酸素イオン２を注入す
る。この結果、酸素イオン２が単結晶シリコン基板１の
シリコン原子と反応して、単結晶シリコン基板１内部に
直接埋込二酸化ケイ素層３が形成される。すなわち、
（１＋ｘ）Ｓｉ＋２Ｏi→ＳｉＯ2＋ｘＳｉiの式に示す
反応が発生する。ただし、Ｏiは格子間酸素、Ｓｉiは格
子間シリコンである。この埋込二酸化ケイ素層３の上側
には、注入損傷を受けた残留シリコン層４が形成される
（図２）。なお、埋込二酸化ケイ素層３の形成に伴う体
積膨張によるストレスを完全に緩和させるため、ｘは
１．２５程度であり、格子間酸素１個あたり約０．６３
個の格子間シリコンが残留シリコン層４に放出されてい
る。
【００１５】この酸素イオン注入後、単結晶シリコン基
板１の残留シリコン層４上に、１００ｎｍ以下、例えば
５０ｎｍの二酸化ケイ素薄膜５を形成する（図３）。次
に、図６に示すように、不活性ガスまたは還元性ガス、
例えばアルゴン雰囲気にて、９００〜１２００℃、例え
ば１１００℃まで昇温し、この１１００℃の温度にて、
例えば６時間保持する低温熱処理を施す。
板１の残留シリコン層４上に、１００ｎｍ以下、例えば
５０ｎｍの二酸化ケイ素薄膜５を形成する（図３）。次
に、図６に示すように、不活性ガスまたは還元性ガス、
例えばアルゴン雰囲気にて、９００〜１２００℃、例え
ば１１００℃まで昇温し、この１１００℃の温度にて、
例えば６時間保持する低温熱処理を施す。
【００１６】この結果、図７に示すように、残留シリコ
ン層４と二酸化ケイ素薄膜５との界面では、酸素分圧が
低いので、Ｓｉ＋ＳｉＯ2→２ＳｉＯの式に示す反応が
発生する。このＳｉＯは二酸化ケイ素薄膜５が薄いの
で、この薄膜５中を拡散し、この薄膜５から系外にＳｉ
Ｏガスとして放出される（図７）。また、この反応にと
もない、残留シリコン層４中へ空孔（図７中Ｖ）が放出
される。この空孔Ｖは、埋込二酸化ケイ素層３の形成の
際に生じる格子間シリコン（図中Ｓｉ）のシンクとして
作用する。すなわち、格子間シリコンは空孔Ｖに取り込
まれる。さらに、取り込まれない過剰の格子間シリコン
は、二酸化ケイ素薄膜５と反応して、ＳｉＯガスとして
二酸化ケイ素薄膜５から放出され、格子間シリコンによ
る欠陥発生が抑制される。したがって、過剰な格子間シ
リコン原子同士が合体して微小欠陥を形成することがな
い。
ン層４と二酸化ケイ素薄膜５との界面では、酸素分圧が
低いので、Ｓｉ＋ＳｉＯ2→２ＳｉＯの式に示す反応が
発生する。このＳｉＯは二酸化ケイ素薄膜５が薄いの
で、この薄膜５中を拡散し、この薄膜５から系外にＳｉ
Ｏガスとして放出される（図７）。また、この反応にと
もない、残留シリコン層４中へ空孔（図７中Ｖ）が放出
される。この空孔Ｖは、埋込二酸化ケイ素層３の形成の
際に生じる格子間シリコン（図中Ｓｉ）のシンクとして
作用する。すなわち、格子間シリコンは空孔Ｖに取り込
まれる。さらに、取り込まれない過剰の格子間シリコン
は、二酸化ケイ素薄膜５と反応して、ＳｉＯガスとして
二酸化ケイ素薄膜５から放出され、格子間シリコンによ
る欠陥発生が抑制される。したがって、過剰な格子間シ
リコン原子同士が合体して微小欠陥を形成することがな
い。
【００１７】なお、上記低温熱処理に用いるアルゴンガ
スに対して５体積％以下の少量の酸素を含有させてもよ
い。この場合、不活性ガスに対し５体積％を超える酸素
を含有させると、１００ｎｍを超える二酸化ケイ素薄膜
５が形成され、ＳｉＯを外部に拡散、放出することがで
きない。また、１１００℃の低温熱処理では、二酸化ケ
イ素薄膜５の厚さが１００ｎｍを超えると、二酸化ケイ
素薄膜５中のＳｉＯの拡散律速によって、ＳｉＯ2の分
解反応は進行しないものである。
スに対して５体積％以下の少量の酸素を含有させてもよ
い。この場合、不活性ガスに対し５体積％を超える酸素
を含有させると、１００ｎｍを超える二酸化ケイ素薄膜
５が形成され、ＳｉＯを外部に拡散、放出することがで
きない。また、１１００℃の低温熱処理では、二酸化ケ
イ素薄膜５の厚さが１００ｎｍを超えると、二酸化ケイ
素薄膜５中のＳｉＯの拡散律速によって、ＳｉＯ2の分
解反応は進行しないものである。
【００１８】この後、図６に示すように、例えばアルゴ
ン（９９体積％）と酸素（１体積％）との混合ガス雰囲
気にて、１３００℃まで昇温し、この１３００℃の温度
にて、６時間保持し、炉冷する。この高温熱処理の結
果、単結晶シリコン基板１から埋込二酸化ケイ素層３以
外の析出物が取り除かれる。そして、単結晶シリコン基
板１の表層部分に、シリコン原子を再配列させた単結晶
シリコン層（ＳＯＩ層）６が形成される（図４）。
ン（９９体積％）と酸素（１体積％）との混合ガス雰囲
気にて、１３００℃まで昇温し、この１３００℃の温度
にて、６時間保持し、炉冷する。この高温熱処理の結
果、単結晶シリコン基板１から埋込二酸化ケイ素層３以
外の析出物が取り除かれる。そして、単結晶シリコン基
板１の表層部分に、シリコン原子を再配列させた単結晶
シリコン層（ＳＯＩ層）６が形成される（図４）。
【００１９】次に、二酸化ケイ素薄層５を除去すること
により、転位密度が少なく、急峻なＳｉとＳｉＯ2との
界面を有するＳＯＩ基板を製造することができる（図
５）。このＳＯＩ基板の転位密度は１０3／ｃｍ2より小
さく、単結晶シリコン層の結晶性が向上しているもので
ある。
により、転位密度が少なく、急峻なＳｉとＳｉＯ2との
界面を有するＳＯＩ基板を製造することができる（図
５）。このＳＯＩ基板の転位密度は１０3／ｃｍ2より小
さく、単結晶シリコン層の結晶性が向上しているもので
ある。
【００２０】
【発明の効果】本発明によれば、単結晶シリコン層の結
晶性を改善することができる。
晶性を改善することができる。
【図１】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図２】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図３】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図４】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図５】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図６】本発明の一実施例に係るＳＯＩ基板の製造方法
の熱処理工程を示すタイムチャートである。
の熱処理工程を示すタイムチャートである。
【図７】本発明の一実施例に係るＳＯＩ基板の製造方法
の低温熱処理工程の説明図である。
の低温熱処理工程の説明図である。
１ 単結晶シリコン基板 ２ 酸素イオン ３ 埋込二酸化ケイ素層 ４ 残留シリコン層 ５ 表面酸化膜 ６ 単結晶シリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76 Ｒ 9169−4Ｍ 27/00 ３０１ Ｓ 8418−4Ｍ (72)発明者 山口 泰男 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 西村 正 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (4)
- 【請求項１】 単結晶シリコン基板に酸素イオン注入
後、高温熱処理を施すことにより、この単結晶シリコン
基板の内部に埋込ＳｉＯ2層およびこの埋込ＳｉＯ2層上
に結晶性の回復した単結晶シリコン層をそれぞれ形成す
るＳＯＩ基板の製造方法において、 上記酸素イオン注入後、上記高温熱処理前に、 上記単結晶シリコン基板の表面にＳｉＯ2薄膜を形成す
る工程と、 不活性ガスの雰囲気中で低温熱処理を施す工程と、を有
すること特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 上記低温熱処理の温度が９００〜１２０
０℃であり、該低温熱処理の時間が１〜８時間であり、 上記高温熱処理の温度が１３００℃以上である請求項１
に記載のＳＯＩ基板の製造方法。 - 【請求項３】 上記ＳｉＯ2薄膜の厚さが１００ｎｍ以
下である請求項１または請求項２に記載のＳＯＩ基板の
製造方法。 - 【請求項４】 上記不活性ガスに、該不活性ガスに対し
５体積％以下の少量の酸素を含有させて、上記低温熱処
理を施す請求項１〜請求項３のいずれかに記載のＳＯＩ
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134893A JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134893A JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283420A true JPH06283420A (ja) | 1994-10-07 |
Family
ID=13743869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8134893A Pending JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283420A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316337B1 (en) | 1997-09-24 | 2001-11-13 | Nec Corporation | Production process of SOI substrate |
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
| KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
-
1993
- 1993-03-16 JP JP8134893A patent/JPH06283420A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316337B1 (en) | 1997-09-24 | 2001-11-13 | Nec Corporation | Production process of SOI substrate |
| KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| EP0506416A2 (en) | Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film | |
| US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
| JPH098023A (ja) | 半導体素子の分離方法 | |
| JPH06283420A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2607399B2 (ja) | 半導体基板の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| EP0703608B1 (en) | Method for forming buried oxide layers within silicon wafers | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JP4598241B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP3550621B2 (ja) | Ｓｉｍｏｘ法によるｓｏｉ基板の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JPH1079355A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
| JPS59127841A (ja) | 半導体装置の製造方法 | |
| JPH0724280B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JPH02251137A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011009 |