JPH06283420A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法Info
- Publication number
- JPH06283420A JPH06283420A JP8134893A JP8134893A JPH06283420A JP H06283420 A JPH06283420 A JP H06283420A JP 8134893 A JP8134893 A JP 8134893A JP 8134893 A JP8134893 A JP 8134893A JP H06283420 A JPH06283420 A JP H06283420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- heat treatment
- substrate
- temperature heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 SOI層の結晶性を改善することができるS
OI基板の製造方法を提供する。 【構成】 単結晶シリコン基板1に酸素イオン2を注入
する。酸素イオン2が単結晶シリコン基板1のシリコン
原子と反応して、単結晶シリコン基板1内部に直接埋込
SiO2層3が形成される。埋込SiO2層3の上には、
注入損傷を受けた残留シリコン層4が形成される。酸素
イオン注入後、残留シリコン層4上に100nm以下の
SiO2膜5を形成し、1100℃、6時間、Ar雰囲
気にて、熱処理を施す。この後、1300℃の熱処理に
よって、単結晶シリコン基板1から埋込SiO2層3以
外の析出物が取り除かれる。そして、単結晶シリコン基
板1表面に、シリコン原子を再配列させた単結晶シリコ
ン層6が形成される。
OI基板の製造方法を提供する。 【構成】 単結晶シリコン基板1に酸素イオン2を注入
する。酸素イオン2が単結晶シリコン基板1のシリコン
原子と反応して、単結晶シリコン基板1内部に直接埋込
SiO2層3が形成される。埋込SiO2層3の上には、
注入損傷を受けた残留シリコン層4が形成される。酸素
イオン注入後、残留シリコン層4上に100nm以下の
SiO2膜5を形成し、1100℃、6時間、Ar雰囲
気にて、熱処理を施す。この後、1300℃の熱処理に
よって、単結晶シリコン基板1から埋込SiO2層3以
外の析出物が取り除かれる。そして、単結晶シリコン基
板1表面に、シリコン原子を再配列させた単結晶シリコ
ン層6が形成される。
Description
【0001】
【産業上の利用分野】本発明は、SIMOX法(Separa
tation by Implanted Oxygen)によるSOI(Silicon
On Insulator)基板の製造方法に関するものである。
tation by Implanted Oxygen)によるSOI(Silicon
On Insulator)基板の製造方法に関するものである。
【0002】
【従来の技術】LSIの高集積化に伴い、三次元回路素
子という新しい技術が生み出された。この技術は、素子
を階層的に、積み上げていくものである。この三次元回
路素子の技術に使用されるものに、SOIという技術が
ある。このSOIは、絶縁層の上に半導体素子を形成す
るものである。この絶縁層によって、素子と素子とを分
離し、シリコン基板上に何層もの素子を形成していくも
のである。更に、SOIには、いろいろな形成技術があ
り、その中で、絶縁埋込法というものがある。この絶縁
埋込法には、酸素イオン注入を用いて形成するSIMO
X法というものがある。
子という新しい技術が生み出された。この技術は、素子
を階層的に、積み上げていくものである。この三次元回
路素子の技術に使用されるものに、SOIという技術が
ある。このSOIは、絶縁層の上に半導体素子を形成す
るものである。この絶縁層によって、素子と素子とを分
離し、シリコン基板上に何層もの素子を形成していくも
のである。更に、SOIには、いろいろな形成技術があ
り、その中で、絶縁埋込法というものがある。この絶縁
埋込法には、酸素イオン注入を用いて形成するSIMO
X法というものがある。
【0003】このSIMOX法は、化学量論的に酸化層
を形成するに足りる酸素原子を単結晶シリコン基板内部
にイオン注入し、熱処理を施すことにより、この単結晶
シリコン基板内部に埋込酸化層を、その基板表面に膜厚
均一性のよい単結晶シリコン層(SOI層)を、それぞ
れ形成するものである。例えば、500〜600℃に加
熱されたシリコン基板に、加速電圧200keV、ドー
ズ量2.0×1018/cm2の条件で酸素イオンが注入
される。この結果、酸素イオンが単結晶シリコン基板の
シリコン原子と反応して、単結晶シリコン基板内に直接
埋込層(SiO2層)が形成される。この埋込SiO2層
上には、注入損傷を受けた残留シリコン層が形成され
る。その後、1300℃以上の高温にて、Ar/O2ま
たはN2/O2の混合ガス雰囲気中で単結晶シリコン基板
が十分に熱処理される。この高温熱処理によって、残留
シリコン層の結晶性を回復させ、また、単結晶シリコン
基板から埋込SiO2層以外の析出物が取り除かれる。
このため、Si/SiO2界面が急峻なSOI基板が形
成される。
を形成するに足りる酸素原子を単結晶シリコン基板内部
にイオン注入し、熱処理を施すことにより、この単結晶
シリコン基板内部に埋込酸化層を、その基板表面に膜厚
均一性のよい単結晶シリコン層(SOI層)を、それぞ
れ形成するものである。例えば、500〜600℃に加
熱されたシリコン基板に、加速電圧200keV、ドー
ズ量2.0×1018/cm2の条件で酸素イオンが注入
される。この結果、酸素イオンが単結晶シリコン基板の
シリコン原子と反応して、単結晶シリコン基板内に直接
埋込層(SiO2層)が形成される。この埋込SiO2層
上には、注入損傷を受けた残留シリコン層が形成され
る。その後、1300℃以上の高温にて、Ar/O2ま
たはN2/O2の混合ガス雰囲気中で単結晶シリコン基板
が十分に熱処理される。この高温熱処理によって、残留
シリコン層の結晶性を回復させ、また、単結晶シリコン
基板から埋込SiO2層以外の析出物が取り除かれる。
このため、Si/SiO2界面が急峻なSOI基板が形
成される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
SIMOX法にあっては、埋込SiO2層が形成される
際、シリコンに対して2.25倍の体積膨張による歪が
発生する。この歪を緩和するため、格子間シリコンが残
留シリコン層に放出される。過剰の格子間シリコンは互
いに合体して微小欠陥を形成する。この微小欠陥が高温
熱処理過程で成長する。この結果、単結晶シリコン層
(SOI層)に貫通転位が形成される。この貫通転位の
密度は108〜109/cm2程度に達する。このため、
この単結晶シリコン層上にデバイスを作製すると、貫通
転位がデバイスの特性およびその製造歩留まりに悪影響
を及ぼすという課題を有していた。
SIMOX法にあっては、埋込SiO2層が形成される
際、シリコンに対して2.25倍の体積膨張による歪が
発生する。この歪を緩和するため、格子間シリコンが残
留シリコン層に放出される。過剰の格子間シリコンは互
いに合体して微小欠陥を形成する。この微小欠陥が高温
熱処理過程で成長する。この結果、単結晶シリコン層
(SOI層)に貫通転位が形成される。この貫通転位の
密度は108〜109/cm2程度に達する。このため、
この単結晶シリコン層上にデバイスを作製すると、貫通
転位がデバイスの特性およびその製造歩留まりに悪影響
を及ぼすという課題を有していた。
【0005】そこで、本発明の目的は、単結晶シリコン
層の結晶性を改善することができるSOI基板の製造方
法を提供することである。
層の結晶性を改善することができるSOI基板の製造方
法を提供することである。
【0006】
【課題を解決するための手段】請求項1に記載の発明
は、単結晶シリコン基板に酸素イオン注入後、高温熱処
理を施すことにより、この単結晶シリコン基板の内部に
埋込SiO2層およびこの埋込SiO2層上に結晶性の回
復した単結晶シリコン層をそれぞれ形成するSOI基板
の製造方法において、上記酸素イオン注入後、上記高温
熱処理前に、上記単結晶シリコン基板の表面にSiO2
薄膜を形成する工程と、不活性ガスの雰囲気中で低温熱
処理を施す工程と、を有するものである。
は、単結晶シリコン基板に酸素イオン注入後、高温熱処
理を施すことにより、この単結晶シリコン基板の内部に
埋込SiO2層およびこの埋込SiO2層上に結晶性の回
復した単結晶シリコン層をそれぞれ形成するSOI基板
の製造方法において、上記酸素イオン注入後、上記高温
熱処理前に、上記単結晶シリコン基板の表面にSiO2
薄膜を形成する工程と、不活性ガスの雰囲気中で低温熱
処理を施す工程と、を有するものである。
【0007】また、請求項2に記載の発明は、上記低温
熱処理の温度が900〜1200℃であり、該低温熱処
理の時間が1〜8時間であり、上記高温熱処理の温度が
1300℃以上であるSOI基板の製造方法である。
熱処理の温度が900〜1200℃であり、該低温熱処
理の時間が1〜8時間であり、上記高温熱処理の温度が
1300℃以上であるSOI基板の製造方法である。
【0008】また、請求項3に記載の発明は、上記Si
O2薄膜の厚さが100nm以下であるSOI基板の製
造方法である。
O2薄膜の厚さが100nm以下であるSOI基板の製
造方法である。
【0009】また、請求項4に記載の発明は、上記不活
性ガスに、該不活性ガスに対し5体積%以下の少量の酸
素を含有させて、上記低温熱処理を施すSOI基板の製
造方法である。
性ガスに、該不活性ガスに対し5体積%以下の少量の酸
素を含有させて、上記低温熱処理を施すSOI基板の製
造方法である。
【0010】
【作用】本発明に係るSOI基板の製造方法は、単結晶
シリコン基板に所定の酸素イオンを注入する。この結
果、酸素イオンが単結晶シリコン基板のシリコン原子と
反応して、単結晶シリコン基板の内部に埋込SiO2層
が形成される。また、この埋込SiO2層の上側には、
注入損傷を受けた残留シリコン層が形成される。この酸
素イオン注入後、単結晶シリコン基板の表面(残留シリ
コン層の表面)に、SiO2薄膜を形成し、不活性ガス
の雰囲気中で低温熱処理を施す。このとき、このSiO
2薄膜と残留シリコン層との界面において、Si+Si
O2→2SiOの反応が生じる。この結果、埋込SiO2
層の形成の際に生じる過剰な格子間シリコン原子がSi
O2薄膜と反応し、SiOとして外部に放出され、格子
間シリコン原子による欠陥発生が抑制される。すなわ
ち、過剰な格子間シリコン原子同士の合体による微小欠
陥の形成が防止される。
シリコン基板に所定の酸素イオンを注入する。この結
果、酸素イオンが単結晶シリコン基板のシリコン原子と
反応して、単結晶シリコン基板の内部に埋込SiO2層
が形成される。また、この埋込SiO2層の上側には、
注入損傷を受けた残留シリコン層が形成される。この酸
素イオン注入後、単結晶シリコン基板の表面(残留シリ
コン層の表面)に、SiO2薄膜を形成し、不活性ガス
の雰囲気中で低温熱処理を施す。このとき、このSiO
2薄膜と残留シリコン層との界面において、Si+Si
O2→2SiOの反応が生じる。この結果、埋込SiO2
層の形成の際に生じる過剰な格子間シリコン原子がSi
O2薄膜と反応し、SiOとして外部に放出され、格子
間シリコン原子による欠陥発生が抑制される。すなわ
ち、過剰な格子間シリコン原子同士の合体による微小欠
陥の形成が防止される。
【0011】例えば、上記SiO2薄膜の形成および低
温熱処理は、残留シリコン層上に100nm以下のSi
O2薄膜を形成し、900〜1200℃、1〜8時間、
不活性ガスの雰囲気中にて行うものである。このSiO
2薄膜の厚さが100nm以下であるため、Si+Si
O2→2SiOの反応時、SiOがSiO2薄膜中を拡散
してそのSiO2薄膜の表面より外部に放出される。こ
のSiO2薄膜の厚さが100nmを超えると、SiO
を放出することができない。また、上記低温熱処理を上
記温度範囲および上記熱処理時間にて行うことにより、
(1+x)Si+2Oi→SiO2+xSiiの酸化反応
に伴い単位時間当りに放出されるSii(格子間Si)
の発生量が急激に増加することはない。ただし、Siは
単結晶シリコン基板のシリコン原子、Oiは格子間酸
素、SiO2は埋込SiO2層を形成するものを、それぞ
れ示している。さらに、上記不活性ガスに対して5体積
%以下の少量の酸素を含有させてもよい。なお、不活性
ガスに対し5体積%を超える酸素を含有させると、10
0nmを超えるSiO2薄膜が形成され、SiOを外部
に拡散させることができない。
温熱処理は、残留シリコン層上に100nm以下のSi
O2薄膜を形成し、900〜1200℃、1〜8時間、
不活性ガスの雰囲気中にて行うものである。このSiO
2薄膜の厚さが100nm以下であるため、Si+Si
O2→2SiOの反応時、SiOがSiO2薄膜中を拡散
してそのSiO2薄膜の表面より外部に放出される。こ
のSiO2薄膜の厚さが100nmを超えると、SiO
を放出することができない。また、上記低温熱処理を上
記温度範囲および上記熱処理時間にて行うことにより、
(1+x)Si+2Oi→SiO2+xSiiの酸化反応
に伴い単位時間当りに放出されるSii(格子間Si)
の発生量が急激に増加することはない。ただし、Siは
単結晶シリコン基板のシリコン原子、Oiは格子間酸
素、SiO2は埋込SiO2層を形成するものを、それぞ
れ示している。さらに、上記不活性ガスに対して5体積
%以下の少量の酸素を含有させてもよい。なお、不活性
ガスに対し5体積%を超える酸素を含有させると、10
0nmを超えるSiO2薄膜が形成され、SiOを外部
に拡散させることができない。
【0012】この後、例えば1300℃以上の高温熱処
理によって、単結晶シリコン基板から埋込SiO2層以
外の析出物が取り除かれる。そして、単結晶シリコン基
板の表面側に、シリコン原子を再配列させた単結晶シリ
コン層が形成される。したがって、転位密度が少なく、
急峻なSiとSiO2との界面を有するSOI基板を製
造することができる。よって、単結晶シリコン層の結晶
性を改善することができるものである。この1300℃
以上の高温熱処理によって、単結晶シリコン基板の表層
部分のSiO2析出物を完全に消滅させることができ
る。この結果、急峻なSiとSiO2との界面を得るこ
とができる。
理によって、単結晶シリコン基板から埋込SiO2層以
外の析出物が取り除かれる。そして、単結晶シリコン基
板の表面側に、シリコン原子を再配列させた単結晶シリ
コン層が形成される。したがって、転位密度が少なく、
急峻なSiとSiO2との界面を有するSOI基板を製
造することができる。よって、単結晶シリコン層の結晶
性を改善することができるものである。この1300℃
以上の高温熱処理によって、単結晶シリコン基板の表層
部分のSiO2析出物を完全に消滅させることができ
る。この結果、急峻なSiとSiO2との界面を得るこ
とができる。
【0013】
【実施例】以下、本発明に係るSOI基板の製造方法を
実施例に基づいて説明する。図1〜図5は、本発明の一
実施例を説明するための工程図である。
実施例に基づいて説明する。図1〜図5は、本発明の一
実施例を説明するための工程図である。
【0014】まず、単結晶シリコン基板1を550〜6
50℃に加熱する(図1)。この状態で、単結晶シリコ
ン基板1の上面に、加速電圧200keV、ドーズ量
2.0×1018/cm2の条件で酸素イオン2を注入す
る。この結果、酸素イオン2が単結晶シリコン基板1の
シリコン原子と反応して、単結晶シリコン基板1内部に
直接埋込二酸化ケイ素層3が形成される。すなわち、
(1+x)Si+2Oi→SiO2+xSiiの式に示す
反応が発生する。ただし、Oiは格子間酸素、Siiは格
子間シリコンである。この埋込二酸化ケイ素層3の上側
には、注入損傷を受けた残留シリコン層4が形成される
(図2)。なお、埋込二酸化ケイ素層3の形成に伴う体
積膨張によるストレスを完全に緩和させるため、xは
1.25程度であり、格子間酸素1個あたり約0.63
個の格子間シリコンが残留シリコン層4に放出されてい
る。
50℃に加熱する(図1)。この状態で、単結晶シリコ
ン基板1の上面に、加速電圧200keV、ドーズ量
2.0×1018/cm2の条件で酸素イオン2を注入す
る。この結果、酸素イオン2が単結晶シリコン基板1の
シリコン原子と反応して、単結晶シリコン基板1内部に
直接埋込二酸化ケイ素層3が形成される。すなわち、
(1+x)Si+2Oi→SiO2+xSiiの式に示す
反応が発生する。ただし、Oiは格子間酸素、Siiは格
子間シリコンである。この埋込二酸化ケイ素層3の上側
には、注入損傷を受けた残留シリコン層4が形成される
(図2)。なお、埋込二酸化ケイ素層3の形成に伴う体
積膨張によるストレスを完全に緩和させるため、xは
1.25程度であり、格子間酸素1個あたり約0.63
個の格子間シリコンが残留シリコン層4に放出されてい
る。
【0015】この酸素イオン注入後、単結晶シリコン基
板1の残留シリコン層4上に、100nm以下、例えば
50nmの二酸化ケイ素薄膜5を形成する(図3)。次
に、図6に示すように、不活性ガスまたは還元性ガス、
例えばアルゴン雰囲気にて、900〜1200℃、例え
ば1100℃まで昇温し、この1100℃の温度にて、
例えば6時間保持する低温熱処理を施す。
板1の残留シリコン層4上に、100nm以下、例えば
50nmの二酸化ケイ素薄膜5を形成する(図3)。次
に、図6に示すように、不活性ガスまたは還元性ガス、
例えばアルゴン雰囲気にて、900〜1200℃、例え
ば1100℃まで昇温し、この1100℃の温度にて、
例えば6時間保持する低温熱処理を施す。
【0016】この結果、図7に示すように、残留シリコ
ン層4と二酸化ケイ素薄膜5との界面では、酸素分圧が
低いので、Si+SiO2→2SiOの式に示す反応が
発生する。このSiOは二酸化ケイ素薄膜5が薄いの
で、この薄膜5中を拡散し、この薄膜5から系外にSi
Oガスとして放出される(図7)。また、この反応にと
もない、残留シリコン層4中へ空孔(図7中V)が放出
される。この空孔Vは、埋込二酸化ケイ素層3の形成の
際に生じる格子間シリコン(図中Si)のシンクとして
作用する。すなわち、格子間シリコンは空孔Vに取り込
まれる。さらに、取り込まれない過剰の格子間シリコン
は、二酸化ケイ素薄膜5と反応して、SiOガスとして
二酸化ケイ素薄膜5から放出され、格子間シリコンによ
る欠陥発生が抑制される。したがって、過剰な格子間シ
リコン原子同士が合体して微小欠陥を形成することがな
い。
ン層4と二酸化ケイ素薄膜5との界面では、酸素分圧が
低いので、Si+SiO2→2SiOの式に示す反応が
発生する。このSiOは二酸化ケイ素薄膜5が薄いの
で、この薄膜5中を拡散し、この薄膜5から系外にSi
Oガスとして放出される(図7)。また、この反応にと
もない、残留シリコン層4中へ空孔(図7中V)が放出
される。この空孔Vは、埋込二酸化ケイ素層3の形成の
際に生じる格子間シリコン(図中Si)のシンクとして
作用する。すなわち、格子間シリコンは空孔Vに取り込
まれる。さらに、取り込まれない過剰の格子間シリコン
は、二酸化ケイ素薄膜5と反応して、SiOガスとして
二酸化ケイ素薄膜5から放出され、格子間シリコンによ
る欠陥発生が抑制される。したがって、過剰な格子間シ
リコン原子同士が合体して微小欠陥を形成することがな
い。
【0017】なお、上記低温熱処理に用いるアルゴンガ
スに対して5体積%以下の少量の酸素を含有させてもよ
い。この場合、不活性ガスに対し5体積%を超える酸素
を含有させると、100nmを超える二酸化ケイ素薄膜
5が形成され、SiOを外部に拡散、放出することがで
きない。また、1100℃の低温熱処理では、二酸化ケ
イ素薄膜5の厚さが100nmを超えると、二酸化ケイ
素薄膜5中のSiOの拡散律速によって、SiO2の分
解反応は進行しないものである。
スに対して5体積%以下の少量の酸素を含有させてもよ
い。この場合、不活性ガスに対し5体積%を超える酸素
を含有させると、100nmを超える二酸化ケイ素薄膜
5が形成され、SiOを外部に拡散、放出することがで
きない。また、1100℃の低温熱処理では、二酸化ケ
イ素薄膜5の厚さが100nmを超えると、二酸化ケイ
素薄膜5中のSiOの拡散律速によって、SiO2の分
解反応は進行しないものである。
【0018】この後、図6に示すように、例えばアルゴ
ン(99体積%)と酸素(1体積%)との混合ガス雰囲
気にて、1300℃まで昇温し、この1300℃の温度
にて、6時間保持し、炉冷する。この高温熱処理の結
果、単結晶シリコン基板1から埋込二酸化ケイ素層3以
外の析出物が取り除かれる。そして、単結晶シリコン基
板1の表層部分に、シリコン原子を再配列させた単結晶
シリコン層(SOI層)6が形成される(図4)。
ン(99体積%)と酸素(1体積%)との混合ガス雰囲
気にて、1300℃まで昇温し、この1300℃の温度
にて、6時間保持し、炉冷する。この高温熱処理の結
果、単結晶シリコン基板1から埋込二酸化ケイ素層3以
外の析出物が取り除かれる。そして、単結晶シリコン基
板1の表層部分に、シリコン原子を再配列させた単結晶
シリコン層(SOI層)6が形成される(図4)。
【0019】次に、二酸化ケイ素薄層5を除去すること
により、転位密度が少なく、急峻なSiとSiO2との
界面を有するSOI基板を製造することができる(図
5)。このSOI基板の転位密度は103/cm2より小
さく、単結晶シリコン層の結晶性が向上しているもので
ある。
により、転位密度が少なく、急峻なSiとSiO2との
界面を有するSOI基板を製造することができる(図
5)。このSOI基板の転位密度は103/cm2より小
さく、単結晶シリコン層の結晶性が向上しているもので
ある。
【0020】
【発明の効果】本発明によれば、単結晶シリコン層の結
晶性を改善することができる。
晶性を改善することができる。
【図1】本発明の一実施例に係るSOI基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図2】本発明の一実施例に係るSOI基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図3】本発明の一実施例に係るSOI基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図4】本発明の一実施例に係るSOI基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図5】本発明の一実施例に係るSOI基板の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図6】本発明の一実施例に係るSOI基板の製造方法
の熱処理工程を示すタイムチャートである。
の熱処理工程を示すタイムチャートである。
【図7】本発明の一実施例に係るSOI基板の製造方法
の低温熱処理工程の説明図である。
の低温熱処理工程の説明図である。
1 単結晶シリコン基板 2 酸素イオン 3 埋込二酸化ケイ素層 4 残留シリコン層 5 表面酸化膜 6 単結晶シリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/76 R 9169−4M 27/00 301 S 8418−4M (72)発明者 山口 泰男 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 西村 正 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (4)
- 【請求項1】 単結晶シリコン基板に酸素イオン注入
後、高温熱処理を施すことにより、この単結晶シリコン
基板の内部に埋込SiO2層およびこの埋込SiO2層上
に結晶性の回復した単結晶シリコン層をそれぞれ形成す
るSOI基板の製造方法において、 上記酸素イオン注入後、上記高温熱処理前に、 上記単結晶シリコン基板の表面にSiO2薄膜を形成す
る工程と、 不活性ガスの雰囲気中で低温熱処理を施す工程と、を有
すること特徴とするSOI基板の製造方法。 - 【請求項2】 上記低温熱処理の温度が900〜120
0℃であり、該低温熱処理の時間が1〜8時間であり、 上記高温熱処理の温度が1300℃以上である請求項1
に記載のSOI基板の製造方法。 - 【請求項3】 上記SiO2薄膜の厚さが100nm以
下である請求項1または請求項2に記載のSOI基板の
製造方法。 - 【請求項4】 上記不活性ガスに、該不活性ガスに対し
5体積%以下の少量の酸素を含有させて、上記低温熱処
理を施す請求項1〜請求項3のいずれかに記載のSOI
基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8134893A JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8134893A JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06283420A true JPH06283420A (ja) | 1994-10-07 |
Family
ID=13743869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8134893A Pending JPH06283420A (ja) | 1993-03-16 | 1993-03-16 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06283420A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316337B1 (en) | 1997-09-24 | 2001-11-13 | Nec Corporation | Production process of SOI substrate |
JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Simox基板の作製方法 |
JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Simox基板の製造方法 |
KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
-
1993
- 1993-03-16 JP JP8134893A patent/JPH06283420A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316337B1 (en) | 1997-09-24 | 2001-11-13 | Nec Corporation | Production process of SOI substrate |
KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Simox基板の作製方法 |
JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Simox基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
EP0506416A2 (en) | Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film | |
US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
JPH098023A (ja) | 半導体素子の分離方法 | |
JPH06283420A (ja) | Soi基板の製造方法 | |
JP2607399B2 (ja) | 半導体基板の製造方法 | |
JPH0628282B2 (ja) | 半導体装置の製造方法 | |
JP4228676B2 (ja) | Simoxウェーハの製造方法 | |
JPH06283421A (ja) | Soi基板およびその製造方法 | |
JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
EP0703608B1 (en) | Method for forming buried oxide layers within silicon wafers | |
JPH1041241A (ja) | 半導体装置の製造方法 | |
JP4598241B2 (ja) | Simox基板の製造方法 | |
JP3550621B2 (ja) | Simox法によるsoi基板の製造方法 | |
JP3091800B2 (ja) | Soi基板の製造方法 | |
JP2685384B2 (ja) | 半導体基板の製造法 | |
JPH1140512A (ja) | 半導体基板の製造方法 | |
JPH1079355A (ja) | Soi基板の製造方法 | |
JP4531339B2 (ja) | 半導体基板の製造方法 | |
JPH0628281B2 (ja) | 半導体装置の製造方法 | |
JPH1187258A (ja) | 半導体装置の製造方法 | |
JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
JPS59127841A (ja) | 半導体装置の製造方法 | |
JPH0724280B2 (ja) | Soi基板の形成方法 | |
JPH02251137A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011009 |