JPH11214322A - シリコン半導体基板の製造方法 - Google Patents
シリコン半導体基板の製造方法Info
- Publication number
- JPH11214322A JPH11214322A JP1718198A JP1718198A JPH11214322A JP H11214322 A JPH11214322 A JP H11214322A JP 1718198 A JP1718198 A JP 1718198A JP 1718198 A JP1718198 A JP 1718198A JP H11214322 A JPH11214322 A JP H11214322A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- oxygen
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】転位密度を低減し、特性の優れたＳＯＩ構造の
シリコン半導体基板を提供できる。 【解決手段】シリコン単結晶基板中に酸素イオンを注入
したのち熱処理を行うことによってこのシリコン単結晶
基板中に内部酸化膜を形成するシリコン単結晶基板の製
造方法であって、前記酸素イオン注入の前に基板に予め
熱処理を施すことを特徴とするシリコン単結晶基板の製
造方法である。この製造方法において、酸素イオン注入
の前に基板に予め施す熱処理の条件を500℃〜900℃で10
〜80時間にするのが望ましい。
シリコン半導体基板を提供できる。 【解決手段】シリコン単結晶基板中に酸素イオンを注入
したのち熱処理を行うことによってこのシリコン単結晶
基板中に内部酸化膜を形成するシリコン単結晶基板の製
造方法であって、前記酸素イオン注入の前に基板に予め
熱処理を施すことを特徴とするシリコン単結晶基板の製
造方法である。この製造方法において、酸素イオン注入
の前に基板に予め施す熱処理の条件を500℃〜900℃で10
〜80時間にするのが望ましい。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ構造のシリコン
半導体基板の製造方法に関し、さらに詳しくは基板の表
面シリコン層の転位密度を低減させたシリコン半導体基
板の製造方法に関するものである。
半導体基板の製造方法に関し、さらに詳しくは基板の表
面シリコン層の転位密度を低減させたシリコン半導体基
板の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスにおける高集積
化、高速化、多機能化の要請が一層厳しいものになり、
それにともなって、半導体基板の製造においてＳＯＩ
（silicon-on-insulator）技術の重要性が一層認識され
るようになっている。すなわち、デバイスに要求される
上記の特性は、素子分離技術と不可分であることから、
単結晶シリコン層を絶縁体上に形成するＳＯＩ構造の半
導体基板の製造技術が種々に検討され、放射線によるソ
フトエラーの低減、低消費電力化、トータルプロセスコ
ストの低減として、実用化が試みられている。ＳＯＩ製
造技術として、ＳＩＭＯＸ（Separation by IMplanted
OXygen）法および貼り合わせ法等が広く用いられている
が、ＳＩＭＯＸ技術は活性層の厚さばらつきが非常に少
ないウェーハを作製することが可能であることから、有
望な製造法となっている。
化、高速化、多機能化の要請が一層厳しいものになり、
それにともなって、半導体基板の製造においてＳＯＩ
（silicon-on-insulator）技術の重要性が一層認識され
るようになっている。すなわち、デバイスに要求される
上記の特性は、素子分離技術と不可分であることから、
単結晶シリコン層を絶縁体上に形成するＳＯＩ構造の半
導体基板の製造技術が種々に検討され、放射線によるソ
フトエラーの低減、低消費電力化、トータルプロセスコ
ストの低減として、実用化が試みられている。ＳＯＩ製
造技術として、ＳＩＭＯＸ（Separation by IMplanted
OXygen）法および貼り合わせ法等が広く用いられている
が、ＳＩＭＯＸ技術は活性層の厚さばらつきが非常に少
ないウェーハを作製することが可能であることから、有
望な製造法となっている。
【０００３】ＳＩＭＯＸ法は、単結晶シリコン基板中に
イオン注入装置によって高濃度の酸素イオンを注入し、
その後に1200℃以上の高温熱処理を行って、シリコンと
酸素とを反応させて、基板中に埋め込み酸化膜層を形成
するものである。このとき、酸素イオンの注入は、加速
電圧50KeＶから200KeＶの範囲で行われる。
イオン注入装置によって高濃度の酸素イオンを注入し、
その後に1200℃以上の高温熱処理を行って、シリコンと
酸素とを反応させて、基板中に埋め込み酸化膜層を形成
するものである。このとき、酸素イオンの注入は、加速
電圧50KeＶから200KeＶの範囲で行われる。
【０００４】ＳＩＭＯＸ法を改良した方法として、ＳＰ
ＩＭＯＸ（Separation by PlasmaIMplanted OXygen）法
がある。この方法では、酸素イオンの注入に際して、プ
ラズマによって酸素イオンを発生させ、シリコン単結晶
基板にバイアスをかけてイオンを加速し注入している。
このときの加速電圧は数十KeＶ程度である。このため、
必要な装置は低コストであり、さらにいくつもの半導体
基板に広い面積の処理が同時に行えるので、ＳＯＩ構造
の半導体基板の製造効率を向上させることができる。し
かし、熱処理に関しては、ＳＩＭＯＸ法の場合と同様
に、酸素イオンの注入後に1200℃以上の高温熱処理を行
う必要がある。
ＩＭＯＸ（Separation by PlasmaIMplanted OXygen）法
がある。この方法では、酸素イオンの注入に際して、プ
ラズマによって酸素イオンを発生させ、シリコン単結晶
基板にバイアスをかけてイオンを加速し注入している。
このときの加速電圧は数十KeＶ程度である。このため、
必要な装置は低コストであり、さらにいくつもの半導体
基板に広い面積の処理が同時に行えるので、ＳＯＩ構造
の半導体基板の製造効率を向上させることができる。し
かし、熱処理に関しては、ＳＩＭＯＸ法の場合と同様
に、酸素イオンの注入後に1200℃以上の高温熱処理を行
う必要がある。
【０００５】上述のＳＩＭＯＸ法およびＳＰＩＭＯＸ法
において、基板への酸素イオン注入にともない、表面シ
リコン層中に発生した転位が、その後の1200℃以上の高
温熱処理を行っても、充分に低減されないという問題が
ある。例えば、S.Nakasima and K.Izumi(Nuclear Instr
uments and Methods in Physics Research B55,1991847
-851)によれば、酸素イオン注入後に1200℃以上の高温
熱処理を数時間行っても、102cm-2以上の密度となる転
位が表面シリコン層中に残留するとされる。
において、基板への酸素イオン注入にともない、表面シ
リコン層中に発生した転位が、その後の1200℃以上の高
温熱処理を行っても、充分に低減されないという問題が
ある。例えば、S.Nakasima and K.Izumi(Nuclear Instr
uments and Methods in Physics Research B55,1991847
-851)によれば、酸素イオン注入後に1200℃以上の高温
熱処理を数時間行っても、102cm-2以上の密度となる転
位が表面シリコン層中に残留するとされる。
【０００６】基板表面のシリコン層中に発生する転位
は、酸素イオン注入時のダメージによるものと、埋め込
み酸化膜層の形成時に発生した格子間シリコンに起因す
る歪みによるものとに区分される。前者による転位は、
酸素イオン注入時に基板を高温に保持することによっ
て、注入にともなう損傷を緩和して低減することができ
るが、後者による転位の抑制には有効な方法がなく、ど
うしても102cm-2以上の密度の転位が表面シリコン層中
に残留することになる。このような転位は基板の電気的
特性を劣化させることから、基板の歩留まりを悪化さ
せ、ＳＯＩ基板の生産性を著しく低下させることにな
る。
は、酸素イオン注入時のダメージによるものと、埋め込
み酸化膜層の形成時に発生した格子間シリコンに起因す
る歪みによるものとに区分される。前者による転位は、
酸素イオン注入時に基板を高温に保持することによっ
て、注入にともなう損傷を緩和して低減することができ
るが、後者による転位の抑制には有効な方法がなく、ど
うしても102cm-2以上の密度の転位が表面シリコン層中
に残留することになる。このような転位は基板の電気的
特性を劣化させることから、基板の歩留まりを悪化さ
せ、ＳＯＩ基板の生産性を著しく低下させることにな
る。
【０００７】
【発明が解決しようとする課題】本発明は、高集積化デ
バイスに対応して製造されるＳＯＩ構造の半導体基板の
問題点に鑑み、ＳＩＭＯＸ法またはＳＰＩＭＯＸ法で製
造される基板であっても、表面シリコン層中の転位密度
を充分に低くすることができて、基板特性および生産性
に優れるシリコン半導体基板の製造方法を提供すること
を目的としてなされたものである。
バイスに対応して製造されるＳＯＩ構造の半導体基板の
問題点に鑑み、ＳＩＭＯＸ法またはＳＰＩＭＯＸ法で製
造される基板であっても、表面シリコン層中の転位密度
を充分に低くすることができて、基板特性および生産性
に優れるシリコン半導体基板の製造方法を提供すること
を目的としてなされたものである。
【０００８】
【課題を解決するための手段】本発明者らは、上述の課
題を解決するため、基板の表面シリコン層中に発生する
転位の挙動について種々の検討を行った結果、転位密度
に影響を及ぼす格子間シリコンに関し、所期の知見を得
ることができた。
題を解決するため、基板の表面シリコン層中に発生する
転位の挙動について種々の検討を行った結果、転位密度
に影響を及ぼす格子間シリコンに関し、所期の知見を得
ることができた。
【０００９】前述の通り、ＳＩＭＯＸ法およびＳＰＩＭ
ＯＸ法による基板の製造では、酸素イオン注入後に埋め
込み酸化膜の形成を促すとともに、表面シリコン単結晶
領域の結晶性の回復、改善を図るため、1200℃以上の高
温条件で熱処理が基板に施される。このとき、シリコン
基板中に酸素析出物が形成されるが、その反応は下記
式で示される。
ＯＸ法による基板の製造では、酸素イオン注入後に埋め
込み酸化膜の形成を促すとともに、表面シリコン単結晶
領域の結晶性の回復、改善を図るため、1200℃以上の高
温条件で熱処理が基板に施される。このとき、シリコン
基板中に酸素析出物が形成されるが、その反応は下記
式で示される。
【００１０】 (l＋y)Si ＋ 2Ｏi ＋ xＶ → SiＯ2 ＋ yＩ ・・・ ただし、Ｏi：格子間酸素、 Ｖ：空孔 Ｉ：格子間シリコン、 ｘ、ｙ：係数 上記式で示すように、酸素イオン注入による埋め込み
酸化膜の形成にともなって、基板中に酸素析出物（SiＯ
2）が生成されるとともに、それに付随して格子間シリ
コンが発生する。
酸化膜の形成にともなって、基板中に酸素析出物（SiＯ
2）が生成されるとともに、それに付随して格子間シリ
コンが発生する。
【００１１】図１は、ＳＩＭＯＸ法およびＳＰＩＭＯＸ
法によって基板中に埋め込み酸化膜を形成するのにとも
なって表面シリコン層に転位が発生する状況を模式的に
示した図である。図１に示すように、埋め込み酸化膜の
形成にともなって、基板１中に酸素析出物２が形成され
るとともに、格子間シリコンＩが発生する。この格子間
シリコンＩの発生によって、基板１中の歪み３が著しく
なり、この歪み３に起因して、表面シリコン層には転位
４が発生する。
法によって基板中に埋め込み酸化膜を形成するのにとも
なって表面シリコン層に転位が発生する状況を模式的に
示した図である。図１に示すように、埋め込み酸化膜の
形成にともなって、基板１中に酸素析出物２が形成され
るとともに、格子間シリコンＩが発生する。この格子間
シリコンＩの発生によって、基板１中の歪み３が著しく
なり、この歪み３に起因して、表面シリコン層には転位
４が発生する。
【００１２】このとき発生する転位密度は格子間シリコ
ンＩの量に起因するので、後述するように、酸素イオン
注入後の熱処理において発生する格子間シリコンの量を
低減することによって、基板中の歪みを緩和して転位密
度を充分に低減することができる。
ンＩの量に起因するので、後述するように、酸素イオン
注入後の熱処理において発生する格子間シリコンの量を
低減することによって、基板中の歪みを緩和して転位密
度を充分に低減することができる。
【００１３】本発明は、上述の知見に基づいて完成され
たものであり、下記のシリコン半導体基板の製造方法を
要旨としている。
たものであり、下記のシリコン半導体基板の製造方法を
要旨としている。
【００１４】すなわち、シリコン単結晶基板中に酸素イ
オンを注入したのち熱処理を行うことによってこのシリ
コン単結晶基板中に内部酸化膜を形成するシリコン単結
晶基板の製造方法であって、前記酸素イオン注入の前に
基板に予め熱処理を施すことを特徴とするシリコン単結
晶基板の製造方法である。
オンを注入したのち熱処理を行うことによってこのシリ
コン単結晶基板中に内部酸化膜を形成するシリコン単結
晶基板の製造方法であって、前記酸素イオン注入の前に
基板に予め熱処理を施すことを特徴とするシリコン単結
晶基板の製造方法である。
【００１５】この製造方法において、酸素イオン注入の
前に基板に予め施す熱処理の条件を500℃〜900℃で10〜
80時間にするのが望ましい。
前に基板に予め施す熱処理の条件を500℃〜900℃で10〜
80時間にするのが望ましい。
【００１６】
【発明の実施の形態】本発明のＳＯＩ構造の半導体基板
の製造方法においては、予めシリコン基板に所定の熱処
理を施して酸素析出物を形成した後、酸素イオンを加速
して基板に注入してのち、さらに埋め込み酸化膜形成と
表面シリコン単結晶領域の結晶性回復を目的として、高
温熱処理を施すことを特徴としている。以下、本発明の
製造方法の説明において、予めシリコン基板に施される
熱処理を「第１の熱処理」とし、酸素イオン注入後に施
す熱処理を「第２の熱処理」とする。そして、それぞれ
の熱処理の作用を明確にするため、「第１の熱処理」に
起因して生成されるものにはaの添え字を付し、「第２
の熱処理」に起因して生成されるものにはbの添え字を
付す。
の製造方法においては、予めシリコン基板に所定の熱処
理を施して酸素析出物を形成した後、酸素イオンを加速
して基板に注入してのち、さらに埋め込み酸化膜形成と
表面シリコン単結晶領域の結晶性回復を目的として、高
温熱処理を施すことを特徴としている。以下、本発明の
製造方法の説明において、予めシリコン基板に施される
熱処理を「第１の熱処理」とし、酸素イオン注入後に施
す熱処理を「第２の熱処理」とする。そして、それぞれ
の熱処理の作用を明確にするため、「第１の熱処理」に
起因して生成されるものにはaの添え字を付し、「第２
の熱処理」に起因して生成されるものにはbの添え字を
付す。
【００１７】図２は本発明の製造方法において第１の熱
処理によって生成された酸素析出物の挙動を説明する図
であり、同図(a)は第１の熱処理によって酸素析出物2a
が生成される状態を、(b)は第２の熱処理によって第１
の熱処理によって生成された酸素析出物2aが溶解される
状態をそれぞれ示している。
処理によって生成された酸素析出物の挙動を説明する図
であり、同図(a)は第１の熱処理によって酸素析出物2a
が生成される状態を、(b)は第２の熱処理によって第１
の熱処理によって生成された酸素析出物2aが溶解される
状態をそれぞれ示している。
【００１８】シリコン基板に第１の熱処理を施すと、前
記式に示すように、基板１中のSiと元々シリコン基板
に内在する格子間酸素（Ｏi）が結合してシリコン酸素
析出物2aが形成される。このとき、酸素析出物2aの形成
にともなって体積膨張が生じ、格子間シリコンIaが発生
する。その後、発生した格子間シリコンIaは拡散して、
基板１の表面等で消滅し、格子間シリコンは減少する
（図２(a)参照）。
記式に示すように、基板１中のSiと元々シリコン基板
に内在する格子間酸素（Ｏi）が結合してシリコン酸素
析出物2aが形成される。このとき、酸素析出物2aの形成
にともなって体積膨張が生じ、格子間シリコンIaが発生
する。その後、発生した格子間シリコンIaは拡散して、
基板１の表面等で消滅し、格子間シリコンは減少する
（図２(a)参照）。
【００１９】第１の熱処理後は、イオン注入にともなう
損傷を最小限に抑えるため、基板の温度を400℃以上に
保ちながら、酸素イオンの注入を行う。そののち埋め込
み酸化膜を形成するため、1200℃以上の高温条件で、第
２の熱処理が施される。この第２の熱処理においても、
前記式に示すように、基板１中のSiと注入された格子
間酸素（Ｏi）が結合して基板中の高濃度酸素域にシリ
コン酸素析出物2bが形成される。
損傷を最小限に抑えるため、基板の温度を400℃以上に
保ちながら、酸素イオンの注入を行う。そののち埋め込
み酸化膜を形成するため、1200℃以上の高温条件で、第
２の熱処理が施される。この第２の熱処理においても、
前記式に示すように、基板１中のSiと注入された格子
間酸素（Ｏi）が結合して基板中の高濃度酸素域にシリ
コン酸素析出物2bが形成される。
【００２０】ところで、第１の熱処理は比較的低温で熱
処理時間が短いことから、第１の熱処理によって基板表
面のシリコン活性層中に形成された酸素析出物2aは、高
温条件の第２の熱処理における臨界核半径より小さいも
のとなる。この臨界核半径はある温度において格子間酸
素濃度、空孔濃度、析出物の界面エネルギーおよび歪み
エネルギー等によって決定されるが、この臨界核半径よ
り小さい析出物は不安定であって、成長せず、やがて溶
解される。すなわち、第１の熱処理によって形成された
酸素析出物2aは、第２の熱処理条件である1200℃以上の
熱処理によって不安定となり溶解される。このときの基
板中の反応は、下記式に沿ったものであり、酸素析出
物2aの溶解にともなって、空孔Vaが放出される（図２
(b)参照）。
処理時間が短いことから、第１の熱処理によって基板表
面のシリコン活性層中に形成された酸素析出物2aは、高
温条件の第２の熱処理における臨界核半径より小さいも
のとなる。この臨界核半径はある温度において格子間酸
素濃度、空孔濃度、析出物の界面エネルギーおよび歪み
エネルギー等によって決定されるが、この臨界核半径よ
り小さい析出物は不安定であって、成長せず、やがて溶
解される。すなわち、第１の熱処理によって形成された
酸素析出物2aは、第２の熱処理条件である1200℃以上の
熱処理によって不安定となり溶解される。このときの基
板中の反応は、下記式に沿ったものであり、酸素析出
物2aの溶解にともなって、空孔Vaが放出される（図２
(b)参照）。
【００２１】 (l＋y)Si ＋ 2Ｏi ＋ xＶ ← SiＯ2 ＋ yＩ ・・・ ただし、Ｏi：格子間酸素、 Ｖ：空孔 Ｉ：格子間シリコン、 ｘ、ｙ：係数 図３は、第２の熱処理によって形成された格子間シリコ
ンが消滅して表面シリコン層中の転位発生を抑制する状
況を説明する図である。前述の通り、第２の熱処理によ
って基板１中にシリコン酸素析出物2bが形成され、これ
にともなって格子間シリコンIbが発生する。一方、第１
の熱処理で形成された酸素析出物2aが溶解することによ
って、空孔Vaは基板１中に放出される。そして、空孔Va
は、新たに生成された格子間シリコンIbと結合して対消
滅する。このように空孔Vaと格子間シリコンIbとが対消
滅することによって、基板１中に発生する格子間シリコ
ンIbが抑制されて、格子間シリコンIbの発生に起因する
歪みが減少することになる。これによって、基板中の転
位密度を充分に低減することができる。
ンが消滅して表面シリコン層中の転位発生を抑制する状
況を説明する図である。前述の通り、第２の熱処理によ
って基板１中にシリコン酸素析出物2bが形成され、これ
にともなって格子間シリコンIbが発生する。一方、第１
の熱処理で形成された酸素析出物2aが溶解することによ
って、空孔Vaは基板１中に放出される。そして、空孔Va
は、新たに生成された格子間シリコンIbと結合して対消
滅する。このように空孔Vaと格子間シリコンIbとが対消
滅することによって、基板１中に発生する格子間シリコ
ンIbが抑制されて、格子間シリコンIbの発生に起因する
歪みが減少することになる。これによって、基板中の転
位密度を充分に低減することができる。
【００２２】本発明の製造方法においては、第１の熱処
理の条件は500℃〜900℃で10〜80時間にするのが望まし
い。熱処理温度が500℃未満であると、酸素析出物が発
生し難くなり、また発生した格子間シリコンの拡散、消
滅も充分に行われず、第２の熱処理による歪み低減によ
る転位抑制の効果が得られない。一方、熱処理温度が90
0℃を超えると、酸素析出物が生成しにくくなる。
理の条件は500℃〜900℃で10〜80時間にするのが望まし
い。熱処理温度が500℃未満であると、酸素析出物が発
生し難くなり、また発生した格子間シリコンの拡散、消
滅も充分に行われず、第２の熱処理による歪み低減によ
る転位抑制の効果が得られない。一方、熱処理温度が90
0℃を超えると、酸素析出物が生成しにくくなる。
【００２３】さらに、第１の熱処理では酸素含有雰囲気
に限定されることなく、各種の雰囲気が採用される。す
なわち、酸素を含有する雰囲気の他に、窒素、アルゴン
およびこれらの混合ガス、例えば、Ar＋Ｏ2、Ｎ2＋
Ｏ2、Ｏ2＋HClなどを含有する雰囲気を採用することが
できる。採用する雰囲気によって、酸素析出物の析出反
応に影響を及ぼす場合もある。例えば、酸素含有雰囲気
では、酸化にともなって基板の表面から格子間シリコン
が導入されることになるので、析出が抑制されることに
なるが、窒素含有雰囲気を採用すると、窒化反応によっ
て、表面から空孔が導入されることになり、析出が促進
されることになる。
に限定されることなく、各種の雰囲気が採用される。す
なわち、酸素を含有する雰囲気の他に、窒素、アルゴン
およびこれらの混合ガス、例えば、Ar＋Ｏ2、Ｎ2＋
Ｏ2、Ｏ2＋HClなどを含有する雰囲気を採用することが
できる。採用する雰囲気によって、酸素析出物の析出反
応に影響を及ぼす場合もある。例えば、酸素含有雰囲気
では、酸化にともなって基板の表面から格子間シリコン
が導入されることになるので、析出が抑制されることに
なるが、窒素含有雰囲気を採用すると、窒化反応によっ
て、表面から空孔が導入されることになり、析出が促進
されることになる。
【００２４】本発明の製造方法における酸素イオンの加
速注入は、従来のＳＩＭＯＸ法およびＳＰＩＭＯＸ法で
採用される周知の方法によればよく、イオン注入器、プ
ラズマイオン発生器などが用いられ、加速電圧は50KeＶ
から200KeＶの範囲で行われる。さらに、本発明の第２
の熱処理は、酸素イオン注入ののち埋め込み酸化膜の形
成を促すとともに、表面シリコン単結晶領域の結晶性を
回復するために実施されるものである。このため、第２
の熱処理の条件は、同様に従来のＳＩＭＯＸ法およびＳ
ＰＩＭＯＸ法で採用される1200℃以上の高温条件によれ
ばよい。
速注入は、従来のＳＩＭＯＸ法およびＳＰＩＭＯＸ法で
採用される周知の方法によればよく、イオン注入器、プ
ラズマイオン発生器などが用いられ、加速電圧は50KeＶ
から200KeＶの範囲で行われる。さらに、本発明の第２
の熱処理は、酸素イオン注入ののち埋め込み酸化膜の形
成を促すとともに、表面シリコン単結晶領域の結晶性を
回復するために実施されるものである。このため、第２
の熱処理の条件は、同様に従来のＳＩＭＯＸ法およびＳ
ＰＩＭＯＸ法で採用される1200℃以上の高温条件によれ
ばよい。
【００２５】
【実施例】本発明の製造方法による転位密度を低減する
効果を、具体的な実施例に基づいて説明する。
効果を、具体的な実施例に基づいて説明する。
【００２６】（実施例１）実施例に供する半導体基板と
して、チョクラルスキー法で育成された単結晶インゴッ
トから加工され、抵抗率が20Ωcm、初期格子間酸素濃度
13×1017atoms/cm3で、結晶面（１００）の６インチシ
リコン基板を準備し、酸素イオンの注入は、前述のＳＩ
ＭＯＸ法およびＳＰＩＭＯＸ法によって実施した。
して、チョクラルスキー法で育成された単結晶インゴッ
トから加工され、抵抗率が20Ωcm、初期格子間酸素濃度
13×1017atoms/cm3で、結晶面（１００）の６インチシ
リコン基板を準備し、酸素イオンの注入は、前述のＳＩ
ＭＯＸ法およびＳＰＩＭＯＸ法によって実施した。
【００２７】実施例１では、本発明例として第１の熱処
理を窒素含有雰囲気（酸素濃度10％）を採用して、温度
500℃、600℃、700℃、800℃および900℃でいずれも24
時間の条件で実施し、基板中に酸素析出物を形成した。
理を窒素含有雰囲気（酸素濃度10％）を採用して、温度
500℃、600℃、700℃、800℃および900℃でいずれも24
時間の条件で実施し、基板中に酸素析出物を形成した。
【００２８】基板への酸素イオンの注入は基板の温度を
400℃以上に保持して行い、ＳＩＭＯＸ法ではイオン注
入器を用いて、加速電圧は180KeＶでドース量４×1017c
m-2の酸素イオンを注入した。一方、ＳＰＩＭＯＸ法で
は、ＥＣＲプラズマによって酸素イオンを発生させて、
基板のバイアスは-60KeＶでドース量４×1017cm-2の酸
素イオンを注入した。このとき、酸素プラズマ中では、
酸素イオンの約95％がＯ2 +で、残りの約５％の酸素イオ
ンはＯ+であった。
400℃以上に保持して行い、ＳＩＭＯＸ法ではイオン注
入器を用いて、加速電圧は180KeＶでドース量４×1017c
m-2の酸素イオンを注入した。一方、ＳＰＩＭＯＸ法で
は、ＥＣＲプラズマによって酸素イオンを発生させて、
基板のバイアスは-60KeＶでドース量４×1017cm-2の酸
素イオンを注入した。このとき、酸素プラズマ中では、
酸素イオンの約95％がＯ2 +で、残りの約５％の酸素イオ
ンはＯ+であった。
【００２９】さらに、ＳＩＭＯＸ法およびＳＰＩＭＯＸ
法によって酸素イオンを注入した基板は、第２の熱処理
としてアルゴン含有雰囲気（酸素濃度２％）を採用し
て、温度1300℃で４時間の条件で処理した。
法によって酸素イオンを注入した基板は、第２の熱処理
としてアルゴン含有雰囲気（酸素濃度２％）を採用し
て、温度1300℃で４時間の条件で処理した。
【００３０】上記の本発明例と比較するため、比較例と
して、同じシリコン基板を用いて、第１の熱処理を施す
ことなく、ＳＩＭＯＸ法およびＳＰＩＭＯＸ法で酸素イ
オンを注入して、第２の熱処理を施した試料を作成し
た。ただし、比較例における酸素イオンの注入および第
２の熱処理の条件は、本発明例の場合と同様である。
して、同じシリコン基板を用いて、第１の熱処理を施す
ことなく、ＳＩＭＯＸ法およびＳＰＩＭＯＸ法で酸素イ
オンを注入して、第２の熱処理を施した試料を作成し
た。ただし、比較例における酸素イオンの注入および第
２の熱処理の条件は、本発明例の場合と同様である。
【００３１】図４は、実施例１における基板断面から表
面シリコン層中の転位密度を観察した結果を示す図であ
る。同図に示すように、第１の熱処理を実施しない比較
例では、基板の表面シリコン層中には２×102cm-2以上
の転位が残存している。これに対し、本発明例では、転
位密度が102cm-2以下で、さらに１桁以上も低減される
基板が得られることが分かる。
面シリコン層中の転位密度を観察した結果を示す図であ
る。同図に示すように、第１の熱処理を実施しない比較
例では、基板の表面シリコン層中には２×102cm-2以上
の転位が残存している。これに対し、本発明例では、転
位密度が102cm-2以下で、さらに１桁以上も低減される
基板が得られることが分かる。
【００３２】（実施例２）実施例２では第１の熱処理に
おける保持時間の影響を調査するため、実施例１におけ
る温度600℃、700℃および800℃の第１の熱処理の時間
を変化させて、ＳＩＭＯＸ法で酸素イオン注入後第２の
熱処理を施して、表面シリコン層中の転位密度を測定し
た。実施例２においても、ＳＩＭＯＸ法による酸素イオ
ン注入、および第２の熱処理の条件は、実施例１の場合
と同様とした。
おける保持時間の影響を調査するため、実施例１におけ
る温度600℃、700℃および800℃の第１の熱処理の時間
を変化させて、ＳＩＭＯＸ法で酸素イオン注入後第２の
熱処理を施して、表面シリコン層中の転位密度を測定し
た。実施例２においても、ＳＩＭＯＸ法による酸素イオ
ン注入、および第２の熱処理の条件は、実施例１の場合
と同様とした。
【００３３】図５は、実施例２における第１の熱処理時
間と表面シリコン層中の転位密度との関係を示す図であ
る。第１の熱処理の温度600℃では、熱処理時間が60時
間から80時間の間で基板の表面シリコン層中の転位密度
は検出下限（ほぼ０cm-2）になる。同様に、温度700℃
では20時間から60時間の間で、温度800℃では10時間か
ら60時間の間で転位密度は検出下限になっている。この
ことから、表面シリコン層中の転位密度を低減するに
は、600℃〜800℃で10〜80時間保持するのが望ましいこ
とが明らかである。
間と表面シリコン層中の転位密度との関係を示す図であ
る。第１の熱処理の温度600℃では、熱処理時間が60時
間から80時間の間で基板の表面シリコン層中の転位密度
は検出下限（ほぼ０cm-2）になる。同様に、温度700℃
では20時間から60時間の間で、温度800℃では10時間か
ら60時間の間で転位密度は検出下限になっている。この
ことから、表面シリコン層中の転位密度を低減するに
は、600℃〜800℃で10〜80時間保持するのが望ましいこ
とが明らかである。
【００３４】
【発明の効果】本発明のシリコン半導体基板の製造方法
によれば、ＳＩＭＯＸ法またはＳＰＩＭＯＸ法で製造さ
れる基板であっても、表面シリコン層中の転位密度が10
2cm-2以下になるように、転位の発生を充分に抑制し
て、特性の優れた半導体基板を製造できる。しかも、低
コストで高集積化デバイスに対応したＳＯＩ構造の半導
体基板の効率生産に適するものである。
によれば、ＳＩＭＯＸ法またはＳＰＩＭＯＸ法で製造さ
れる基板であっても、表面シリコン層中の転位密度が10
2cm-2以下になるように、転位の発生を充分に抑制し
て、特性の優れた半導体基板を製造できる。しかも、低
コストで高集積化デバイスに対応したＳＯＩ構造の半導
体基板の効率生産に適するものである。
【図１】ＳＩＭＯＸ法およびＳＰＩＭＯＸ法によって基
板中に埋め込み酸化膜を形成するのにともなって表面シ
リコン層に転位が発生する状況を模式的に示した図であ
る。
板中に埋め込み酸化膜を形成するのにともなって表面シ
リコン層に転位が発生する状況を模式的に示した図であ
る。
【図２】本発明の製造方法において第１の熱処理によっ
て生成された酸素析出物の挙動を説明する図である。
て生成された酸素析出物の挙動を説明する図である。
【図３】第２の熱処理によって形成された格子間シリコ
ンが消滅して表面シリコン層中の転位発生を抑制する状
況を説明する図である
ンが消滅して表面シリコン層中の転位発生を抑制する状
況を説明する図である
【図４】実施例１における基板断面から表面シリコン層
中の転位密度を観察した結果を示す図である。
中の転位密度を観察した結果を示す図である。
【図５】実施例２における第１の熱処理時間と表面シリ
コン層中の転位密度との関係を示す図である。
コン層中の転位密度との関係を示す図である。
１：基板、 ２、2a、2b：酸素析出物 ３：歪み、 ４：転位 Ｉ、Ia、Ib：格子間シリコン Ｖ、Va、Vb：空孔
Claims (2)
- 【請求項１】シリコン単結晶基板中に酸素イオンを注入
したのち熱処理を行うことによってこのシリコン単結晶
基板中に内部酸化膜を形成するシリコン単結晶基板の製
造方法であって、前記酸素イオン注入の前に基板に予め
熱処理を施すことを特徴とするシリコン単結晶基板の製
造方法。 - 【請求項２】酸素イオン注入の前に基板に予め施す熱処
理の条件が、500℃〜900℃で10〜80時間であることを特
徴とする請求項１記載のシリコン単結晶基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1718198A JPH11214322A (ja) | 1998-01-29 | 1998-01-29 | シリコン半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1718198A JPH11214322A (ja) | 1998-01-29 | 1998-01-29 | シリコン半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214322A true JPH11214322A (ja) | 1999-08-06 |
Family
ID=11936788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1718198A Pending JPH11214322A (ja) | 1998-01-29 | 1998-01-29 | シリコン半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214322A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134513A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
| JP2003257984A (ja) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハ及びその製造方法 |
| JP2007306028A (ja) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009170940A (ja) * | 2009-04-30 | 2009-07-30 | Sumco Corp | 半導体ウェーハの製造方法及び半導体ウェーハ |
| JP2014159367A (ja) * | 2014-03-18 | 2014-09-04 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
| US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
-
1998
- 1998-01-29 JP JP1718198A patent/JPH11214322A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134513A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
| JP2003257984A (ja) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハ及びその製造方法 |
| JP2007306028A (ja) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP4550870B2 (ja) * | 2007-07-23 | 2010-09-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
| JP2009170940A (ja) * | 2009-04-30 | 2009-07-30 | Sumco Corp | 半導体ウェーハの製造方法及び半導体ウェーハ |
| JP2014159367A (ja) * | 2014-03-18 | 2014-09-04 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US6323109B1 (en) | Laminated SOI substrate and producing method thereof | |
| US7662701B2 (en) | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| US5989981A (en) | Method of manufacturing SOI substrate | |
| US5534446A (en) | Process for producing buried insulator layer in semiconductor substrate | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP2008270592A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4655557B2 (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 | |
| JPH06283420A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP4598241B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2005175390A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3550621B2 (ja) | Ｓｉｍｏｘ法によるｓｏｉ基板の製造方法 | |
| JPH04242958A (ja) | 半導体基板の製造方法 | |
| JP2663839B2 (ja) | 半導体基板およびその製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| KR100198618B1 (ko) | 반도체기판의 제조방법 |