JPS6327063A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6327063A
JPS6327063A JP17002386A JP17002386A JPS6327063A JP S6327063 A JPS6327063 A JP S6327063A JP 17002386 A JP17002386 A JP 17002386A JP 17002386 A JP17002386 A JP 17002386A JP S6327063 A JPS6327063 A JP S6327063A
Authority
JP
Japan
Prior art keywords
layer
oxygen
substrate
ions
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17002386A
Other languages
English (en)
Other versions
JPH0734478B2 (ja
Inventor
Bunji Mizuno
文二 水野
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17002386A priority Critical patent/JPH0734478B2/ja
Priority to US07/073,829 priority patent/US4837172A/en
Publication of JPS6327063A publication Critical patent/JPS6327063A/ja
Publication of JPH0734478B2 publication Critical patent/JPH0734478B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイオン注入による半導体装置の製造方法に関す
るものであシ、特にシリコン層と組成比の正しい絶縁物
層が急峻な界面で接する５ＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ
　Ｉｎ５ｕｌａｔｏｒ）基板からなる半導体装置の製造
方法に関する。
従来の技術 （ト）例えば酸素イオンを注入してＳＯＩ構造を作り、
この構造に半導体素子を作り込むＳＩＭＯＸ技術（Ｓｅ
ｐａｒａｔｉｏｎ　ｂｙ　ＩＭｐｌａｎｔｓｃｌ、　Ｏ
Ｘｙｇｅｎ）の場合について第３図、第４図を用いて説
明する。
シリコン単結晶２の（１ｏｏ）面２Ａに１６０＋ヒーム
４を８’０ＫｅＶの加速エネルギーで１×１０１８ｉｏ
ｎｓ／ｄ注入し、窒素雰囲気中１１５０℃で熱処理して
絶縁物層６を形成する。２Ｂは単結晶２の上層に残され
た部分である。しかるのち、第３図すの様に１μｍ程度
のエピタキシャル層２８を積み、この層２８に第３図Ｃ
の様に所定の半導体素子１６を形成している（Ｙ、Ｑｎ
ｕｃｒａ　ｅｔ　ａｌ、ＶＬｓＩＳｙｍｐｏｓｉｕｍ　
（ブイ　エルニスアイ　シンポジウム）Ｋｏｂｅ　（１
９８６）２４−２５）。１８は領域２Ｂ。
２８の一部が酸化された周辺絶縁物領域２６はゲート電
極、２０．２２はソース、ドレイン電極、２４はゲート
絶縁物である。この様な方法で形成されたＳＯＩ基板は
、実際第３図すにおいて、表面エピタキシャル層２８を
除くと第３図の様に表面側からシリコン単結晶層８、照
射損傷を受は酸イーで２．２５　Ｘ　１０１８ｉ　ｏｎ
ｅ　／ｄ注入し窒素雰凹気中１２６０℃以上の熱処理を
施す事によって表面側のシリコン単結晶層中の不純物酸
素が殆んで無くなり、急峻な界面を得る事が、（ＢＹ　
Ｍａｏ　ａｔ　ａｌ。
Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、（アプライ　フィジッ
クス　レター）４８（１２）、２４Ｍａｒｃｈ（１９８
６）７９４）に示されている。
発明が解決しようとする問題点 従来の方法（ハ）ではイオン注入に際して起こる照射損
傷の為、表面側のシリコン単結晶層２８とＳ　１０２層
６との間に第３図に示す如く広く損傷層１０が残り、こ
の層１ｏが５ｉ−８ｉＯ２界面の急峻性を低下させ、又
表面シリコン単結晶層２８に半導体素子を形成した場合
リーク電流の経路となる。
又表面シリコン層２８中に残留する酸素不純物が引き続
く製造プロセスに於いてドナーとなりＭＯＳトランジス
タの閾電圧を変動させる等の影響を及ぼす（ＤＡＶＩＤ
　　Ｊ、ＦＯ５ＴＥＲｅｔａｌ、ＩＥＥＥ　Ｔｒａｎｓ
。
Ｅｌｅ、Ｄｅｖ、（アイイイイ　トランザクション　エ
レクトロン　　デバイス）ＶＯＩ　ＥＤ３３（３）（１
９８６）　３５４　）。
従来の方法（至）では１２６０℃以上という半導体プロ
セスに於いては異常な高温処理を必要とする為、熱処理
炉材料からの重金属汚染が問題となる。
問題点を解決するための手段 本発明の方法は、イオン注入によるＳＯＩ基板作製時に
、先ず絶縁物層を形成するに足る量の第１のイオンを注
入し、続いて基板を所定の温度に設定して、所定の飛程
で軽元素の第２のイオンを注入した後熱処理を施し、Ｓ
ＯＩ構造を形成して、表面側シリコン層に半導体素子を
作シ込むものである。
作　　用 ＳＯＩ構造基板作製時のイオン注入による表面側シリコ
ン層１４内の残留不要被注入不純物を、高温に於ける軽
元素イオンの注入による所謂Ｒａｄｉａｔｉｏｎ　ｅｕ
ｈａｎｃｅｄ　ｄｉｆｆｕｓｉｏｎ　により減少せしめ
、かつ不要不純物の存在による熱処理時の２次欠陥発生
をも減少せる事により、表面シリコン層と絶縁物層間の
損傷を軽減し、急峻な界面を得る。
実施例 以下にシリコン基板（１００）面に酸素イオンを注入し
た後、水素イーオンを注入した本発明の一実施例につい
て第１図を用いて説明する。シリコン基板２の（’１０
０　）表面２Ａに酸素イオンビーム４を例えば加速エネ
ルギー１８０　ＫｅＶで照射し、前記シリコン基板中に
埋め込み酸素物層６を形成する。この際には、イオン注
入の分布に従って表面に残るシリコン層８と酸化物層６
との間には照射損傷を伴う酸素を多量に含む層１０が形
成され、表面シリコン層８中にも固溶限度を越える濃度
の酸素が残留する。これら残留不要被注入酸素は引き続
く高温熱処理により析出物を形成したり、析出物形成に
伴う転位の発生を引き起こす。この様な析出もしくは転
位はＳＯＩ基板としては不純物の捕獲中心となったり、
キャリアの生成消滅中心となったりして、有害であり、
不要の酸素は除去する必要がある。
そこで第１図ａに於ける基板を第１図すの様に３００℃
から１０００℃程度の高温、例えば６００℃に保ち、転
元素イオンとして水素イオンビーム１２を例えば加速エ
ネルギー１０ＫａＶで、ドーズ、は１ｏ１５〜１ｏ１８
ｉｏｎｓ殉例えば１０”ｔｏｎｓ／ｄ注入してやると、
酵素濃度の低い表面シリコン層１４を得る。すなわち、
層１０，８は酸素濃度の低い表面シリコン層１４となる
。この基板を１１００〜１２００′Ｃ例えば１１６０’
Ｃで熱処理した。
第２図はそのシリコン基板中の酸素濃度をＳ　ＩＭＳ（
Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　５ｐｅｃｔｒ
ｏｓｃｏｐｙ）で測定したデータである。横軸は１次イ
オンＣｓ＋によるスパッタリングタイム、縦軸は２次イ
オン（酸素）のシグナル強度でいずれも任意単位である
。点線は単に１１５０℃で熱処理した従来の方法にもと
づく例で、表面シリコン部１４に酸素濃度のピーク９を
もつ、実線は本発明の実施例のものでピーク９は大幅に
減少し、表面シリコン層１４と埋め込み絶縁物層６の境
界にわずかにスパイク１１を残すのみである。この様に
処理したシリコン基板の表面シリコン層１４中に第１図
Ｃの様に例えばＭＯＳ）ランジスタ１６を形成する。１
８は周辺分離酸化物２０．２２はソース・ドレイン電極
、２４はゲート絶縁膜、２６はゲート電極である。
尚、軽元素イオンとして水素分子イオンもしくはヘリウ
ムイオンを用いても同様の結果が得られる。
発明の効果 以上の様に本発明によれば、イオン注入によりＳＯＩ基
板を形成する際に、被注入イオンが本来とる分布に従っ
て表面シリコン層に残留する多量の不要酸素を軽元素イ
オン注入によるｒａｄｉｊ　ｔ　１ｏｎｅｕｈａｎｃｅ
ｄ　ｄｉｆｆｕｓｉｏｎにより外向拡散させる事が出来
、もって酸化析出物のない表面シリコン層と、埋め込み
絶縁物層が急峻な界面で接するＳＯＩ基板を得る。この
様にして形成されだＳＯＩ基板にＭＯＳ）ランジスタを
形成する際にはソース・ドレイン電極の拡散層を界面ま
で下げる事が出来、浮遊容量の低減というＳＯＩ構造本
来の特徴を生かした構造にする事が出来、高性能なＳ○
工型半導体装置作袈に寄与する。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の製造である。 ２・・・・・・シリコン基板、４・・・・・・酸素イオ
ンビーム、６・・・・・・埋め込み絶縁物層、８・・・
・・・酸素を含む表面シリコン層、１０・・・・・・損
傷層、１２・・・・・−水素イオンビーム、１４・・・
・・・表面シリコン層、１６・・・・・・半導体素子、
１８・・・・・・周辺絶縁物、２０・・・・・・ソース
電極、２２・・・・・・ドレイン電極、２４・・・・・
・ゲート酸化膜、２６・・・・・・ゲート電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 ＳＰＵＴＴＥＲＩＮＧ　Ｔ／ＭＥ　（’ａｒｂ、ｕｎｉ
ｔ）第３図 （ｂ’）

Claims (3)

    【特許請求の範囲】
  1. （１）シリコン単結晶基板内に第１のイオンの注入によ
    って、埋め込み絶縁物層を形成した後、軽元素の第２の
    イオンの注入によって前記絶縁物層上の前記基板の一部
    よりなる表面シリコン層内に於ける残留不要被注入不純
    物を外向拡散させ、前記表面シリコン層に半導体素子を
    形成する事を特徴とする半導体装置の製造方法。
  2. （２）第１のイオンの注入の被注入イオンとして酸素原
    子を含むイオンもしくは窒素原子を含むイオンを用い、
    軽元素の第２のイオンとして水素イオン、水素分子イオ
    ンもしくはヘリウムイオンを用いる事を特徴とする特許
    請求の範囲第１項記載の半導体装置の製造方法。
  3. （３）軽元素を含むイオンの注入の際に被注入基板温度
    を３００℃から１０００℃の範囲に上昇させる事を特徴
    とする特許請求の範囲第１項又は第２項記載の半導体装
    置の製造方法。
JP17002386A 1986-07-18 1986-07-18 半導体装置の製造方法 Expired - Lifetime JPH0734478B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17002386A JPH0734478B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法
US07/073,829 US4837172A (en) 1986-07-18 1987-07-15 Method for removing impurities existing in semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17002386A JPH0734478B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6327063A true JPS6327063A (ja) 1988-02-04
JPH0734478B2 JPH0734478B2 (ja) 1995-04-12

Family

ID=15897167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17002386A Expired - Lifetime JPH0734478B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0734478B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
FR2782572A1 (fr) * 1998-04-17 2000-02-25 Nec Corp Substrat "silicium-sur-isolant" (soi) et methode de fabrication dudit substrat
US6316337B1 (en) 1997-09-24 2001-11-13 Nec Corporation Production process of SOI substrate
JP2002527907A (ja) * 1998-10-15 2002-08-27 コミツサリア タ レネルジー アトミーク 他の材料中に埋め込まれた材料層の製造方法
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
US5891265A (en) * 1991-03-27 1999-04-06 Mitsubishi Denki Kabushiki Kaisha SOI substrate having monocrystal silicon layer on insulating film
US6316337B1 (en) 1997-09-24 2001-11-13 Nec Corporation Production process of SOI substrate
FR2782572A1 (fr) * 1998-04-17 2000-02-25 Nec Corp Substrat "silicium-sur-isolant" (soi) et methode de fabrication dudit substrat
FR2834821A1 (fr) * 1998-04-17 2003-07-18 Nec Corp Substrat "silicium-sur-isolant" (soi) et methode de fabrication dudit substrat
JP2002527907A (ja) * 1998-10-15 2002-08-27 コミツサリア タ レネルジー アトミーク 他の材料中に埋め込まれた材料層の製造方法
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Also Published As

Publication number Publication date
JPH0734478B2 (ja) 1995-04-12

Similar Documents

Publication Publication Date Title
US4837172A (en) Method for removing impurities existing in semiconductor substrate
JPH0727965B2 (ja) 埋込みＳｉＯ▲下２▼層を含む装置の製造方法
EP0756757A1 (en) Semiconductor apparatus with crystal defects and process for its fabrication
JPS6327063A (ja) 半導体装置の製造方法
JPS58180028A (ja) 半導体ウエハの処理方法
JP3810168B2 (ja) 半導体基板の製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
JPH01303727A (ja) 不純物ゲッタリング方法
JP3295171B2 (ja) 半導体基板の製造方法
JP2685384B2 (ja) 半導体基板の製造法
JP2527545B2 (ja) 半導体装置の製造方法
JPS637022B2 (ja)
KR100250751B1 (ko) 반도체 소자의 제조방법
JP2744022B2 (ja) 半導体装置の製造方法
JPS63164440A (ja) 半導体装置の製造方法
JP2699587B2 (ja) 半導体基板への不純物注入方法
JPS6132433A (ja) 半導体装置の製造方法
JPH0529243A (ja) 半導体装置の製造方法
JPH02170522A (ja) 半導体装置の製造方法
KR19990059064A (ko) 반도체 웨이퍼의 소자구동영역내에 존재하는 결함 및 불순물 제거방법
JPS59108316A (ja) 半導体装置の製造方法
JPS63302515A (ja) Ｓｏｉ基板の形成方法
JPS5851509A (ja) 半導体装置の製造方法
JPS5927524A (ja) 半導体装置の製造方法
JPH0396223A (ja) Ｓｏｉ構造の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term