JPS63190579A - サ−ボモ−タ制御回路 - Google Patents
サ−ボモ−タ制御回路Info
- Publication number
- JPS63190579A JPS63190579A JP62018683A JP1868387A JPS63190579A JP S63190579 A JPS63190579 A JP S63190579A JP 62018683 A JP62018683 A JP 62018683A JP 1868387 A JP1868387 A JP 1868387A JP S63190579 A JPS63190579 A JP S63190579A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- output
- circuit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 abstract description 45
- 230000001360 synchronised effect Effects 0.000 abstract description 35
- 230000004043 responsiveness Effects 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 17
- 238000000926 separation method Methods 0.000 description 13
- 230000005236 sound signal Effects 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 2
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、録音再生機におけるキャプスタン駆動用の
キャプスタンモータ等を一定速度に制御するサーボモー
タ制御回路に関するものである。
キャプスタンモータ等を一定速度に制御するサーボモー
タ制御回路に関するものである。
(従来の技術)
第6図は従来のサーボモータ制御回路を示すブロック図
であり、図において、11はキャプスタンモータで、図
示しないキャプスタンローラとピンチローラ間にトレー
スされる磁気テープを所定方向に一定の速度で搬送させ
る。12は回転数検出回路(FG回路)で、キャプスタ
ンモータllの回転数を検出する。13aは例えば10
0KHzの水晶発振子で、発振した同期信号X1か分周
回路14aにて1/100に分周されて、回転検出回路
12から出力される回転数信号12aの周波数(IKI
(z)に分周される。15aは位相差検出回路で、分周
回路14aから出力される分周出力X2と回転数検出回
路12から出力される回転数信号12aどの位相差を検
出する。16は再生信号出力部で、磁気テープ等におけ
る録音信号を再生した時の再生信号16aを出力する。
であり、図において、11はキャプスタンモータで、図
示しないキャプスタンローラとピンチローラ間にトレー
スされる磁気テープを所定方向に一定の速度で搬送させ
る。12は回転数検出回路(FG回路)で、キャプスタ
ンモータllの回転数を検出する。13aは例えば10
0KHzの水晶発振子で、発振した同期信号X1か分周
回路14aにて1/100に分周されて、回転検出回路
12から出力される回転数信号12aの周波数(IKI
(z)に分周される。15aは位相差検出回路で、分周
回路14aから出力される分周出力X2と回転数検出回
路12から出力される回転数信号12aどの位相差を検
出する。16は再生信号出力部で、磁気テープ等におけ
る録音信号を再生した時の再生信号16aを出力する。
17は同期信号分離回路で、再生信号出力部16から出
力される再生信号16aに含まれる同期信号を分離する
。13bは水晶発振子で、磁気テープよりの再生信号1
6aに同期させる同期信号Y1を発振する。14bは分
周回路で、同期信号Y1を再生信号16aと同周波数に
分周する。15bは位相差検出回路て、分周回路14b
から出力される分周出力Y2と同期信号分離回路17か
ら出力される分離信号17aどの位相差を検出する。1
8はスイッチ回路で、位相差検出回路15a、15bの
位相差出力Za 、Zbのいずれか一方をローパスフィ
ルタ19に出力する。ローパスフィルタ19は位相差検
出回路15a、15bから出力される位相差出力Za
、Zbを平滑化する。20は増幅器で、ローパスフィル
タ19の出力を増幅する。21は速度制御回路で、増幅
器20からの出力電圧に基づいてキャプスタンモータ1
1の回転数を可変して、キャプスタンモータ11をあら
かじめ設定された一定速度で回転させる。
力される再生信号16aに含まれる同期信号を分離する
。13bは水晶発振子で、磁気テープよりの再生信号1
6aに同期させる同期信号Y1を発振する。14bは分
周回路で、同期信号Y1を再生信号16aと同周波数に
分周する。15bは位相差検出回路て、分周回路14b
から出力される分周出力Y2と同期信号分離回路17か
ら出力される分離信号17aどの位相差を検出する。1
8はスイッチ回路で、位相差検出回路15a、15bの
位相差出力Za 、Zbのいずれか一方をローパスフィ
ルタ19に出力する。ローパスフィルタ19は位相差検
出回路15a、15bから出力される位相差出力Za
、Zbを平滑化する。20は増幅器で、ローパスフィル
タ19の出力を増幅する。21は速度制御回路で、増幅
器20からの出力電圧に基づいてキャプスタンモータ1
1の回転数を可変して、キャプスタンモータ11をあら
かじめ設定された一定速度で回転させる。
第7図は第6図に示した位相差検出回路15aの内部構
成を説明する回路図であり、第6図と同一のものには同
じ符号を付しである。この図において、31a〜31c
はD型のフリップフロップ回路(DFF)で、DFF3
1aのD端子には回転数検出回路12からの回転数信号
12aが入力されるとともに、水晶発振子13aからの
同期信号X1がDFF31a 、31bのクロック入力
CKに入力されている。一方、DFF31cのクロック
入力CKには分周回路14aからの分周出力X2か入力
されるとともに、リセット端子RにはDFF31aの反
転出力4とDFF311)の反転出力Qのナンド出力N
ANDが入力され、DFF31cの出力Qより位相差出
力を位相差出力回路32に出力する。33はナンド回路
で、DFF31aの反転出力QとDFF3 lbの反転
出力Qのナンドをとり、ナンド出力NANDをDFF3
1cのリセット端子Rに出力している。
成を説明する回路図であり、第6図と同一のものには同
じ符号を付しである。この図において、31a〜31c
はD型のフリップフロップ回路(DFF)で、DFF3
1aのD端子には回転数検出回路12からの回転数信号
12aが入力されるとともに、水晶発振子13aからの
同期信号X1がDFF31a 、31bのクロック入力
CKに入力されている。一方、DFF31cのクロック
入力CKには分周回路14aからの分周出力X2か入力
されるとともに、リセット端子RにはDFF31aの反
転出力4とDFF311)の反転出力Qのナンド出力N
ANDが入力され、DFF31cの出力Qより位相差出
力を位相差出力回路32に出力する。33はナンド回路
で、DFF31aの反転出力QとDFF3 lbの反転
出力Qのナンドをとり、ナンド出力NANDをDFF3
1cのリセット端子Rに出力している。
なお、位相差検出回路15bも同様の回路構成となって
いる。
いる。
次に第8図(a)〜(d)、第9図(a)〜(d)、第
10図(a)〜(g)に示すタイミングチャートを参照
しながら第6図、第7図の動作について詳細に説明する
。
10図(a)〜(g)に示すタイミングチャートを参照
しながら第6図、第7図の動作について詳細に説明する
。
第8図(a)〜(d)はオーディオ信号記録時の各部の
信号送出タイミングを説明するタイミングチャートであ
り、同図(a)は水晶発振子13aから出力される同期
信号Xlを示し、同図(b)は分周回路14aから出力
される分周出力x2を示し、同図(c)は回転数検出回
路12から出力される回転数信号12aを示し、同図(
d)は位相差検出回路15aから出力される位相差出力
Zaを示す。
信号送出タイミングを説明するタイミングチャートであ
り、同図(a)は水晶発振子13aから出力される同期
信号Xlを示し、同図(b)は分周回路14aから出力
される分周出力x2を示し、同図(c)は回転数検出回
路12から出力される回転数信号12aを示し、同図(
d)は位相差検出回路15aから出力される位相差出力
Zaを示す。
第9図(a)〜(d)はオーディオ信号再生時の各部の
信号送出タイミングを説明するタイミングチャートてあ
り、同図<a)は水晶発振子13bから出力される同期
信号¥1を示し、同図(b)は分周回路14bから出力
される分周出力Y2を示し、同図(C)は同期信号分離
回路17から出力される分離信号17aを示し、同図(
d)は位相差検出回路15aから出力される位相差出力
zbを示す。
信号送出タイミングを説明するタイミングチャートてあ
り、同図<a)は水晶発振子13bから出力される同期
信号¥1を示し、同図(b)は分周回路14bから出力
される分周出力Y2を示し、同図(C)は同期信号分離
回路17から出力される分離信号17aを示し、同図(
d)は位相差検出回路15aから出力される位相差出力
zbを示す。
第1O図<a)〜(g)は第6図に示した位相差検出回
路15a、15bから出力される位相差出力Za 、Z
bの出力波形を示す図てあり、同図(a)は水晶発振子
13a、13bの分周出力X2.Y、を示し、同図(b
)、(d)、(f)は回転数検出回路12から出力され
る回転数信号12aまたは同期信号分離回路17から出
力される分離信号17aを示し、同図(c)、(e)。
路15a、15bから出力される位相差出力Za 、Z
bの出力波形を示す図てあり、同図(a)は水晶発振子
13a、13bの分周出力X2.Y、を示し、同図(b
)、(d)、(f)は回転数検出回路12から出力され
る回転数信号12aまたは同期信号分離回路17から出
力される分離信号17aを示し、同図(c)、(e)。
(g)は位相差検出回路15a、15bから出力されろ
位相差出力Za 、Zbを示し、特に同図(C)は同図
(a)に示した分周出力x2.y、と同図(b)に示し
た回転数信号12a、分離信号17aどの位相差が18
0”であった場合の出力波形を示し、同図(e)は同図
(a)に示した分周出力X、、Y2と同図(d)に示し
た回転数信号i2a、分離信号17aどの位相差が23
4”であった場合の出力波形を示し、同図(g)は同図
(aンに示した分周出力X t 、 Y tと同図(f
)に示した回転数信号12a、分離信号17aとの位相
差が126”であった場合の出力波形を示しである。
位相差出力Za 、Zbを示し、特に同図(C)は同図
(a)に示した分周出力x2.y、と同図(b)に示し
た回転数信号12a、分離信号17aどの位相差が18
0”であった場合の出力波形を示し、同図(e)は同図
(a)に示した分周出力X、、Y2と同図(d)に示し
た回転数信号i2a、分離信号17aどの位相差が23
4”であった場合の出力波形を示し、同図(g)は同図
(aンに示した分周出力X t 、 Y tと同図(f
)に示した回転数信号12a、分離信号17aとの位相
差が126”であった場合の出力波形を示しである。
次に動作について説明する。まず、オーディオ信号の記
録時にはスイッチ回路18が位相差検出回路15a側に
接続され、水晶発振子13aにより発振された、例えば
100K)lzの同期信号x1(第8図(a)参照)は
分周回路14aにより1/100に分周され、IKHz
の分周出力X2(第8図(b)参照)となって位相差検
出回路15aに入力される。このとき、位相差検出回路
15aには回転数検出回路12より検出された回転数信
号12a (第8図(c)参照)が入力される。このと
き、位相差検出回路15aのDFF31aにより回転数
信号12aの立ち上がりエツジが検出され、DFF31
cのリセット端子(アクティブロー)にLOWレベルの
信号が出力されるので、DFF31cがリセットされ、
第8図(d)に示す位相差信号Zaがローパスフィルタ
19に出力されることになる。この位相差信号Zaの位
相差か180@の場合には1位相差信号Zaの正の区間
が50%(第10図(c)参照)となり、電位の変動は
なく、この回転状態が保持されるように速度制御回路2
1に所定電位が印加され、位相差信号Zaの位相差が2
34°の場合には、位相差信号Zaの正の区間が65%
(第10図(e)参照)となり、上記所定電位よりも高
いレベルの電位が速度制御回路21に出力され、キャプ
スタンモータ11の回転速度が高められ、位相差信号Z
aの位相差が126@の場合には、位相差信号Zaの正
の区間が35%(第1O図(g)参照)となり、上記所
定電位よりも低いレベルの電位か速度制御回路21に出
力され、キャプスタンモータ11の回転速度が低められ
る。
録時にはスイッチ回路18が位相差検出回路15a側に
接続され、水晶発振子13aにより発振された、例えば
100K)lzの同期信号x1(第8図(a)参照)は
分周回路14aにより1/100に分周され、IKHz
の分周出力X2(第8図(b)参照)となって位相差検
出回路15aに入力される。このとき、位相差検出回路
15aには回転数検出回路12より検出された回転数信
号12a (第8図(c)参照)が入力される。このと
き、位相差検出回路15aのDFF31aにより回転数
信号12aの立ち上がりエツジが検出され、DFF31
cのリセット端子(アクティブロー)にLOWレベルの
信号が出力されるので、DFF31cがリセットされ、
第8図(d)に示す位相差信号Zaがローパスフィルタ
19に出力されることになる。この位相差信号Zaの位
相差か180@の場合には1位相差信号Zaの正の区間
が50%(第10図(c)参照)となり、電位の変動は
なく、この回転状態が保持されるように速度制御回路2
1に所定電位が印加され、位相差信号Zaの位相差が2
34°の場合には、位相差信号Zaの正の区間が65%
(第10図(e)参照)となり、上記所定電位よりも高
いレベルの電位が速度制御回路21に出力され、キャプ
スタンモータ11の回転速度が高められ、位相差信号Z
aの位相差が126@の場合には、位相差信号Zaの正
の区間が35%(第1O図(g)参照)となり、上記所
定電位よりも低いレベルの電位か速度制御回路21に出
力され、キャプスタンモータ11の回転速度が低められ
る。
一方、オーディオ信号再生時にはスイ・ンチ回路18が
位相差検出回路15b@に接続され、水晶発振子13b
により発振された、同期信号Y。
位相差検出回路15b@に接続され、水晶発振子13b
により発振された、同期信号Y。
(第9図(a)参照)は分周回路14bにより分周され
、分周出力Y2 (第9図(b)参照)となって位相差
検出回路15bに入力される。このとき、位相差検出回
路15aには同期信号分離回路17より分離検出された
分離信号17a(第9図(c)参照)が入力される。こ
のとき、位相差検出回路15bのDFF31aにより分
離信号17aの立ち上がりエツジが検出され、DFF3
1cのリセット端子(アクティブロー)にLOWレベル
の信号が出力されるので、DFF31cがリセットされ
、第9図(d)に示す位相差信号zbがローパスフィル
タ19に出力されることになる。
、分周出力Y2 (第9図(b)参照)となって位相差
検出回路15bに入力される。このとき、位相差検出回
路15aには同期信号分離回路17より分離検出された
分離信号17a(第9図(c)参照)が入力される。こ
のとき、位相差検出回路15bのDFF31aにより分
離信号17aの立ち上がりエツジが検出され、DFF3
1cのリセット端子(アクティブロー)にLOWレベル
の信号が出力されるので、DFF31cがリセットされ
、第9図(d)に示す位相差信号zbがローパスフィル
タ19に出力されることになる。
この位相差信号zbの位相差が180″の場合には、位
相差信号zbの正の区間か50%(第10図(c)参照
)となり、電位の変動はなく、この回転状態が保持され
るように速度制御回路21に所定電位が印加され、位相
差信号zbの位相差が234°の場合には、位相差信号
zbの正の区間が65%(第10図(6)参照)となり
、上記所定電位よりも高いレベルの電位が速度制御回路
21に出力され、キャプスタンモータ11の回転速度が
高められ、位相差信号zbの位相差が126°の場合に
は、位相差信号zbの正の区間が35%(第1O図(g
)参照)となり、上記所定電位よりも低いレベルの電位
が速度制御回路21に出力され、キャプスタンモータ1
1の回転速度が低められる。
相差信号zbの正の区間か50%(第10図(c)参照
)となり、電位の変動はなく、この回転状態が保持され
るように速度制御回路21に所定電位が印加され、位相
差信号zbの位相差が234°の場合には、位相差信号
zbの正の区間が65%(第10図(6)参照)となり
、上記所定電位よりも高いレベルの電位が速度制御回路
21に出力され、キャプスタンモータ11の回転速度が
高められ、位相差信号zbの位相差が126°の場合に
は、位相差信号zbの正の区間が35%(第1O図(g
)参照)となり、上記所定電位よりも低いレベルの電位
が速度制御回路21に出力され、キャプスタンモータ1
1の回転速度が低められる。
(発明が解決しようとする問題点)
従来のサーボモータ制御回路は以上のように構成されて
いるので、第6図に示した位相差検出回路15a、15
bの位相差信号Za 、Zbを平滑するためのローパス
フィルタ19が必要となり、増幅器20を介して速度制
御回路21に出力される速度制御信号21aはローパス
フィルタ19に入力される検出波形に比べて応答が遅く
なるとともに、ローパスフィルタ19に入力される検出
波形の微小な変化に応答できず、キャプスタンモータ1
1の速度精度を著しく低下させてしまう重大な問題点が
あった。
いるので、第6図に示した位相差検出回路15a、15
bの位相差信号Za 、Zbを平滑するためのローパス
フィルタ19が必要となり、増幅器20を介して速度制
御回路21に出力される速度制御信号21aはローパス
フィルタ19に入力される検出波形に比べて応答が遅く
なるとともに、ローパスフィルタ19に入力される検出
波形の微小な変化に応答できず、キャプスタンモータ1
1の速度精度を著しく低下させてしまう重大な問題点が
あった。
この発明は、上記のような問題点を解消するためになさ
れたもので、キャプスタンモータの速度信号と同期信号
との位相差をディジタルカウントすることにより、キャ
プスタンモータの速度コントロールを応答性よく、かつ
精度よく制御して。
れたもので、キャプスタンモータの速度信号と同期信号
との位相差をディジタルカウントすることにより、キャ
プスタンモータの速度コントロールを応答性よく、かつ
精度よく制御して。
安定してオーディオ信号の記録/再生を実現てきるサー
ボモータ制御回路を得ることを目的とする。
ボモータ制御回路を得ることを目的とする。
(問題点を解決するための手段)
この発明に係るサーボモータ制御回路は、第1の制御系
における第1の外部同期信号とサーボモータの回転速度
信号との位相差を第1の外部同期信号に基づいて所定時
間カウントし、第2の制御系における第2の外部同期信
号と所定の同期信号との位相差を第2の外部同期信号に
基づいて所定時間カウントし、それぞれカウントされた
カウントデータをD/A変換してサーボモータの速度制
御信号を発生させたものである。
における第1の外部同期信号とサーボモータの回転速度
信号との位相差を第1の外部同期信号に基づいて所定時
間カウントし、第2の制御系における第2の外部同期信
号と所定の同期信号との位相差を第2の外部同期信号に
基づいて所定時間カウントし、それぞれカウントされた
カウントデータをD/A変換してサーボモータの速度制
御信号を発生させたものである。
この発明におけるサーボモータ制御回路は、第1・のカ
ウント手段により第1の制御系における第1の外部同期
信号とサーボモータの回転速度信号との位相差を第1の
外部同期信号に基づいて所定時間カウントし、第2のカ
ウント手段が第2の制御系における第2の外部同期信号
と所定の同期信号との位相差を@2の外部同期信号に基
づいて所定時間カウントし、D/A変換手段が第1また
は第2のカウント手段によりカウントされたカウントデ
ータをD/A変換してサーボモータの速度制御信号を発
生する。
ウント手段により第1の制御系における第1の外部同期
信号とサーボモータの回転速度信号との位相差を第1の
外部同期信号に基づいて所定時間カウントし、第2のカ
ウント手段が第2の制御系における第2の外部同期信号
と所定の同期信号との位相差を@2の外部同期信号に基
づいて所定時間カウントし、D/A変換手段が第1また
は第2のカウント手段によりカウントされたカウントデ
ータをD/A変換してサーボモータの速度制御信号を発
生する。
以下、この発明の一実施例を図について説明する。第1
図において、lはこの発明の第1のカウント手段となる
カウンタ回路で、位相差検出回路15aにより検出され
る位相差出力Zaを外部同期信号源となる水晶発振子1
3a(例えば288Kl(z)から発振される第1の外
部同期信号S、で所定時間、すなわち分周回路14aか
ら出力される分周出力S2で決定される回転数検出回路
12の回転数信号12aの立ち上がり時間をカウントし
、カウントしたカウントデータな、例えば8ビツトのビ
ットデータに変換してD/A変換回路3に出力する。な
お、分周回路14aは水晶発振子13aから発振された
第1の外部同期信号S1を、回転数検出回路12の回転
数信号12aの周波数と一致するように、例えばl/2
56に分周し、分周した分周出力S2 (1、125
KHz)を位相差検出回路Leaおよびカウンタ回路1
に出力する。2はこの発明の第2のカウント手段となる
カウンタ回路で、再生信号出力部16から出力される、
例えば磁気テープ等における録音信号を再生した時の再
生信号16aに含まれる同期信号を同期信号分離回路1
7により分離した分離信号17aと水晶発振子13bに
より発振された、例えば360KHzの同期信号yt(
第2の外部同期信号)との位相差を分離信号17aが立
ち上かっている時間カウントし、カウントしたカウント
値を例えば8ビツトのビットデータに変換してD/A変
換回路3に出力する。D/A変換回路3はカウンタ回路
lまたはカウンタ回路2によりカウントされた位相差成
分データをアナログの電圧信号(速度制御信号)3aに
変換して、速度制御回路21に出力する。なお、上記1
1→12→15a→1−is→3→2O−P21→11
により第1の制御系か構成され、水晶発振子13aが第
1の制御系の外部同期信号源となっており、上記16→
17→2→18→3→20→21→11により第2の制
御系が構成され、水晶発振子13bか第2の制御系の外
部同期信号源となっている。
図において、lはこの発明の第1のカウント手段となる
カウンタ回路で、位相差検出回路15aにより検出され
る位相差出力Zaを外部同期信号源となる水晶発振子1
3a(例えば288Kl(z)から発振される第1の外
部同期信号S、で所定時間、すなわち分周回路14aか
ら出力される分周出力S2で決定される回転数検出回路
12の回転数信号12aの立ち上がり時間をカウントし
、カウントしたカウントデータな、例えば8ビツトのビ
ットデータに変換してD/A変換回路3に出力する。な
お、分周回路14aは水晶発振子13aから発振された
第1の外部同期信号S1を、回転数検出回路12の回転
数信号12aの周波数と一致するように、例えばl/2
56に分周し、分周した分周出力S2 (1、125
KHz)を位相差検出回路Leaおよびカウンタ回路1
に出力する。2はこの発明の第2のカウント手段となる
カウンタ回路で、再生信号出力部16から出力される、
例えば磁気テープ等における録音信号を再生した時の再
生信号16aに含まれる同期信号を同期信号分離回路1
7により分離した分離信号17aと水晶発振子13bに
より発振された、例えば360KHzの同期信号yt(
第2の外部同期信号)との位相差を分離信号17aが立
ち上かっている時間カウントし、カウントしたカウント
値を例えば8ビツトのビットデータに変換してD/A変
換回路3に出力する。D/A変換回路3はカウンタ回路
lまたはカウンタ回路2によりカウントされた位相差成
分データをアナログの電圧信号(速度制御信号)3aに
変換して、速度制御回路21に出力する。なお、上記1
1→12→15a→1−is→3→2O−P21→11
により第1の制御系か構成され、水晶発振子13aが第
1の制御系の外部同期信号源となっており、上記16→
17→2→18→3→20→21→11により第2の制
御系が構成され、水晶発振子13bか第2の制御系の外
部同期信号源となっている。
次に第2図および第3図(a)〜(f)を参照しながら
この発明によるオーディオ信号記録時のサーボモータ制
御動作について説明する。
この発明によるオーディオ信号記録時のサーボモータ制
御動作について説明する。
第2図は第1図に示したカウンタ回路1の内部構成を説
明する回路図であり、第1図と同一のものには同じ符号
を付しである。
明する回路図であり、第1図と同一のものには同じ符号
を付しである。
この図において、laはNOTゲートで、水晶発振子1
3aから発生される第1の外部同期信号Slを反転して
同期式カウンタlcのクロック入力CKに出力する。l
bはナンド回路で、位相差検出回路15aの位相差出力
Zaと分周回路14aの分周出力S2とのナンド出力を
同期式カウンタlcのリセット端子R(アクティブロー
)に出力する。ldはD型のフリップフロップ(DFF
)で、同期式カウンタlcが入力端子EPに入力される
位相差検出回路15aの位相差出力Zaの立ち上がり時
間をクロック入力CKに入力される第1の外部同期信号
Slに基づいてカウントした例えば8ビツトのカウント
データを、クロック入力CKに入力される分周出力S2
に同期してDFFlcの出力端子Qを介して入力りて授
受する。DFFldは授受した位相差に相当するビット
データを出力Qよりスイッチ回路18を介してD/A変
換回路3に出力する。
3aから発生される第1の外部同期信号Slを反転して
同期式カウンタlcのクロック入力CKに出力する。l
bはナンド回路で、位相差検出回路15aの位相差出力
Zaと分周回路14aの分周出力S2とのナンド出力を
同期式カウンタlcのリセット端子R(アクティブロー
)に出力する。ldはD型のフリップフロップ(DFF
)で、同期式カウンタlcが入力端子EPに入力される
位相差検出回路15aの位相差出力Zaの立ち上がり時
間をクロック入力CKに入力される第1の外部同期信号
Slに基づいてカウントした例えば8ビツトのカウント
データを、クロック入力CKに入力される分周出力S2
に同期してDFFlcの出力端子Qを介して入力りて授
受する。DFFldは授受した位相差に相当するビット
データを出力Qよりスイッチ回路18を介してD/A変
換回路3に出力する。
第3図(a)〜(f)はこの発明による第1のカウント
動作タイミングを説明するタイミングチャートである。
動作タイミングを説明するタイミングチャートである。
同図(a)は回転数検出回路12から出力される回転数
信号12aを示し、同図(b)は同図(a)に示した回
転数信号12aの立ち上がり検出波形EGIを示し、同
図(c)は分周回路14aから出力される分周出力S2
を示し、同図(d)は位相差検出回路15aから出力さ
れる位相差出力Zaを示し、同図(e)は水晶発振子1
3aから出力される第1の外部同期信号S8を示し、同
図(f)はナンド回路1bから出力されるナンド出力N
AIを示し、このナンド出力NAIが同期式カウンタI
Cのリセット端子Rに入力される。
信号12aを示し、同図(b)は同図(a)に示した回
転数信号12aの立ち上がり検出波形EGIを示し、同
図(c)は分周回路14aから出力される分周出力S2
を示し、同図(d)は位相差検出回路15aから出力さ
れる位相差出力Zaを示し、同図(e)は水晶発振子1
3aから出力される第1の外部同期信号S8を示し、同
図(f)はナンド回路1bから出力されるナンド出力N
AIを示し、このナンド出力NAIが同期式カウンタI
Cのリセット端子Rに入力される。
第1図において、位相差検出回路15aに対して回転数
検出回路12から出力される回転数信号12a(第3図
(a)参照)と、外部信号源となる水晶発振子13aか
ら発振された第1の外部同期信号8つの立ち上がりが分
周回路14aにより検出されて出力される分周出力S2
とがそれぞれ入力されると、位相差検出回路15aは分
周出力S2 (第3図(c)参照)と回転数信号12
aとの位相差成分となる位相差出力Za (第3図(
d)参照)を第2図に示した同期式カウンタlcの入力
端子EPに出力する。このため、同期式カウンタlcは
クロック入力CKに入力される同期信号S、に基づいて
位相差出力Zaの正の部分(立ち上がり区間)のカウン
トを開始し、カウントした、例えば8ビツトのカウント
データを同期式カウンタlcの出力QよりDFFldの
入力りに出力する。DFFldのクロック入力CKには
分周回路14aより第1の外部同期信号S、を分周した
分周出力S2が入力されているので、分周出力S2が立
ち上った状態でDFFldはラッチがかかり、カウント
データがスイッチ回路18を介してD/A変換回路3に
出力されることになる。このラッチ動作と同時に第2図
に示した同期式カウンタICのリセ・ント端子RはLO
Wレベルとなるので、すなわち第3図(f)に示すナン
ド出力NAIの立ち上がりに同期して同期式カウンタl
cのリセット端子RはLOWレベルとなるので、それま
でカウントしたデータがクリアされる。そして、第3図
(f)に示すナンド出力NAlの立ち下がりに同期して
、同期式カウンタlcのリセット状態は解除されて、新
たなカウント動作を開始する。
検出回路12から出力される回転数信号12a(第3図
(a)参照)と、外部信号源となる水晶発振子13aか
ら発振された第1の外部同期信号8つの立ち上がりが分
周回路14aにより検出されて出力される分周出力S2
とがそれぞれ入力されると、位相差検出回路15aは分
周出力S2 (第3図(c)参照)と回転数信号12
aとの位相差成分となる位相差出力Za (第3図(
d)参照)を第2図に示した同期式カウンタlcの入力
端子EPに出力する。このため、同期式カウンタlcは
クロック入力CKに入力される同期信号S、に基づいて
位相差出力Zaの正の部分(立ち上がり区間)のカウン
トを開始し、カウントした、例えば8ビツトのカウント
データを同期式カウンタlcの出力QよりDFFldの
入力りに出力する。DFFldのクロック入力CKには
分周回路14aより第1の外部同期信号S、を分周した
分周出力S2が入力されているので、分周出力S2が立
ち上った状態でDFFldはラッチがかかり、カウント
データがスイッチ回路18を介してD/A変換回路3に
出力されることになる。このラッチ動作と同時に第2図
に示した同期式カウンタICのリセ・ント端子RはLO
Wレベルとなるので、すなわち第3図(f)に示すナン
ド出力NAIの立ち上がりに同期して同期式カウンタl
cのリセット端子RはLOWレベルとなるので、それま
でカウントしたデータがクリアされる。そして、第3図
(f)に示すナンド出力NAlの立ち下がりに同期して
、同期式カウンタlcのリセット状態は解除されて、新
たなカウント動作を開始する。
一方、D/A変換回路3に出力された8ビツトのカウン
トデータが、r128J (第1の外部同期信号S、の
周期T、を128倍すると、分周出力S2の半周M r
2 / 2となるから)の場合に。
トデータが、r128J (第1の外部同期信号S、の
周期T、を128倍すると、分周出力S2の半周M r
2 / 2となるから)の場合に。
5(v)の速度制御信号3aを速度制御回路21に出力
し、キャプスタンモータ11を現状の速度で定速回転さ
せ、カウントデータがr128Jよりも少ない(オーバ
スピード)場合には、5v以下の速度制御信号3aを速
度制御回路21に出力し、キャプスタンモータ11を現
状の速度よりも低速回転させ、カウントデータがr12
8Jよりも多い(ダウンスピード)場合には、5f以上
の速度制御信号3aを速度制御回路21に出力し、キャ
プスタンモータ11を現状の速度よりも加速回転させる
ようにキャプスタンモータ11をディジタル制御する。
し、キャプスタンモータ11を現状の速度で定速回転さ
せ、カウントデータがr128Jよりも少ない(オーバ
スピード)場合には、5v以下の速度制御信号3aを速
度制御回路21に出力し、キャプスタンモータ11を現
状の速度よりも低速回転させ、カウントデータがr12
8Jよりも多い(ダウンスピード)場合には、5f以上
の速度制御信号3aを速度制御回路21に出力し、キャ
プスタンモータ11を現状の速度よりも加速回転させる
ようにキャプスタンモータ11をディジタル制御する。
次に第4図および第5図(a)〜(d)を参照しながら
この発明によるオーディオ信号再生時のサーボモータ制
御動作について説明する。
この発明によるオーディオ信号再生時のサーボモータ制
御動作について説明する。
第4図は第1図に示したカウンタ回路2の内部構成を説
明する回路図であり、第1図と同一のものには同じ符号
を付しである。
明する回路図であり、第1図と同一のものには同じ符号
を付しである。
この図において、2a 、2bはDFFで、DFF2a
、2bのクロック入力CKに入力される同期信号Y□
(外部同期信号源となる水晶発振子13bにより発振
される360KHz )により、同期信号分離回路17
から出力される分離信号17aの立ち上がりエツジを検
出する。2Cはアンド回路で、DFF2a 、2bの出
力Qのアンド出力を同期式カウンタ2e、R−Sフリッ
プフロップ2「、同期式カウンタ2gのリセット端子R
およびDFF2hのクロック入力CKに出力する。この
うち、同期式カウンタ2e 、2gのクロック入力CK
には水晶発振子13bから発振された同期信号Y、が入
力されていて、同期式カウンタ2eのカウント値がr2
31Jになった場合に、R−Sフリップフロップ2fの
セット人力SがHIGH状態となり、同期式カウンタ2
gの入力端子EPがHIGH状態となり、r231J以
降のカウントを開始する。その際、同期式カウンタ2g
はrl 28Jのカウントを実行した場合に、第2図に
示した同期式カウンタlcと同様の8ビツトのカウント
データなスイッチ回路18を介してD/A変換回路3に
出力する。これは、同期式カウンタ2e 、2gにより
分離信号17aと同期信号Y1の周波数360KHzを
カウントした場合に、上記同期式カウンタlcと同一の
8ビット信号を何の前処理を実行せずにダイレクトにD
/A変換すれば、記録時のキャプスタンモータ11のス
ピードコントロールと同様に再生時にもキャプスタンモ
ータ11のスピードコントロールを行えるようにするた
めである。なお、2dはNOTゲートで、水晶発振子1
3bから出力される同期信号Y、を反転させてDFF2
a 、2bのクロック入力CKに出力する。
、2bのクロック入力CKに入力される同期信号Y□
(外部同期信号源となる水晶発振子13bにより発振
される360KHz )により、同期信号分離回路17
から出力される分離信号17aの立ち上がりエツジを検
出する。2Cはアンド回路で、DFF2a 、2bの出
力Qのアンド出力を同期式カウンタ2e、R−Sフリッ
プフロップ2「、同期式カウンタ2gのリセット端子R
およびDFF2hのクロック入力CKに出力する。この
うち、同期式カウンタ2e 、2gのクロック入力CK
には水晶発振子13bから発振された同期信号Y、が入
力されていて、同期式カウンタ2eのカウント値がr2
31Jになった場合に、R−Sフリップフロップ2fの
セット人力SがHIGH状態となり、同期式カウンタ2
gの入力端子EPがHIGH状態となり、r231J以
降のカウントを開始する。その際、同期式カウンタ2g
はrl 28Jのカウントを実行した場合に、第2図に
示した同期式カウンタlcと同様の8ビツトのカウント
データなスイッチ回路18を介してD/A変換回路3に
出力する。これは、同期式カウンタ2e 、2gにより
分離信号17aと同期信号Y1の周波数360KHzを
カウントした場合に、上記同期式カウンタlcと同一の
8ビット信号を何の前処理を実行せずにダイレクトにD
/A変換すれば、記録時のキャプスタンモータ11のス
ピードコントロールと同様に再生時にもキャプスタンモ
ータ11のスピードコントロールを行えるようにするた
めである。なお、2dはNOTゲートで、水晶発振子1
3bから出力される同期信号Y、を反転させてDFF2
a 、2bのクロック入力CKに出力する。
第5図(a)〜(d)はこの発明による第2のカウント
動作タイミングを説明するタイミングチャートである。
動作タイミングを説明するタイミングチャートである。
同図(a)は同期信号分離回路17から出力される分離
信号17aを示し、DFF2aの入力りに出力される。
信号17aを示し、DFF2aの入力りに出力される。
同図(b)はDFF2a 、2bにより検出される分離
信号17aの検出波形EG2を示し、同図(c)は外部
同期信号源となる水晶発振子13bから発振される同期
信号Y1を示し、同図(d)はR−Sフリップフロップ
2fのセット人力Sに入力される同期式カウンタ2eの
カウントアツプ信号UPを示す。
信号17aの検出波形EG2を示し、同図(c)は外部
同期信号源となる水晶発振子13bから発振される同期
信号Y1を示し、同図(d)はR−Sフリップフロップ
2fのセット人力Sに入力される同期式カウンタ2eの
カウントアツプ信号UPを示す。
再生信号出力部16から出力される、例えば磁気テープ
等における録音信号を再生した時の再生信号16aに含
まれる同期信号を同期信号分離回路17により分離した
分離信号17a(第5図(a)参照)がDFF2aの入
力りに入力されると、第5図(b)に示す立ち上がりか
検出され、DFF2a 、2bの出力QがLOWおよび
HIHG状態となって、アンド回路2CがLOW状態と
なるので、カウント可能状態となり、第51図(c)に
示す同期信号Y□のカウントを開始する。このカウント
動作が継続されて、カウント値がr321Jになると、
第4図に示したR−Sフリップフロップ2fが第5図(
d)に示すタイミングでHIGH状態となり、同期式カ
ウンタ2gの入力端子EPがHIGH状態となって、同
期式カウンタ2gによるカウント動作に引き継がれ、第
5図(b)に示す検出波形EG2が立ち上がった場合、
すなわち次の分離出力17aが同期信号分離回路17よ
り出力されるまで継続される。同期式カウンタ2gによ
るカウントが終了すると、すなわち、第5図(b)に示
す検出波形EG2が立ち上がった場合、DFF2hのク
ロック入力CKかHIGH状態となってラッチがかかり
、同期成カウンタ2gが引き継いてカウントした8ビツ
トのカウントデータな同期式カウンタ2gの出力Qを介
して入力りで授受し、スイッチ回路18を介してD/A
変換回路3に出力する。・例えばD/A変換回路3に出
力された8ビツトのカウントデータが、r128J (
同期式カウンタ2eによるカウントアツプ値r231J
+同期式カウンタ2gによるカウントアツプ値r 12
8」の計360)の場合には、すなわち同期信号分離回
路17から出力された分離信号lフaと同期信号Y1と
の位相差が180”(7)場合ニハ、5(v)の速度制
御信号3aを速度制御回路21に出力し、キャプスタン
モータ11を現状の速度で定速回転させ、カウントデー
タがr128Jよりも2少ない(オーバスピード)場合
には、5v以下の速度制御信号3aを速度制御回路21
に出力し、キャプスタンモータ11を現状の速度よりも
低速回転させ、カウントデータがr128Jよりも多い
(ダウンスピード)場合には、5v以上の速度制御信号
3aを速度制御回路21に出力し、キャプスタンモータ
11を現状の速度よりも加速回転させるようにキャプス
タンモータ11をディジタル制御する。このように、カ
ウンタ回路1.2のカウント値が制御系によって異なっ
ても(外部同期信号の周波数が異なっても)、1つのD
/A変換回路3を共用してキャプスタンモータ11の速
度をディジタル制御できる。
等における録音信号を再生した時の再生信号16aに含
まれる同期信号を同期信号分離回路17により分離した
分離信号17a(第5図(a)参照)がDFF2aの入
力りに入力されると、第5図(b)に示す立ち上がりか
検出され、DFF2a 、2bの出力QがLOWおよび
HIHG状態となって、アンド回路2CがLOW状態と
なるので、カウント可能状態となり、第51図(c)に
示す同期信号Y□のカウントを開始する。このカウント
動作が継続されて、カウント値がr321Jになると、
第4図に示したR−Sフリップフロップ2fが第5図(
d)に示すタイミングでHIGH状態となり、同期式カ
ウンタ2gの入力端子EPがHIGH状態となって、同
期式カウンタ2gによるカウント動作に引き継がれ、第
5図(b)に示す検出波形EG2が立ち上がった場合、
すなわち次の分離出力17aが同期信号分離回路17よ
り出力されるまで継続される。同期式カウンタ2gによ
るカウントが終了すると、すなわち、第5図(b)に示
す検出波形EG2が立ち上がった場合、DFF2hのク
ロック入力CKかHIGH状態となってラッチがかかり
、同期成カウンタ2gが引き継いてカウントした8ビツ
トのカウントデータな同期式カウンタ2gの出力Qを介
して入力りで授受し、スイッチ回路18を介してD/A
変換回路3に出力する。・例えばD/A変換回路3に出
力された8ビツトのカウントデータが、r128J (
同期式カウンタ2eによるカウントアツプ値r231J
+同期式カウンタ2gによるカウントアツプ値r 12
8」の計360)の場合には、すなわち同期信号分離回
路17から出力された分離信号lフaと同期信号Y1と
の位相差が180”(7)場合ニハ、5(v)の速度制
御信号3aを速度制御回路21に出力し、キャプスタン
モータ11を現状の速度で定速回転させ、カウントデー
タがr128Jよりも2少ない(オーバスピード)場合
には、5v以下の速度制御信号3aを速度制御回路21
に出力し、キャプスタンモータ11を現状の速度よりも
低速回転させ、カウントデータがr128Jよりも多い
(ダウンスピード)場合には、5v以上の速度制御信号
3aを速度制御回路21に出力し、キャプスタンモータ
11を現状の速度よりも加速回転させるようにキャプス
タンモータ11をディジタル制御する。このように、カ
ウンタ回路1.2のカウント値が制御系によって異なっ
ても(外部同期信号の周波数が異なっても)、1つのD
/A変換回路3を共用してキャプスタンモータ11の速
度をディジタル制御できる。
なお、上記実施例では、オーディオ信号を記録/再生す
る録音再生装置のキャプスタンモータサーボ系を例にし
て説明したが、その他の外部よりの同期によりサーボモ
ータを駆動する制御系と、記録された媒体よりの再生信
号による制御系の2つの制御系を有するシステムにおい
ても利用できることは言うまでもない。
る録音再生装置のキャプスタンモータサーボ系を例にし
て説明したが、その他の外部よりの同期によりサーボモ
ータを駆動する制御系と、記録された媒体よりの再生信
号による制御系の2つの制御系を有するシステムにおい
ても利用できることは言うまでもない。
以上のように、この発明によれば、第1の制御系におけ
る第1の外部同期信号とサーボモータの回転速度信号と
の位相差を第1の外部同期信号に基づいて所定時間カウ
ントする第1のカウント手段と、第2の制御系における
第2の外部同期信号と所定の同期信号との位相差を第2
の外部同期信号に基づいて所定時間カウントする第2の
カウント手段と、第1または第2のカウント手段により
カウントされたカウントデータに基づいてサーボモータ
の速度制御信号を発生させるD/A変換手段とを設けた
ので、記録系と再生系の存在するサーボ系において、外
部同期信号とこの外部同期信号により制御されるサーボ
モータからのフイ〒ドパツク信号の位相差とをディジタ
ル処理してカウントできるため2位相差に応じた速度制
御信号をサーボ−モータ駆動系に精度よく、かつ高速に
出力可能となり、精密、かつ安定したオーディオ信号の
記録、再生を実現できる優れた利点を有する。
る第1の外部同期信号とサーボモータの回転速度信号と
の位相差を第1の外部同期信号に基づいて所定時間カウ
ントする第1のカウント手段と、第2の制御系における
第2の外部同期信号と所定の同期信号との位相差を第2
の外部同期信号に基づいて所定時間カウントする第2の
カウント手段と、第1または第2のカウント手段により
カウントされたカウントデータに基づいてサーボモータ
の速度制御信号を発生させるD/A変換手段とを設けた
ので、記録系と再生系の存在するサーボ系において、外
部同期信号とこの外部同期信号により制御されるサーボ
モータからのフイ〒ドパツク信号の位相差とをディジタ
ル処理してカウントできるため2位相差に応じた速度制
御信号をサーボ−モータ駆動系に精度よく、かつ高速に
出力可能となり、精密、かつ安定したオーディオ信号の
記録、再生を実現できる優れた利点を有する。
第1図はこの発明の一実施例を示すサーボモータ制御回
路の構成を説明するブロック図、第2図は第1図に示し
たカウンタ回路lの内部構成を説明する回路図、第3図
(a)〜(f)はこの発明による第1のカウント動作タ
イミングを説明するタイミングチャート、$4図は第1
図に示したカウンタ回路2の内部構成を説明する回路図
、第5図(a)〜(d)はこの発明による第2のカウン
ト動作タイミングを説明するタイミングチャート、第6
図は従来のサーボモータ制御回路の構成を説明するブロ
ック図、第7図は第6図に示した位相差検出回路の内部
構成を説明する回路図、第8図(a)〜(d)はオーデ
ィオ信号記録時の各部の信号送出タイミングを説明する
タイミングチャート、第9図(a)〜(d)はオーディ
オ信号再生時の各部の信号送出タイミングを説明するタ
イミングチャート、第1O図(a)〜(g)は第6図に
示した位相差検出回路から出力される位相差出力の出力
波形を示す図である。 図において、1,2はカウンタ回路、3はD/A変換回
路、11はキャプスタンモータ、12は回転数検出回路
、13a、13bは水晶発振子、15は位相差検出回路
、16は再生信号出力部。 17は同期信号分離回路である。
路の構成を説明するブロック図、第2図は第1図に示し
たカウンタ回路lの内部構成を説明する回路図、第3図
(a)〜(f)はこの発明による第1のカウント動作タ
イミングを説明するタイミングチャート、$4図は第1
図に示したカウンタ回路2の内部構成を説明する回路図
、第5図(a)〜(d)はこの発明による第2のカウン
ト動作タイミングを説明するタイミングチャート、第6
図は従来のサーボモータ制御回路の構成を説明するブロ
ック図、第7図は第6図に示した位相差検出回路の内部
構成を説明する回路図、第8図(a)〜(d)はオーデ
ィオ信号記録時の各部の信号送出タイミングを説明する
タイミングチャート、第9図(a)〜(d)はオーディ
オ信号再生時の各部の信号送出タイミングを説明するタ
イミングチャート、第1O図(a)〜(g)は第6図に
示した位相差検出回路から出力される位相差出力の出力
波形を示す図である。 図において、1,2はカウンタ回路、3はD/A変換回
路、11はキャプスタンモータ、12は回転数検出回路
、13a、13bは水晶発振子、15は位相差検出回路
、16は再生信号出力部。 17は同期信号分離回路である。
Claims (3)
- (1)2つの外部同期信号源から発生される異なる周波
数の第1および第2の外部同期信号のうち、第1の外部
同期信号に基づいてサーボモータの回転数を一定速度に
制御する第1の制御系と、前記第2の外部同期信号に基
づいてサーボモータの回転数を一定速度に制御する第2
の制御系とを有するサーボモータ制御回路において、前
記第1の制御系における前記第1の外部同期信号と前記
サーボモータの回転速度信号との位相差を前記第1の外
部同期信号に基づいて所定時間カウントする第1のカウ
ント手段と、前記第2の制御系における前記第2の外部
同期信号と所定の同期信号との位相差を前記第2の外部
同期信号に基づいて所定時間カウントする第2のカウン
ト手段と、前記第1または第2のカウント手段によりカ
ウントされたカウントデータに基づいて前記サーボモー
タの速度制御信号を発生させるD/A変換手段とを具備
したことを特徴とするサーボモータ制御回路。 - (2)第2のカウント手段は、第1のカウント手段がカ
ウントしたカウントデータのビット数と同ビット数であ
る特許請求の範囲第(1)項記載のサーボモータ制御回
路。 - (3)第2のカウント手段が第2の外部同期信号に基づ
いてカウントした位相差と第1のカウント手段が第1の
外部同期信号に基づいてカウントした位相差が同一の場
合には、同一のカウントデータをD/A変換手段に出力
する特許請求の範囲第(1)項記載のサーボモータ制御
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62018683A JPS63190579A (ja) | 1987-01-30 | 1987-01-30 | サ−ボモ−タ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62018683A JPS63190579A (ja) | 1987-01-30 | 1987-01-30 | サ−ボモ−タ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63190579A true JPS63190579A (ja) | 1988-08-08 |
Family
ID=11978408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62018683A Pending JPS63190579A (ja) | 1987-01-30 | 1987-01-30 | サ−ボモ−タ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63190579A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4764721B2 (ja) * | 2003-11-14 | 2011-09-07 | イーグル工業株式会社 | 容量制御弁 |
-
1987
- 1987-01-30 JP JP62018683A patent/JPS63190579A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4764721B2 (ja) * | 2003-11-14 | 2011-09-07 | イーグル工業株式会社 | 容量制御弁 |
US8128061B2 (en) | 2003-11-14 | 2012-03-06 | Eagle Industry Co., Ltd. | Capacity control valve |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
JPH0738267B2 (ja) | ディスク装置スピンドルモータ制御方式 | |
JPH0570982B2 (ja) | ||
JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
JPS63190579A (ja) | サ−ボモ−タ制御回路 | |
JPH01307317A (ja) | Pll回路 | |
JPH0512790B2 (ja) | ||
JPS6032161A (ja) | デジタル信号再生装置 | |
JPH0150986B2 (ja) | ||
JP2638821B2 (ja) | 積分型a−d及びd−a変換器 | |
JPS648951B2 (ja) | ||
JPH0782701B2 (ja) | モ−タ制御装置 | |
JPS6020188Y2 (ja) | キヤプスタンサ−ボ回路 | |
CA1174329A (en) | Synchronizing signal detecting circuit | |
KR820001853B1 (ko) | 회전체의 디지탈 서보 시스템 | |
JPH028385B2 (ja) | ||
JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
JPS599966B2 (ja) | 同期信号発生回路 | |
JPS5838867A (ja) | 速度検出回路 | |
JPH0430104B2 (ja) | ||
JPS645782B2 (ja) | ||
JPS6142767A (ja) | 再生装置 | |
JPS5894241A (ja) | クロックパルス発生回路 | |
JPS63864A (ja) | クロツク再生回路 | |
JPH01294259A (ja) | 記録再生装置 |