JPH0636257B2 - 記録再生装置におけるサ−ボ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルオーディオテープレコーダの如く磁
気ヘッドを有する回転ドラムによって情報をテープに記
録再生する記録再生装置における、キャプスタン軸とリ
ールの回転を制御するためのサーボ回路に関する。

〔従来の技術〕

デジタルオーディオテープレコーダの如く回転ドラムに
よって情報を記録再生する記録再生装置にあっては、キ
ャプスタン軸とリールおよび回転ドラムの回転をそれぞ
れ制御する必要がある。

ところで、従来にあって、キャプスタン軸とリールとの
回転を制御する回路としては第４図、第５図に示す如き
ものがあった。以下、これらの回路について説明する。

第４図は従来のキャプスタンサーボ回路を示し、１はキ
ャプスタンモータのＦＧより出力される信号を分周する
ＦＧ分周器であって、その分周段は可変速モードでキャ
プスタン軸を回転させる場合に、その分周比を変えるこ
とにより、それに対応したテープスピードを得るための
もので、標準速の記録再生時には分周段はスルーとな
る。２は前記ＦＧ分周器１よりのＦＧ信号の周期をクロ
ックパルスＣＫ_１によってカウントし、基準周期との周
期偏差をデジタル速度誤差として検出するキャプスタン
速度比較カウンタ、３は該キャプスタン速度比較カウン
タ２から出力されるデジタル速度誤差をパルス幅変調す
るパルス幅変調器、４は該パルス幅変調器３から出力さ
れるパルス信号を整流してアナログ速度エラー電圧とし
て出力するローパスフィルタである。以上がキャプスタ
ンサーボの速度制御系の構成である。

５は前記ＦＧ分周器１よりのＦＧ分周出力を位相基準信
号と同一周波数になるように分周するＰＧ分周器、６は
該ＰＧ分周器５よりのＰＧ分周出力と位相基準信号との
位相偏差をクロックパルスＣＫ_２によってカウントし、
デジタル位相誤差として検出するキャプスタン位相比較
カウンタ、７はキャプスタン位相比較カウンタ６よりの
デジタル位相誤差をパルス幅変調するパルス幅変調器、
８は該パルス幅変調器７から出力されるパルス信号を整
流してアナログ位相エラー電圧として出力するローパス
フィルタである。以上がキャプスタンサーボの位相制御
系の構成である。

９は前記したキャプスタンモータの速度エラー電圧と位
相エラー電圧は適切なゲイン比をもって加算する加算器
である。

上記構成になる従来のキャプスタンサーボ回路の動作を
説明すると、キャプスタンモータよりのＦＧ信号はＦＧ
分周器１において分周された後、キャプスタン速度比較
カウンタ２においてＦＧ信号の周期をクロックパルスＣ
Ｋ_１によってカウントし、誤差測定範囲に対応した所定
範囲の下位ビットのカウント値を基準周期に対するデジ
タル速度誤差として出力する。

すなわち、いま説明を簡単とするために、キャプスタン
速度比較カウンタ２が９ビット構成になるものとしてデ
ジタル速度誤差の検出原理を説明すると、キャプスタン
モータの回転周期が基準周期に一致している場合におけ
るＦＧ分周器１から出力される分周出力の１周期の間の
クロックパルスＣＫ_１のカウント値が例えば（１０００
１００００）_２＝（２７２）₁₀となるように、クロック
パルスＣＫ_１のクロック周波数を予め設定しておく。こ
のように設定した状態において、ＦＧ分周器１の分周出
力をカウンタのイネーブル端子に与え、ＦＧ分周器１の
出力する分周出力の１周期の間クロックパルスＣＫ_１の
数をカウントすると、カウント値は、（１０００１００
００）_２＝（２７２）₁₀をセンタ値として、その時の周
期の長短に応じて上下に偏位する。

例えば、ＦＧ分周器１の出力する分周出力の１周期が基
準周期に対して９パルス分だけ長くなった場合、カウン
タのカウント値は（１０００１１００１）_２＝（２８
１）₁₀となる。従って、例えば下５桁を誤差検出ビット
とし、そのカウント値（１１００１）_２＝（２５）₁₀を
取り出し、パルス幅変調器１４へ入力する。

パルス幅変調器１４では、（１００００）_２が入力され
た時にデューティ５０％のパルスが出力される。従っ
て、前記（１１００１）_２が入力された時は、デューテ
ィが（１６＋９）／３２＝２５／３２のパルスが出力さ
れる。このデューティの５０％からのずれが、この場合
は正の速度誤差電圧となる。このようにして、キャプス
タン速度比較カウンタ２はクロックパルスＣＫ_１をカウ
ントするだけで、基準周期との周期偏差をデジタル速度
誤差として検出することができる。

なお、周期が基準周期よりも短くなった場合には、その
カウント値は基準カウント値（１０００１００００）_２
＝（２７２）₁₀よりも小さくなる。例えば、前述とは逆
に、ＦＧ分周器１の出力する分周出力の１周期が基準周
期に対して９パルス分だけ短くなった場合、カウント値
は（１０００００１１１）_２＝（２６３）₁₀となる。こ
れの下位５ビットをパルス幅変調器１４に入力すると、
パルス幅変調器１４の出力パルスのデューティは、（１
６−９）／３２＝７／３２となる。このデューティの５
０％からのずれが、この場合は負の速度誤差電圧とな
り、基準値からの偏差たるディジタル速度誤差として検
出することができる。

上記のようにして、ローバスフィルタで整流された後、
アナログ速度エラー電圧として加算器９に印加される。

また、ＦＧ分周器１で分周された信号はＰＧ分周器５に
おいて位相基準信号と同一周波数になるように分周され
た後、キャプスタン位相比較カウンタ６において、上記
キャプスタン速度比較カウンタ２と同様な方法によりデ
ジタル位相誤差として出力され、この出力はパルス幅変
調器７、ローパスフィルタ８を介してアナログ位相エラ
ー電圧として加算器９に印加される。

加算器９はキャプスタンモータの速度エラー電圧と位相
エラー電圧とを適当なゲイン比をもって加算し、キャプ
スタンモータドライブ回路に供給し、キャプスタン軸が
一定回転数となるように制御する。

第５図はデジタルオーディオテープレコーダなどにおけ
る高速サーチ時に用いられるリーチサーボ回路であっ
て、高速走行するテープスピードを略一定に保持するた
めのもので、巻取リールと供給リール軸に設けられたＦ
Ｇの各周期の和が一定になるようにリールモータにサー
ボを掛けるものである。

１０，１１は巻取リールおよび供給リールからのＦＧ信
号の立ち上がりと立ち上がりのエッジを検出するエッジ
検出器、１２は該エッジ検出器１０，１１よりのエッジ
検出信号から前記巻取リールＦＧ、供給リールＦＧの一
周期を後段のリール速度比較カウンタで計測するために
切り換える切換回路、１３は巻取リールＦＧ信号の一周
期をクロックパルスＣＫ_３によってカウントした後、供
給リールＦＧ信号の一周期をクロックパルスＣＫ_３によ
って前記カウントに継続してカウントし、前述したキャ
プスタン速度比較カウンタ２（第４図）と同様の方法に
よってそのカウント値からディジタル速度誤差を得るリ
ール速度比較カウンタ、１４は該リール速度比較カウン
タ１３よりのデジタル速度誤差をパルス幅変調するパル
ス幅変調器、１５は該パルス幅変調器１４よりのパルス
信号を整流してアナログ速度エラー電圧として出力する
ローパスフィルタである。

上記構成になる従来のリールサーボ回路の動作を説明す
ると、切換回路１２は第６図に示すように、周期和計測
の開始時には、例えば、巻取リールＦＧ信号の１周期の
間、すなわち、エッジパルスが２個出力される間ハイレ
ベルの信号を出力し、次の供給リールＦＧ信号のエッジ
パルスが入力されると再び、該供給リールＦＧ信号の１
周期の間ハイレベルの信号を出力する。この切換回路１
２よりの出力信号は、リール速度比較カウンタ１３のカ
ウンタのカウントイネーブル端子に入力され、該端子が
ハイレベルＨの区間クロックパルスＣＫ_３をカウントす
る。このリール速度比較カウンタ１３は、前述したキャ
プスタン速度比較カウンタ２（第４図）と同様の構成並
びに作用になるもので、基準周期和一定時のクロックパ
ルスＣＫ_３のカウント値を基準として、その時のカウン
ト値の下位ビットをディジタル速度誤差として取り出
す。

そして、このディジタル速度誤差は、パルス幅変調器１
４においてディズタル速度誤差に比例したパルス幅から
なるパルス信号に変換され、ローパスフィルタ１４でア
ナログエラー電圧に変換された後、リールモータドライ
ブ回路に供給される。

リール速度比較カウンタ１３のカウントデータは一度ラ
ッチされた後、カウンタはクリアまたはプリセットさ
れ、次の周期和の計測状態となる。

〔発明が解決しようとする問題点〕

ところで、前記した従来のサーボ回路にあっては、第４
図のキャプスタンサーボ回路と、第５図のリールサーボ
回路のそれぞれを独立に設けているため、回路構成が複
雑で、コストの高いものとなり、また、小型化に際して
はスペース的な問題も生じるという欠点があった。

〔発明の目的〕

本発明は前記した問題点を解決せんとするもので、回路
規模を削減して小型化とコスト低減の可能な記録再生装
置におけるサーボ回路を提供することを目的とするもの
である。

〔発明の概要〕

前記目的を達成するために、本発明は、磁気ヘッドを有
する回転ドラムによってテープ上に記録されたデータを
再生する記録再生装置であって、標準速度再生時はキャ
プスタンサーボをかけると共に、高速サーチ時はリール
サーボをかけるように構成され、前記標準速再生時に用
いられるキャプスタンサーボ回路は速度サーボ回路と位
相サーボ回路とからなる記録再生装置のサーボ回路にお
いて、リールサーボ時には、前記キャプスタンサーボ回
路の速度サーボ回路をリールサーボ用の速度サーボ回路
として使用し、かつ、前記キャプスタンサーボ回路の位
相サーボ回路をリールサーボ開始時のランプ電圧発生用
回路として使用するようにしたことを要旨とするもので
ある。

〔発明の実施例〕

以下、本発明の一実施例を第１図と共に説明する。な
お、前記した従来例の第３図、第４図と同一符号は同一
回路を示し、その説明は省略する。

本発明は、テープを高速走行させるリールサーボモード
時にはキャプスタンサーボ系が使用されず、また、キャ
プスタンサーボモード時には逆にリールサーボ系が使用
されないことに着目し、キャプスタンサーボ系の回路と
リールサーボ系の回路を共用するものでる。

そして、本発明にあっては、制御用のカウンタとして、
速度比較カウンタ１６と位相比較カウンタ１７とを使用
する。また、キャプスタンサーボとリールサーボでカウ
ンタを共用するために、カウンタ１６，１７のクロック
パルスやその他制御信号は各モードに応じてスイッチＳ
Ｗ_１〜ＳＷ_３で切り換えるようにしている。

すなわち、スイッチＳＷ_１は速度比較カウンタ１６で周
期を計測すべき信号を切り換えるもので、キャプスタン
サーボ時にはキャプスタンＦＧ信号を選択し、リールサ
ーボ時には巻取リールＦＧ信号および供給リールＦＧ信
号を選択するものである。また、スイッチＳＷ_２は速度
比較カウンタ１６のクロックを切り換えるもので、キャ
プスタンサーボ時にはクロック信号ＣＫ_１を選択し、リ
ールサーブ時にはクロック信号ＣＫ_３を選択する。さら
に、スイッチＳＷ_３は位相比較カウンタ１７のクロック
を切り換えるもので、キャプスタンサーボ時にはクロッ
ク信号ＣＫ_２を選択し、リールサーボ時にはクロック信
号ＣＫ_４を選択する。

ローパスフィルタ４，８よりの各エラー電圧は、モード
切換スイッチＳＷ_４，ＳＷ_５によって切換えられ、キャ
プスタンサーボ時にはＯＰアンプ１８でそれぞれ適切な
加算比で加算された後、キャプスタンモータを駆動する
キャプスタンモータドライブ回路へ送られ、また、リー
ルサーボ時にはＯＰアンプ１９んでそれぞれ適切な加算
比で加算された後、リールモータを駆動するリールモー
タドライブ回路へ送られる。

２０はリールサーボ時にのみ速度度比較カウンタ１６よ
りの速度エラーデータＥ_１とセンタ値発生器２１よりの
速度エラーデータセンタ値Ｅ_２とを比較し、Ｅ_１＜Ｅ_２
の時に出力を発生するコンパレータであり、その出力は
位相比較カウンタ１７とパルス幅変調器３に入力され
る。

前記構成になる実施例において、先ず最初にキャプスタ
ンサーボ時の動作を説明する。

キャプスタンサーボ時には、スイッチＳＷ_４，ＳＷ_５を
キャプスタンモード側に切り換える。

このキャプスタンモードの場合は、従来例（第４図）で
説明したと同様に、速度比較カウンタ１６において、ス
イッチＳＷ_１を介して入力されるＦＧ分周器１よりのＦ
Ｇ分周信号をスイッチＳＷ_２を介して入力されるクロッ
クパルスＣＫ_１でカウントすることによりディジタル速
度誤差を検出し、このディジタル速度誤差をパルス幅変
調器３でパルス信号に変換した後、ローパスフィルタ４
でアナログ速度エラー電圧に変換してＯＰアンプ１９へ
出力する。

一方、ＦＧ分周器１よりの出力をＰＧ分周器５を介して
位相比較カウンタ１７に入力し、位相比較カウンタ１７
においてＰＧ分周器５よりの出力と位相基準信号の位相
偏差をクロックパルスＣＫ_２でカウントすることにより
ディジタル移動誤差を検出し、このディジタル位相誤差
をパルス幅変調器７でパルス信号に変換した後、ローパ
スフィルタ８でアナログ位相エラー電圧に変換してＯＰ
アンプ１９へ出力する。

そして、ＯＰアンプ１９において、前記アナログ速度エ
ラー電圧とアナログ位相エラー電圧を適切なゲインで加
算し、キャプスタンサーボのためのエラー電圧としてキ
ャプスタンモータドライブ回路へ出力する。

次に、リールサーボ時の動作を、第２図の動作波形図を
参照して説明する。

リールサーボ時には、スイッチＳＷ_４，ＳＷ_５をリール
モード側に切り換える。

リールサーボが開始されると、先ず、位相比較カウンタ
１７を用いて、リール回転開始時におけるリールの回転
を緩やかに立ち上げるためのランプ電圧を発生する。そ
のため、リールモード時には、位相比較カウンタ１７に
はスイッチＳＷ_３によってクロックパルスＣＫ_４が供給
され、カウンタ１７はこのクロックパルスＣＫ_４をカウ
ントしていく。このカウントデータはパルス幅変調器７
でパルス信号に変調され、ローパスフィルタ８を介して
アナログ電圧となる。カウンタ１７はリールサーボ開始
時において一旦クリアされた後、前記クロックパルスＣ
Ｋ_４をカウント開始するので、ローパスフィルタ８の出
力は、第２図（Ａ）に示すように、その電圧が徐々に上
昇するいわゆるランプ電圧となる。このランプ電圧の傾
斜は、位相比較カウンタ１７のビット数と、クロックパ
ルスＣＫ_４の周波数によって決定される。

一方、リールサーボ開始時点においてはリールは停止状
態にあるため、エッジ検出器１０とエッジ検出器１０の
出力する巻取リールと供給リールの周期信号の周期和は
無限大となる。従って、速度比較カウンタ１６からの出
力はオーバーフロー状態となり、本来ならばパルス幅変
調器３の出力するパルス信号は常時ハイレベル状態とな
るが、コンパレータ２０の出力信号によってパルス幅変
調器３のエンコード部においてデューティ５０％信号に
切り換えられ、ローパスフィルタ３からは、第２図
（Ｂ）に示すように、最大リール速度エラー電圧をＶ_DD
とする時、Ｖ_DD／２なる電圧が出力される。

コンパレータ２０は速度比較カウンタ１６からの速度エ
ラーデータＥ_１とセンター値発生器２１よりの速度エラ
ーセンター値Ｅ_２との大小比較を行う。例えば、速度比
較カウンタ１６が９ビット構成のカウンタであれば、そ
のセンター値Ｅ_２は（１００００００００）_２＝（５１
２）₁₀となる。

従って、リールが回転を開始し、速度エラーデータＥ_１
が速度サーボエラーの検出レンジのセンター値Ｅ_２＝
（１００００００００）_２より小さくなった時点（これ
を通常「サーボセンタークロス」という）で、コンパレ
ータ２０の出力は第２図（Ｃ）に示すようにＬからＨに
反転する。

そして、この反転出力Ｈによって、それまでデューティ
５０％に固定されていたパルス幅変調器３はパルス幅変
調動作を開始し、速度比較カウンタ１６から送られてく
るディジタル速度誤差をパルス信号に変換開始する。す
なわち、第２図（Ｂ）に示すように、リール回転開始後
の当初は、ローパスフィルタ４から出力される速度エラ
ー電圧はＶ_DD／２なるセンター値に固定されているが、
リールの回転が加速されてコンパレータ２０の出力が反
転した時点で速度比較カウンタ１６からの実際の速度エ
ラー電圧が出力され、リールサーボ状態となる。

また、前記コンパレータ２０の出力は位相比較カウンタ
１７にも与えられており、位相比較カウンタ１７はこの
コンパレータ２０からの出力を受けることによりそのカ
ウント動作を停止し、その時点におけるカウント値をホ
ールドする。従って、ローパスフィルタ８から出力され
るランプ電圧は、第２図（Ａ）に示すように、リールサ
ーボへ移行する時点で固定される。

上記のようにして、リールサーボに移行した後は、リー
ルの基本的な加速は位相比較カウンタ１７からのランプ
電圧によって行われ、このランプ電圧にローパスフィル
タ４からの速度エラー電圧が重畳されることにより基準
周期和からの誤差が打ち消されるようにフィードバック
制御される。

なお、前記した実施例はキャプスタンモータとリールモ
ータを別々に設けた場合を示したが、リールモータをキ
ャプスタンモータによって共用する場合には、第３図に
示したように、切換スイッチＳＷ_４，ＳＷ_５の出力側を
共通接続し、キャプスタン側ＯＰアンプ１８に接続すれ
ば、ＯＰアンプを共用することができる。

また、前記した実施例にあっては、ランプ電圧発生用ク
ロックパルスＣＫ_４を固定の周波数として説明したが、
リールモータドライブ回路のオフセット等の関係におい
て、実際にはランプ電圧のどの時点（電圧値）からリー
ルモータが回転を開始するか定かでない。従って、リー
ルモード設定時、リールが回転開始するまでに無駄な時
間が生じることがある。特に、クロックパルスＣＫ_４の
周波数を下げてランプ電圧の傾斜を緩やかに設定した場
合には動作の遅れが問題となる。そこで、第１図中に破
線で示すように、リールが回転したか否かをリール回転
検出器２２によって検出し、リールの回転を検出するま
ではスイッチＳＷ６をＣＫ_４′側に切り換え、本来の設
定周波数よりも高い周波数のクロックパルスＣＫ_４′を
位相比較カウンタ１７に印加し、回転開始後に本来の設
定周波数のクロックパルスＣＫ_４を印加するようにして
もよい。これにより、ランプ電圧の傾斜が大きくなり、
リール回転開始までの無駄な時間を短縮することができ
る。

〔発明の効果〕

以上説明したように、本発明は、リールサーボ時に、キ
ャプスタンサーボ回路の速度サーボ回路と位相サーボ回
路のそれぞれをリールサーボ用の速度サーボ回路とリー
ルサーボ開始時のランプ電圧発生用回路として共用する
ようにしたので、それぞれのサーオ回路を独立に設ける
必要がなくなり、回路規模を削減でき、ＩＣ化も容易と
なる。従って、製造コストを低減することができ、この
種の記録再生装置を小型かつ安価に提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、 第２図は上記実施例におけるリールサーボ時の動作波形
図、 第３図は他の実施例の一部を示す回路図、 第４図は従来のキャプスタンサーボ回路の回路図、 第５図は従来のリールサーボ回路の回路図、 第６図は上記従来のリールサーボ回路における周期和計
測のタイミングチャートである。 １……ＦＧ分周器、３，７……パルス幅変調器、４，８
……ローパスフィルタ、１６……速度比較カウンタ、１
７……位相比較カウンタ、２０……コンパレータ、ＳＷ
_１〜ＳＷ_５……スイッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】磁気ヘッドを有する回転ドラムによってテ
   ープ上に記録されたデータを再生する記録再生装置であ
   って、標準速再生時はキャプスタンサーボをかけると共
   に、高速サーチ時はリールサーボをかけるように構成さ
   れ、前記標準速再生時に用いられるキャプスタンサーボ
   回路は速度サーボ回路と位相サーボ回路とからなる記録
   再生装置のサーボ回路において、 リールサーボ時には、前記キャプスタンサーボ回路の速
   度サーボ回路をリールサーボ用の速度サーボ回路として
   使用し、かつ、前記キャプスタンサーボ回路の位相サー
   ボ回路をリールサーボ開始時のランプ電圧発生用回路と
   して使用することを特徴とする記録再生装置におけるサ
   ーボ回路。