JPS6289090A - Ｅｌパネル駆動装置 - Google Patents
Ｅｌパネル駆動装置Info
- Publication number
- JPS6289090A JPS6289090A JP60230659A JP23065985A JPS6289090A JP S6289090 A JPS6289090 A JP S6289090A JP 60230659 A JP60230659 A JP 60230659A JP 23065985 A JP23065985 A JP 23065985A JP S6289090 A JPS6289090 A JP S6289090A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- scanning line
- voltage
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明はフラット型ＥＬパネル駆動装置、詳しくは複
数の薄膜エレクトロ・ルミネッセンス表示セルをマトリ
ックス状に配置して成るＥＬパネル駆動装置に関する。
数の薄膜エレクトロ・ルミネッセンス表示セルをマトリ
ックス状に配置して成るＥＬパネル駆動装置に関する。
技術背景
例えば、第１図に示すように、ガラス基板ｌに複数の帯
状透明電極２を互いに平行に設け、この上に第１誘電物
質層３、エレクトロ・ルミネッセンス（以下にＥＬと記
す）層４および第２誘電物質層５を積層し、さらにその
上に上記透明電極２と直交するように複数の帯状背面電
極６を設けて形成した２重絶縁型容量性薄膜ＥＬ表示装
置、いわゆるフラット型ＥＬパネルが公知である。
状透明電極２を互いに平行に設け、この上に第１誘電物
質層３、エレクトロ・ルミネッセンス（以下にＥＬと記
す）層４および第２誘電物質層５を積層し、さらにその
上に上記透明電極２と直交するように複数の帯状背面電
極６を設けて形成した２重絶縁型容量性薄膜ＥＬ表示装
置、いわゆるフラット型ＥＬパネルが公知である。
この種の薄膜ＥＬ表示装置は、例えば、第２図に示すよ
うな駆動回路により駆動される。
うな駆動回路により駆動される。
第２図において、１０は（ＸｉｘＹｊ）ｇの容量性薄膜
ＥＬ表示セルをマトリックス状に配置して方形状の表示
画面が形成された薄膜ＥＬ表示装置（以下にＥＬパネル
という）であり、図中ＥＬパネルを形成する各ＥＬ表示
セルの対向電極のみを示す。
ＥＬ表示セルをマトリックス状に配置して方形状の表示
画面が形成された薄膜ＥＬ表示装置（以下にＥＬパネル
という）であり、図中ＥＬパネルを形成する各ＥＬ表示
セルの対向電極のみを示す。
このＥＬパネルにおける各行（Ｘ方向）電極群ＸＩ〜Ｘ
ｉが走査ラインとされかつ各列（Ｙ方向）電極群Ｙ１〜
Ｙｊがデータラインとされる。
ｉが走査ラインとされかつ各列（Ｙ方向）電極群Ｙ１〜
Ｙｊがデータラインとされる。
２０は奇数行電極群、即ち奇数走査ラインＸｌ＋Ｘ、、
Ｘ、・・・とそれぞれ接続されたｎ型窩耐圧ＭＯＳトラ
ンジスタ群ＮＴ、、Ｎ Ｔ ３、ＮＴ５・・・を含む集
積駆動回路（以下に走査側Ｎ−ｃｈＭＯｓＩｃという）
、３０は偶数行電極群、即ち偶数走査ラインＸ ｔ 、
Ｘ ４． Ｘ ａ・・・とそれぞれ接続されたｎ型Ｍ
ＯＳトランジスタ群ＮＴ、、ＮＴ、ＮＴ８・・・を含む
駆動集積回路（以下に、走査側Ｎ−ｃｈＭＯｓＩｃとい
う）である。２１および３１はそれぞれ上記走査側Ｎ−
ｃｈＭＯ９ＩＣ２０および３０中に形成されたシフトレ
ジスタである。これらのシフトレジスタ２１および３Ｉ
はそれぞれ走査ラインＸ、〜Ｘｉの線順次走査時の駆動
パルス信号を走査側Ｎ−ｃｈＭＯ９ＩＣ２０および３０
における各ＭＯＳトランジスタＮＴ、〜ＮＴｉに印加す
るようになっている。
Ｘ、・・・とそれぞれ接続されたｎ型窩耐圧ＭＯＳトラ
ンジスタ群ＮＴ、、Ｎ Ｔ ３、ＮＴ５・・・を含む集
積駆動回路（以下に走査側Ｎ−ｃｈＭＯｓＩｃという）
、３０は偶数行電極群、即ち偶数走査ラインＸ ｔ 、
Ｘ ４． Ｘ ａ・・・とそれぞれ接続されたｎ型Ｍ
ＯＳトランジスタ群ＮＴ、、ＮＴ、ＮＴ８・・・を含む
駆動集積回路（以下に、走査側Ｎ−ｃｈＭＯｓＩｃとい
う）である。２１および３１はそれぞれ上記走査側Ｎ−
ｃｈＭＯ９ＩＣ２０および３０中に形成されたシフトレ
ジスタである。これらのシフトレジスタ２１および３Ｉ
はそれぞれ走査ラインＸ、〜Ｘｉの線順次走査時の駆動
パルス信号を走査側Ｎ−ｃｈＭＯ９ＩＣ２０および３０
における各ＭＯＳトランジスタＮＴ、〜ＮＴｉに印加す
るようになっている。
４０および５０は、上記走査側Ｎ−ｃｈＭＯ９ＩＣ２０
および３０と同様、各奇数および偶数走査ラインと対応
したｐ車高耐圧ＭＯＳトランジスタ群ｐ ’ｒ 、、Ｐ
Ｔ３、ＰＴ５−およびＰＴ２、ＰＴ、、ＰＴｓ・・・を
含む集積駆動回路（以下に、走査側Ｐ−ｃｈＭＯＳＩＣ
という）、４Ｉおよび５１は走査側Ｐ−ｃｈＭＯ９Ｉ
Ｃ４０および５０中に形成されたシフトレジスタである
。これらのシフトレジスタ４１および５１はそれぞれ走
査ラインＸ、−Ｘｉの線順次走査時の駆動パルス信号を
走査側Ｐ−ｃｈＭＯＳＩＣ４０および５０における各Ｍ
ＯＳ トランジスタＰＴ、、ＰＴ３、ＰＴｓ・・・・
・・ およびＰＴ、、ＰＴいＰＴｓ・・に印加するよう
になっている。
および３０と同様、各奇数および偶数走査ラインと対応
したｐ車高耐圧ＭＯＳトランジスタ群ｐ ’ｒ 、、Ｐ
Ｔ３、ＰＴ５−およびＰＴ２、ＰＴ、、ＰＴｓ・・・を
含む集積駆動回路（以下に、走査側Ｐ−ｃｈＭＯＳＩＣ
という）、４Ｉおよび５１は走査側Ｐ−ｃｈＭＯ９Ｉ
Ｃ４０および５０中に形成されたシフトレジスタである
。これらのシフトレジスタ４１および５１はそれぞれ走
査ラインＸ、−Ｘｉの線順次走査時の駆動パルス信号を
走査側Ｐ−ｃｈＭＯＳＩＣ４０および５０における各Ｍ
ＯＳ トランジスタＰＴ、、ＰＴ３、ＰＴｓ・・・・
・・ およびＰＴ、、ＰＴいＰＴｓ・・に印加するよう
になっている。
６０は列電極詳、即ちデータラインＹ、−Ｙｊとそれぞ
れ接続されたｎ車高耐圧ＭＯＳトランジスタ群Ｎｔ＋〜
Ｎｔｊを含む集積駆動回路（以下にデータ側Ｎ−ｃｈＭ
Ｏ９ＩＣという）、６１は上記Ｎ−ｃｈＭＯＳｒＣ６０
中に形成されたシフトレジスタである。
れ接続されたｎ車高耐圧ＭＯＳトランジスタ群Ｎｔ＋〜
Ｎｔｊを含む集積駆動回路（以下にデータ側Ｎ−ｃｈＭ
Ｏ９ＩＣという）、６１は上記Ｎ−ｃｈＭＯＳｒＣ６０
中に形成されたシフトレジスタである。
７０は各データラインＹＩ−Ｙｊと接続されたダイオー
ドから成るダイオードアレイである。このダイオードア
レイ７０は各データラインをそれらの駆動回路から分離
するとともに該駆動回路に含まれる種々のスイッチング
素子への逆バイアスを保護する。
ドから成るダイオードアレイである。このダイオードア
レイ７０は各データラインをそれらの駆動回路から分離
するとともに該駆動回路に含まれる種々のスイッチング
素子への逆バイアスを保護する。
８０は予備充電駆動回路、９０は電圧引き上げ充電駆動
回路、１００は書き込み駆動回路である。
回路、１００は書き込み駆動回路である。
１１０は上記走査側Ｎ−ｃｈＭＯｓ １Ｇ２０および３
０用のソース電位切り換え回路であり、この回路１１０
の出力端子はＳ４信号がオフ時にアース電位とされる。
０用のソース電位切り換え回路であり、この回路１１０
の出力端子はＳ４信号がオフ時にアース電位とされる。
第３図に上記したＭＯＳＩＣ２０，３０，４０゜５０お
よび６０における各ＭＯ９）ランジスタ並びに回路８０
，９０，１００およびｌｌＯの動作タイムチャートを、
第４図に第２図のＥＬパネルＩＯにおける絵素、即ち、
ＥＬ表示セルＡおよびＢの対向電極間に印加される電圧
を示す。
よび６０における各ＭＯ９）ランジスタ並びに回路８０
，９０，１００およびｌｌＯの動作タイムチャートを、
第４図に第２図のＥＬパネルＩＯにおける絵素、即ち、
ＥＬ表示セルＡおよびＢの対向電極間に印加される電圧
を示す。
上記従来の駆動装置は以下のようにＥＬパネルＩＯを線
順次駆動する。なお、第３図および第４図に示す期間Ｔ
Ｘ、は絵素Ａを含む走査ラインＸ。
順次駆動する。なお、第３図および第４図に示す期間Ｔ
Ｘ、は絵素Ａを含む走査ラインＸ。
が選択された状態、期間ＴＸ３は絵素Ｂを含む走査ライ
ンＸ３が選択された状態であることを示す。
ンＸ３が選択された状態であることを示す。
この場合、絵素Ａは点灯、絵素Ｂは非点灯とする。
また、この明細書において１フイールドとはＥＬパネル
ＩＯの全走査ラインＬ−Ｘｉに対する１回の線順次駆動
が行なわれる期間をいう。
ＩＯの全走査ラインＬ−Ｘｉに対する１回の線順次駆動
が行なわれる期間をいう。
第１フイールドの動作
第１段階Ｔｌ：予備充電期間
ソース電位切り換え回路１１０の出力端子がアース電位
とされ、走査側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３
０内のすべてのＭＯｓトランノスタＮ Ｔ ＋〜ＮＴｉ
がオンとされる。これと同時に、予備充電駆動回路８０
がオンとされ、その出力電圧１／２ＶＭ＝３０Ｖ）がダ
イオードアレイ７０を介して全データラインＹ ＋−Ｙ
Ｊに印加され、当該ＥＬパネルＩＯ全体が充電される
。この時、データ側Ｎ−ｃｈＭＯ９Ｉｃ６０内の全ＭＯ
Ｓ）ランジスタＮｔ ＋−Ｎ ｔ Ｊ及び走査側Ｐ−ｃ
ｈＭＯｓ Ｉ Ｃ４０および５０内の全ＭＯＳトランジ
スタＰＴ、〜ＰＴｉがオフとされる。
とされ、走査側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３
０内のすべてのＭＯｓトランノスタＮ Ｔ ＋〜ＮＴｉ
がオンとされる。これと同時に、予備充電駆動回路８０
がオンとされ、その出力電圧１／２ＶＭ＝３０Ｖ）がダ
イオードアレイ７０を介して全データラインＹ ＋−Ｙ
Ｊに印加され、当該ＥＬパネルＩＯ全体が充電される
。この時、データ側Ｎ−ｃｈＭＯ９Ｉｃ６０内の全ＭＯ
Ｓ）ランジスタＮｔ ＋−Ｎ ｔ Ｊ及び走査側Ｐ−ｃ
ｈＭＯｓ Ｉ Ｃ４０および５０内の全ＭＯＳトランジ
スタＰＴ、〜ＰＴｉがオフとされる。
第１段階Ｔ、：放電および電圧引き上げ充電期間走査側
Ｎ−ｃｈＭＯｓ Ｉ Ｃ２０および３０内の全Ｍ ＯＳ
ｌ”ランジスタＮ Ｔ ＋〜ト、’１’ ｉがオフと
されかつデータ側Ｎ−ｃｈＭｏ Ｓ Ｔ Ｃ６０内の選
択データライン、例えばＹ、と接続されたＭＯＳ）ラン
ジスタＮｔｔのみがオフのままとされ、池のデータライ
ンと接続されたＭＯＳトランジスタＮｔ＋−Ｎｔｊがオ
ンに切り換えられる。これと同時に、走査側Ｐ−ｃｈＭ
Ｏｓ ＩＣ４０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉがオンとされる。非選択データライン（Ｙ
ｊ≠２）上の各ＥＬセルの充電電荷は、オンとされるデ
ータ側Ｎ−ｃｈＭＯ８Ｉ Ｃ６０内のＭＯＳトランジス
タＮ ｔ ｌ−Ｎ ｔ ｊ（Ｎ ｔ ｘをのぞく）と走
査側Ｐ−ｃｈＭＯ９Ｉ Ｃ４０および５０内の全ＭＯＳ
トランジスタＰＴ＋−ＰＴｉ並びに書き込み駆動回路１
００内のダイオード１０１とから成る接地回路を介して
放電される。
Ｎ−ｃｈＭＯｓ Ｉ Ｃ２０および３０内の全Ｍ ＯＳ
ｌ”ランジスタＮ Ｔ ＋〜ト、’１’ ｉがオフと
されかつデータ側Ｎ−ｃｈＭｏ Ｓ Ｔ Ｃ６０内の選
択データライン、例えばＹ、と接続されたＭＯＳ）ラン
ジスタＮｔｔのみがオフのままとされ、池のデータライ
ンと接続されたＭＯＳトランジスタＮｔ＋−Ｎｔｊがオ
ンに切り換えられる。これと同時に、走査側Ｐ−ｃｈＭ
Ｏｓ ＩＣ４０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉがオンとされる。非選択データライン（Ｙ
ｊ≠２）上の各ＥＬセルの充電電荷は、オンとされるデ
ータ側Ｎ−ｃｈＭＯ８Ｉ Ｃ６０内のＭＯＳトランジス
タＮ ｔ ｌ−Ｎ ｔ ｊ（Ｎ ｔ ｘをのぞく）と走
査側Ｐ−ｃｈＭＯ９Ｉ Ｃ４０および５０内の全ＭＯＳ
トランジスタＰＴ＋−ＰＴｉ並びに書き込み駆動回路１
００内のダイオード１０１とから成る接地回路を介して
放電される。
その後、電圧引き上げ充電駆動回路９０がオンとされ、
その出力電圧１／２ＶＭ＝３ ＱＶが全走査ラインＸ１
〜Ｘｉに印加され、ＥＬパネル１０における全走査側電
極の電位が３０Ｖに引き上げられる。この時、走査側Ｎ
−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３０内の全ＭＯＳト
ランジスタＮＴ、〜ＮＴｉがオフとされる。この結果、
走査ラインＸｌ−Ｘ１の電位を基準として選択データラ
インＹ、の電位は＋３０ｖ１非選択データラインＹｊ≠
２の電位は一３０Ｖとなる。
その出力電圧１／２ＶＭ＝３ ＱＶが全走査ラインＸ１
〜Ｘｉに印加され、ＥＬパネル１０における全走査側電
極の電位が３０Ｖに引き上げられる。この時、走査側Ｎ
−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３０内の全ＭＯＳト
ランジスタＮＴ、〜ＮＴｉがオフとされる。この結果、
走査ラインＸｌ−Ｘ１の電位を基準として選択データラ
インＹ、の電位は＋３０ｖ１非選択データラインＹｊ≠
２の電位は一３０Ｖとなる。
第３段階Ｔ３：書き込み駆動期間
線順次駆動において選択走査ラインＸ２と接続された走
査側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ３０内のＭＯＳトランジ
スタＮ Ｔ ２のみがオンに切り換えられるととも１こ
画数走査ラインのＰ−ｃｈＭＯ５ｒｃ５０内の全ＭＯＳ
トランジスタＰＴ２〜ＰＴｉがオフとされる。この時、
奇数走査ライン側Ｐ−ｃｈＭＯ６ＩＣ４０内の全ＭｏＳ
トランジスタＰＴ＋−ＰＴｉ−＋がオンとされるととも
に書き込み駆動回路１００がオンとされ、この回路＋０
０の出力電圧ＶＷ＝１９０Ｖが奇数走査ライン側Ｐ−ｃ
ｈＭＯＳＩＣ４０内の全ＭＯＳトランジスタＰＴＩ−Ｐ
Ｔｉ−ｔを介して全ての奇数走査ラインＸ１、Ｘ３、Ｘ
、・・・に印加され、これらの全奇数走査ラインの電位
り月９０Ｖに引き上げられる。よって当該ＥＬパネル１
０の容重結合性に基づき当該選択走査ラインＸ。
査側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ３０内のＭＯＳトランジ
スタＮ Ｔ ２のみがオンに切り換えられるととも１こ
画数走査ラインのＰ−ｃｈＭＯ５ｒｃ５０内の全ＭＯＳ
トランジスタＰＴ２〜ＰＴｉがオフとされる。この時、
奇数走査ライン側Ｐ−ｃｈＭＯ６ＩＣ４０内の全ＭｏＳ
トランジスタＰＴ＋−ＰＴｉ−＋がオンとされるととも
に書き込み駆動回路１００がオンとされ、この回路＋０
０の出力電圧ＶＷ＝１９０Ｖが奇数走査ライン側Ｐ−ｃ
ｈＭＯＳＩＣ４０内の全ＭＯＳトランジスタＰＴＩ−Ｐ
Ｔｉ−ｔを介して全ての奇数走査ラインＸ１、Ｘ３、Ｘ
、・・・に印加され、これらの全奇数走査ラインの電位
り月９０Ｖに引き上げられる。よって当該ＥＬパネル１
０の容重結合性に基づき当該選択走査ラインＸ。
および選択データラインＹ２の交点に相当する絵素Ａの
データ側の電位はＶＷ＋１／２ＶＭ＝２２０Ｖに引き上
げられる一方、非選択データライン（Ｙｊ≠２）の電位
はＶＷ−１／２ＶＭ＝Ｉ６０Ｖに引き上げられる（第４
図参照）。
データ側の電位はＶＷ＋１／２ＶＭ＝２２０Ｖに引き上
げられる一方、非選択データライン（Ｙｊ≠２）の電位
はＶＷ−１／２ＶＭ＝Ｉ６０Ｖに引き上げられる（第４
図参照）。
なお、選択走査ラインが奇数走査ラインである場合には
、偶数走査ラインと接続された走査側Ｐ−ｃｈＭｏ Ｓ
Ｉ Ｃ５０内の全てのＭＯＳ）ランジスタｐ ’ｒ
、〜ＰＴｉがオンとされ、よって全ての偶数走査ライン
の電位が１９０Ｖに引き上げられる。
、偶数走査ラインと接続された走査側Ｐ−ｃｈＭｏ Ｓ
Ｉ Ｃ５０内の全てのＭＯＳ）ランジスタｐ ’ｒ
、〜ＰＴｉがオンとされ、よって全ての偶数走査ライン
の電位が１９０Ｖに引き上げられる。
以上、選択走査ラインＸ２に関する動作を説明したが、
この第１段階から第３段階までの走査を走査ラインＸ１
からＸｉに対し順次行なうことによって第１フイールド
の駆動が完了する。次いで第２フイールド駆動が開始さ
れる。
この第１段階から第３段階までの走査を走査ラインＸ１
からＸｉに対し順次行なうことによって第１フイールド
の駆動が完了する。次いで第２フイールド駆動が開始さ
れる。
第２フイールドの動作
第１段階Ｔ、’：予備充電期間
この予備充電期間は、上記第１フイールドにおける第１
段階と同様の操作が行なわれる。
段階と同様の操作が行なわれる。
第２段階Ｔ、′：放電および電圧引き上げ充電期間
走査側Ｎ−ｃｈＭＯｓ Ｉ Ｃ２０および３０内の全Ｍ
ＯＳトランジスタＮＴ、〜ＮＴｉがオフとされるととも
に第１フイールドにおける場合とは逆にデータ側Ｎ−ｃ
ｈＭｏ Ｓ Ｉ Ｃ６０における選択データラインＹ、
と接続されたＭＯＳトランジスタＮｔ２のみがオンとさ
れる一方、他の非選択データラインと接続されたＭＯＳ
トランジスタＮｔｌ−Ｎｔｊ（Ｎｔ２を除く）がオフに
切り換えられる。これと同時に、走査側Ｐ−ｃｈＭＯｓ
Ｉ Ｃ４，０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉがオンとされる。選択データラインの充電
電荷は、データ側Ｎ−ｃｈＭＯＳ Ｉ Ｃ６０内のオン
状態のＭＯＳトランジスタＮｔｔ、走査側Ｐ−ｃｈＭＯ
ｓ Ｉ Ｃ４０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉ並びに書き込み駆動回路１００内のダイオ
ード１０１により形成される接地回路を介して放電され
る。
ＯＳトランジスタＮＴ、〜ＮＴｉがオフとされるととも
に第１フイールドにおける場合とは逆にデータ側Ｎ−ｃ
ｈＭｏ Ｓ Ｉ Ｃ６０における選択データラインＹ、
と接続されたＭＯＳトランジスタＮｔ２のみがオンとさ
れる一方、他の非選択データラインと接続されたＭＯＳ
トランジスタＮｔｌ−Ｎｔｊ（Ｎｔ２を除く）がオフに
切り換えられる。これと同時に、走査側Ｐ−ｃｈＭＯｓ
Ｉ Ｃ４，０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉがオンとされる。選択データラインの充電
電荷は、データ側Ｎ−ｃｈＭＯＳ Ｉ Ｃ６０内のオン
状態のＭＯＳトランジスタＮｔｔ、走査側Ｐ−ｃｈＭＯ
ｓ Ｉ Ｃ４０および５０内の全ＭＯＳトランジスタＰ
Ｔ、〜ＰＴｉ並びに書き込み駆動回路１００内のダイオ
ード１０１により形成される接地回路を介して放電され
る。
次いで、電圧引き上げ充電駆動回路９０がオンとされ、
この回路９０の出力電圧１／２ＶＭ＝３０■が全走査ラ
インＸ１〜Ｘｉに印加され、これらの走査ラインＸ１〜
Ｘｉの電位が３０Ｖに引き上げられる。この時、走査側
Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３０内の全ＭＯＳ
トランジスタＮＴ、−ＮＴｉはオフとされる。この結果
、走査ラインの電位を基準として選択データラインＹ、
の電位は一３０Ｖ１非選択データライン（Ｙｊ≠２）の
電位は＋３０Ｖとなる。
この回路９０の出力電圧１／２ＶＭ＝３０■が全走査ラ
インＸ１〜Ｘｉに印加され、これらの走査ラインＸ１〜
Ｘｉの電位が３０Ｖに引き上げられる。この時、走査側
Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ２０および３０内の全ＭＯＳ
トランジスタＮＴ、−ＮＴｉはオフとされる。この結果
、走査ラインの電位を基準として選択データラインＹ、
の電位は一３０Ｖ１非選択データライン（Ｙｊ≠２）の
電位は＋３０Ｖとなる。
第３段階Ｔ、′：書き込み駆動期間
選択走査ラインＸ、と接続された走査側Ｐ−ｃｈＭＯ９
ＩＣ５０におけるＭＯＳトランジスタＰＴ、のみがオン
とされるとともにその他がオフに切り換えられる。また
、各偶数走査ラインと接続された走査側Ｎ−ｃｈＭｏ
Ｓ Ｉ Ｃ３０における全てのＭＯＳトランジスタＮＴ
、〜ＮＴｉがオフとされ、各奇数走査ラインと接続され
た走査側Ｎ−ｃｈＭＯ９ＩＣ２０内の全ＭＯＳトランジ
スタＮＴ、−ＮＴｉ−１がオンに切り換えられる。次い
で、書き込み駆動回路１００に入力されるＳ３１信号お
よびＳ４信号によってオンとされ、この回路１００の出
力電圧ＶＷ＋Ｉ／２ＶＭ＝ ｌ ９０Ｖかオン状態のＭ
ＯＳトランジスタＰ Ｔ、を介して選択走査ラインＸ２
に印加され、該選択走査ラインＸ２の電位を２２０ｖと
する。この時ソース電位切り換え回路１１０の出力電圧
が１／２ＶＭ＝３０ｖに切り換えられ、各奇数走査ライ
ンと接続された Ｎ−ｃｈＭＯＳＩＣ２０における 各
ＭＯＳ）ランジスタＮＴ、、ＮＴ、、ＮＴ５・・・のソ
ース電位が３０Ｖとされ、これらの奇数走査ラインの電
位が＋３０Ｖに引き上げられる。これにより、当該ＥＬ
パネルＩＯの容■結合性に基づき選択データラインＹ。
ＩＣ５０におけるＭＯＳトランジスタＰＴ、のみがオン
とされるとともにその他がオフに切り換えられる。また
、各偶数走査ラインと接続された走査側Ｎ−ｃｈＭｏ
Ｓ Ｉ Ｃ３０における全てのＭＯＳトランジスタＮＴ
、〜ＮＴｉがオフとされ、各奇数走査ラインと接続され
た走査側Ｎ−ｃｈＭＯ９ＩＣ２０内の全ＭＯＳトランジ
スタＮＴ、−ＮＴｉ−１がオンに切り換えられる。次い
で、書き込み駆動回路１００に入力されるＳ３１信号お
よびＳ４信号によってオンとされ、この回路１００の出
力電圧ＶＷ＋Ｉ／２ＶＭ＝ ｌ ９０Ｖかオン状態のＭ
ＯＳトランジスタＰ Ｔ、を介して選択走査ラインＸ２
に印加され、該選択走査ラインＸ２の電位を２２０ｖと
する。この時ソース電位切り換え回路１１０の出力電圧
が１／２ＶＭ＝３０ｖに切り換えられ、各奇数走査ライ
ンと接続された Ｎ−ｃｈＭＯＳＩＣ２０における 各
ＭＯＳ）ランジスタＮＴ、、ＮＴ、、ＮＴ５・・・のソ
ース電位が３０Ｖとされ、これらの奇数走査ラインの電
位が＋３０Ｖに引き上げられる。これにより、当該ＥＬ
パネルＩＯの容■結合性に基づき選択データラインＹ。
の電位が一２２０Ｖに引き下げられる一方、非選択デー
タラインＹｊ≠２の電位は一１６０ｖに引き下げられる
（第４図参照）。
タラインＹｊ≠２の電位は一１６０ｖに引き下げられる
（第４図参照）。
なお、走査ラインが奇数ラインである場合、走査側Ｐ−
ｃｈＭＯｓ Ｉ Ｃ４０における選択走査ラインと接続
されたＭＯＳトランジスタおよび走査側Ｎ−ｃｈＭＯ９
Ｉ Ｃ３０にお１トろ全ＭＯＳトランジスタＮＴ、〜Ｎ
Ｔｉがオンとされる。
ｃｈＭＯｓ Ｉ Ｃ４０における選択走査ラインと接続
されたＭＯＳトランジスタおよび走査側Ｎ−ｃｈＭＯ９
Ｉ Ｃ３０にお１トろ全ＭＯＳトランジスタＮＴ、〜Ｎ
Ｔｉがオンとされる。
上記第１段階から第３段階の操作が全走査ラインＬ−Ｘ
ｉに対して順次行なわれ、これで第２フイールドの動作
が完γする。
ｉに対して順次行なわれ、これで第２フイールドの動作
が完γする。
上記従来の駆動装置によれば、選択走査ラインと選択デ
ータラインとの交点に相当するＥＬ表示セルには予備充
電電圧（１／２ＶＭ）と書き込み電圧（ＶＷ）の加算電
圧（１／２ＶＭ＋ＶＷ＝±２２０Ｖ）が印加される一方
、選択走査ラインおよび非選択データラインの交点に相
当するＥＬ表示セルには書き込み電圧（Ｖ Ｗ）と予備
充電電圧（１／２ＶＭ）の減算電圧（±１６０Ｖ）が印
加され、このようにして発光しきい値電圧が約１９０Ｖ
とされるＥＬ表示セルは点灯または非点灯とするように
駆動される。
ータラインとの交点に相当するＥＬ表示セルには予備充
電電圧（１／２ＶＭ）と書き込み電圧（ＶＷ）の加算電
圧（１／２ＶＭ＋ＶＷ＝±２２０Ｖ）が印加される一方
、選択走査ラインおよび非選択データラインの交点に相
当するＥＬ表示セルには書き込み電圧（Ｖ Ｗ）と予備
充電電圧（１／２ＶＭ）の減算電圧（±１６０Ｖ）が印
加され、このようにして発光しきい値電圧が約１９０Ｖ
とされるＥＬ表示セルは点灯または非点灯とするように
駆動される。
また、第４図から明らかなように、第１フイールドと第
２フイールドの２つのフィールドをもってＥＬパネルＩ
Ｏは交流駆動される。このように、第１および第２フイ
ールドでいずれ（走査ライン）においても正・負の書き
込みパルスが加えられるタイミング関係が同一とされ、
予備充電電圧による直流電圧の影響をも相殺されるよう
になっている。
２フイールドの２つのフィールドをもってＥＬパネルＩ
Ｏは交流駆動される。このように、第１および第２フイ
ールドでいずれ（走査ライン）においても正・負の書き
込みパルスが加えられるタイミング関係が同一とされ、
予備充電電圧による直流電圧の影響をも相殺されるよう
になっている。
ところで、上記ＥＬパネルｌＯを用いて文字等を表示す
る際、選択走査ライン上に点灯絵素か存在しない状態と
なることが度々生じる。例えば、上記ＥＬパネルＩＯに
おいで敢行の文章を表示する際の行間とか、２０行分の
表示能力を有する表示画面に対し数行分が表示に使用さ
れて残りの１０数行分がブランクとされる場合等である
。
る際、選択走査ライン上に点灯絵素か存在しない状態と
なることが度々生じる。例えば、上記ＥＬパネルＩＯに
おいで敢行の文章を表示する際の行間とか、２０行分の
表示能力を有する表示画面に対し数行分が表示に使用さ
れて残りの１０数行分がブランクとされる場合等である
。
このように表示画面における数行分のみか表示に使用さ
れる場合、当該表示画面における非表示部分の走査ライ
ンを駆動する際、当該１択走査ラインと選択データライ
ンとの交点に相当する表示セルに対し上述した予備充電
電圧（３０Ｖ）および書き込み電圧（＋９０Ｖ）が印加
され、可なりの電力が無駄に消費されるという問題があ
った。
れる場合、当該表示画面における非表示部分の走査ライ
ンを駆動する際、当該１択走査ラインと選択データライ
ンとの交点に相当する表示セルに対し上述した予備充電
電圧（３０Ｖ）および書き込み電圧（＋９０Ｖ）が印加
され、可なりの電力が無駄に消費されるという問題があ
った。
解決しようとする課題
この発明は、上記問題点を解消するためになされたもの
であり、ＥＬパネルを線順次駆動するにあたり、選択走
査ライン上に点灯絵素が存在するかどうかを判別し、点
灯絵素が存在しないと判別されたときには当該選択走査
ライン上の各ＥＬ表示セルへの予備充電電圧およびまき
込み電圧の印加を阻止し、最小限の消費電力をもってＥ
Ｌパネルの有効な表示を行うようにしたＥＬパネル駆動
装置を提供することを目的とする。
であり、ＥＬパネルを線順次駆動するにあたり、選択走
査ライン上に点灯絵素が存在するかどうかを判別し、点
灯絵素が存在しないと判別されたときには当該選択走査
ライン上の各ＥＬ表示セルへの予備充電電圧およびまき
込み電圧の印加を阻止し、最小限の消費電力をもってＥ
Ｌパネルの有効な表示を行うようにしたＥＬパネル駆動
装置を提供することを目的とする。
以下に、この発明を実施例を示す添付図面とともに説明
する。
する。
実施例
第５図はこの発明の一実施例のＥＬパネル駆動装置のブ
ロック図を示す。
ロック図を示す。
上記ＥＬパネル駆動装置は、第２図の従来形式の装置と
比べて二重の点線で囲んで示される駆動電圧制御回路１
４０を付加した点が異なり、その他の構成部分は同一で
あり、これらの構成部分には第２図におけると同一の符
号を付してその詳細な説明を省略する。
比べて二重の点線で囲んで示される駆動電圧制御回路１
４０を付加した点が異なり、その他の構成部分は同一で
あり、これらの構成部分には第２図におけると同一の符
号を付してその詳細な説明を省略する。
第５図において、二重の点線で囲んで示す駆動電圧制御
回路１４０は選択走査ライン上に点灯絵素、即ち、表示
データが存在するかどうかを判別する判別回路１５１と
駆動電圧信号阻止回路Ｉ５２とから構成される。
回路１４０は選択走査ライン上に点灯絵素、即ち、表示
データが存在するかどうかを判別する判別回路１５１と
駆動電圧信号阻止回路Ｉ５２とから構成される。
判別回路＋５１は３つのリセット端子Ｒ付フリップフロ
ップ１４１，１４２および＋４３とインバータ１４４と
から構成される。フリップフロップ１４１のＱ出力端子
はフリップフロップ＋４２のＤ入力端子と接続され、該
フリップフロップ１４２のＱ出力端子はフリップフロッ
プ１４３のＤ入力端子と接続される。フリップフロップ
１４１のクロック端子ＣＬに図示しない表示制御回路か
ら表示データ信号が入力されるとともにリセット端子Ｒ
にリセット信号が入力される一方、上記表示制御回路か
らインバータ１４４を介して２段目のフリップフロップ
１４２のクロック端子ＣＬおよび最終段のフリップフロ
ップ＋４３のクロック端子ＣＬに当該表示データの有効
期間を表イつす信号ＨＤが入力されるようになっている
。この構成により、判別回路１５１は表示制御回路から
ＥＬパネルＩＯに表示すべき表示データ信号、即ち、各
走査ラインにおける絵素の点灯または非点灯を表わすデ
ータ信号、リセット信号および当該表示データの有効期
間を表わす信号を受けて次の駆動すべき走査ライン、即
ち、選択走査ライン上に点灯絵素が存在するかどうかを
判定する。次の走査ライン上に点灯絵素が１つでも存在
する場合には該走査ラインの駆動、すなわち、選択時に
出力端子Ｑ３に“Ｉ”を、全く存在しない場合には該出
力端子Ｑ、に“０”を出力するようになっている。
ップ１４１，１４２および＋４３とインバータ１４４と
から構成される。フリップフロップ１４１のＱ出力端子
はフリップフロップ＋４２のＤ入力端子と接続され、該
フリップフロップ１４２のＱ出力端子はフリップフロッ
プ１４３のＤ入力端子と接続される。フリップフロップ
１４１のクロック端子ＣＬに図示しない表示制御回路か
ら表示データ信号が入力されるとともにリセット端子Ｒ
にリセット信号が入力される一方、上記表示制御回路か
らインバータ１４４を介して２段目のフリップフロップ
１４２のクロック端子ＣＬおよび最終段のフリップフロ
ップ＋４３のクロック端子ＣＬに当該表示データの有効
期間を表イつす信号ＨＤが入力されるようになっている
。この構成により、判別回路１５１は表示制御回路から
ＥＬパネルＩＯに表示すべき表示データ信号、即ち、各
走査ラインにおける絵素の点灯または非点灯を表わすデ
ータ信号、リセット信号および当該表示データの有効期
間を表わす信号を受けて次の駆動すべき走査ライン、即
ち、選択走査ライン上に点灯絵素が存在するかどうかを
判定する。次の走査ライン上に点灯絵素が１つでも存在
する場合には該走査ラインの駆動、すなわち、選択時に
出力端子Ｑ３に“Ｉ”を、全く存在しない場合には該出
力端子Ｑ、に“０”を出力するようになっている。
駆動電圧信号阻止回路１５２は４つの２人カアンドゲー
ト１４６．１４７、＋４８および１４９を用いて構成さ
れる。各アンドゲート１４６〜１４９の一方の入力端子
は共通に上記判別回路Ｉ５１の出力端子Ｑ、と接続され
、これらのアンドゲートの他方の入力端子は上記表示制
御回路と接続されてそれぞれ予備充電指令信号ＳＩ、電
圧引き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３１
およびソース電位切り換え指令信号Ｓ４が入力されるよ
うになっている。この構成により、上記判別回路１５１
の出力が“０”、即ち選択走査ライン」二に点灯絵素が
全く存在しない場合、全てのアンドゲート１４６〜１４
９を閉じて信号５ＩＳＳ２、Ｓ３１およびＳ４を遮断し
、ＥＬパネル１０におけろ選択走査ライン上の各ＥＬ表
示セルに対する予備充電電圧（１／２ ＶＭ＝ ３０
Ｖ）および書き込み電圧（ＶＷ＝ １９０ Ｖ）の印加
゛を阻止する。
ト１４６．１４７、＋４８および１４９を用いて構成さ
れる。各アンドゲート１４６〜１４９の一方の入力端子
は共通に上記判別回路Ｉ５１の出力端子Ｑ、と接続され
、これらのアンドゲートの他方の入力端子は上記表示制
御回路と接続されてそれぞれ予備充電指令信号ＳＩ、電
圧引き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３１
およびソース電位切り換え指令信号Ｓ４が入力されるよ
うになっている。この構成により、上記判別回路１５１
の出力が“０”、即ち選択走査ライン」二に点灯絵素が
全く存在しない場合、全てのアンドゲート１４６〜１４
９を閉じて信号５ＩＳＳ２、Ｓ３１およびＳ４を遮断し
、ＥＬパネル１０におけろ選択走査ライン上の各ＥＬ表
示セルに対する予備充電電圧（１／２ ＶＭ＝ ３０
Ｖ）および書き込み電圧（ＶＷ＝ １９０ Ｖ）の印加
゛を阻止する。
次に、上記構成のＥＬパネル駆動装置の動作を説明する
。
。
第５図に示すＥＬパネルＩＯにおいて走査ラインＸ！上
の絵素Ａが点灯され、次の走査ラインｘ３上には点灯絵
素が全く存在しないものとする。また、走査ラインＸ、
上には点灯絵素が存在し、したがってフリップフロップ
１４２および１４３の出力Ｑ２およびＱ３が“ビの状態
にあるとする。
の絵素Ａが点灯され、次の走査ラインｘ３上には点灯絵
素が全く存在しないものとする。また、走査ラインＸ、
上には点灯絵素が存在し、したがってフリップフロップ
１４２および１４３の出力Ｑ２およびＱ３が“ビの状態
にあるとする。
いま、走査ラインＸ１が駆動、即ち、走査ラインＸ、の
選択された状態にあるとする。この走査ラインＸ１の選
択期間において、図示しない表示制御回路から次の走査
ラインＸ、に関する表示データ信号（点灯“ビ、非点灯
“０”）が判別回路１５１のフリップフロップｌ ４．
Ｉのクロック端子ＣＬに入力される。該表示データ信
号に点灯信号“ビが１つでも存在する場合、フリップフ
ロップ１４１の出力Ｑ１が“ビとなる。走査ラインＸ、
には点灯絵素Ａが存在するからフリップフロップ１４１
の出力Ｑ、が“ｌ”とされる。
選択された状態にあるとする。この走査ラインＸ１の選
択期間において、図示しない表示制御回路から次の走査
ラインＸ、に関する表示データ信号（点灯“ビ、非点灯
“０”）が判別回路１５１のフリップフロップｌ ４．
Ｉのクロック端子ＣＬに入力される。該表示データ信
号に点灯信号“ビが１つでも存在する場合、フリップフ
ロップ１４１の出力Ｑ１が“ビとなる。走査ラインＸ、
には点灯絵素Ａが存在するからフリップフロップ１４１
の出力Ｑ、が“ｌ”とされる。
次に、データ何効期間信号ＨＤの立ち下がり時、したが
って該ＨＤ信号の反転信号ＨＤの立ち上がり時にフリッ
プフロップ１４２のクロック端子ＣＬに信号１ビが印加
される。この時、フリップフロップ１４２の出力Ｑ２は
“ｌ“に保持される。
って該ＨＤ信号の反転信号ＨＤの立ち上がり時にフリッ
プフロップ１４２のクロック端子ＣＬに信号１ビが印加
される。この時、フリップフロップ１４２の出力Ｑ２は
“ｌ“に保持される。
次いで、ＨＤ信号が“０”の期間中に上記表示制御回路
から判別回路１５１のフリップフロップ１４１にリセッ
ト信号が印加され、該リセット信号の立ち下りにより出
力Ｑ１が“０”に切り換わる。
から判別回路１５１のフリップフロップ１４１にリセッ
ト信号が印加され、該リセット信号の立ち下りにより出
力Ｑ１が“０”に切り換わる。
このように、走査ラインＸ１の選択期間中、判別回路１
５１の出力Ｑ３は“ｌ”に保持される。よって駆動電圧
信号阻止回路１５２の各アンドゲート１４６〜１４９は
上記表示制御回路からそれぞれ予備充電指令信号Ｓ１、
電圧引き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３
１およびソース電位切り換え指令信号Ｓ４を回路８０．
９０．１００および＋１０に入力する。よって、当該走
査ラインＸＩに対し第２図の従来の駆動装置におけると
同様に第１〜第３段階か実行される。
５１の出力Ｑ３は“ｌ”に保持される。よって駆動電圧
信号阻止回路１５２の各アンドゲート１４６〜１４９は
上記表示制御回路からそれぞれ予備充電指令信号Ｓ１、
電圧引き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３
１およびソース電位切り換え指令信号Ｓ４を回路８０．
９０．１００および＋１０に入力する。よって、当該走
査ラインＸＩに対し第２図の従来の駆動装置におけると
同様に第１〜第３段階か実行される。
その後、上記［ＩＤ信号か判別回路＋５１に印加され、
即ち次の走査ラインＸ２の駆動が開始される。これと同
時に、上記表示制御回路から判別回路１５１に次の走査
ラインＸ３に関ずろ表示データ信号が入力される。この
走査ラインＸ３上には点灯絵素か全く存在せず、したが
ってフリップフロップ１４１のクロック端子ＣＬには“
ビ信号が入力されず、その出力Ｑｌは元の状態、即ち、
“０”とされる。また、フリップフロップ＋４２および
１４３の出力Ｑ２およびＱ３ら元の状ｆｙ３Ｑ２−Ｑ３
＝“ビを保持する。
即ち次の走査ラインＸ２の駆動が開始される。これと同
時に、上記表示制御回路から判別回路１５１に次の走査
ラインＸ３に関ずろ表示データ信号が入力される。この
走査ラインＸ３上には点灯絵素か全く存在せず、したが
ってフリップフロップ１４１のクロック端子ＣＬには“
ビ信号が入力されず、その出力Ｑｌは元の状態、即ち、
“０”とされる。また、フリップフロップ＋４２および
１４３の出力Ｑ２およびＱ３ら元の状ｆｙ３Ｑ２−Ｑ３
＝“ビを保持する。
次いで、上記信号１（Ｄが立ち下ると、該信号１１Ｄが
インバータ１４４により反転され、この反転信号百下が
フリップフリップ１４２のクロック端子ＣＬに入力され
る。これにより、フリップフロップ１４２の出力Ｑ２は
“０″に切り換えられる。これは次ぎの走査ラインＸ３
上に点灯絵素が全く存在しないことを表す。
インバータ１４４により反転され、この反転信号百下が
フリップフリップ１４２のクロック端子ＣＬに入力され
る。これにより、フリップフロップ１４２の出力Ｑ２は
“０″に切り換えられる。これは次ぎの走査ラインＸ３
上に点灯絵素が全く存在しないことを表す。
その後、走査ラインｘ１の選択時と同様、フリップフロ
ップ１４１のリセット端子Ｒにリセット信号が印加され
るが、その出力Ｑ１は“０”であり、したがってその状
態”０”に出力Ｑｌが保持される。
ップ１４１のリセット端子Ｒにリセット信号が印加され
るが、その出力Ｑ１は“０”であり、したがってその状
態”０”に出力Ｑｌが保持される。
このＱ１＝Ｑ２＝“０”およびＱ３＝“ビは次のＨＤ信
号の立ち上りまで、即ち次の走査ラインｘ３の駆動が開
始されるまで保持される。
号の立ち上りまで、即ち次の走査ラインｘ３の駆動が開
始されるまで保持される。
このように走査ラインＸ、の駆動時、判別回路１５１の
出力Ｑ３は“ビとされ、よって当該走査ラインＸ、は上
述した走査ラインｘ１に対する操作と同様にして駆動さ
れる。この様子を第７図およ・び第８図に示す。なお、
第７図において、各ＭＯＳＩＣ２０，３０，４０，５０
および６０の動作は第３図におけると同様であり、これ
らのＭＯ９ＩＣの動作の説明を省略する。
出力Ｑ３は“ビとされ、よって当該走査ラインＸ、は上
述した走査ラインｘ１に対する操作と同様にして駆動さ
れる。この様子を第７図およ・び第８図に示す。なお、
第７図において、各ＭＯＳＩＣ２０，３０，４０，５０
および６０の動作は第３図におけると同様であり、これ
らのＭＯ９ＩＣの動作の説明を省略する。
第８図から明らかなように、走査ラインＸ、およびデー
タラインＹ、の選択時、判別回路１５１の出力Ｑ３が“
ｌ”とされ、したがって全てのアンドゲート１４６〜１
４９が開とされ、よって予備充電指令信号Ｓ１、電圧引
き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３１およ
びソース電位切り換え指令信号Ｓ４がそれぞれ回路８０
．９０．１００およびｌ【０に印加され、当該絵素Ａに
は予備充電電圧（３０Ｖ）および書き込み電圧（＋９０
■）が印加される。よって、第１フイールドにおいては
ｌ／２ＶＭ＋ＶＷ＝ ２２０ Ｖが絵素Ａに印加されて
点灯するとともに第２フイールドにおいては一２２０Ｖ
が印加されて点灯する。
タラインＹ、の選択時、判別回路１５１の出力Ｑ３が“
ｌ”とされ、したがって全てのアンドゲート１４６〜１
４９が開とされ、よって予備充電指令信号Ｓ１、電圧引
き上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３１およ
びソース電位切り換え指令信号Ｓ４がそれぞれ回路８０
．９０．１００およびｌ【０に印加され、当該絵素Ａに
は予備充電電圧（３０Ｖ）および書き込み電圧（＋９０
■）が印加される。よって、第１フイールドにおいては
ｌ／２ＶＭ＋ＶＷ＝ ２２０ Ｖが絵素Ａに印加されて
点灯するとともに第２フイールドにおいては一２２０Ｖ
が印加されて点灯する。
次いで、上記ＨＤ信号が判別回路＋５１のフリップフロ
ップ１４３のクロック端子ＣＬに入力されて次の走査ラ
インｘ３の駆動が開始されると、該フリップフロップ１
４３の出力Ｑ３が“０”に切り換えられる。この出力Ｑ
３−“０”は走査ラインＸ、の選択期間における判別結
果、即ち、当該走査ラインＸ３上に点灯絵素が全く存在
しないことを示す。これと同時に、前述の走査ラインＸ
１およびＸ、の選択時におけると同様にして、上記表示
制御回路から次の走査ラインＸ４に関する表示データ信
号が判別回路１５１に入力され、前述の動作と同様にし
てデータ判別を行う。そして、次のＨＤ信号の立ち上り
、即ち、走査ラインＸ４の駆動が開始されるまで当該判
別回路１５１の出力Ｑ３は“０”に保持される。
ップ１４３のクロック端子ＣＬに入力されて次の走査ラ
インｘ３の駆動が開始されると、該フリップフロップ１
４３の出力Ｑ３が“０”に切り換えられる。この出力Ｑ
３−“０”は走査ラインＸ、の選択期間における判別結
果、即ち、当該走査ラインＸ３上に点灯絵素が全く存在
しないことを示す。これと同時に、前述の走査ラインＸ
１およびＸ、の選択時におけると同様にして、上記表示
制御回路から次の走査ラインＸ４に関する表示データ信
号が判別回路１５１に入力され、前述の動作と同様にし
てデータ判別を行う。そして、次のＨＤ信号の立ち上り
、即ち、走査ラインＸ４の駆動が開始されるまで当該判
別回路１５１の出力Ｑ３は“０”に保持される。
このようにして、走査ラインＸ３の選択期間における判
別回路１５１および駆動電圧信号阻止回路１５２の様子
を第７図および第８図に示す。
別回路１５１および駆動電圧信号阻止回路１５２の様子
を第７図および第８図に示す。
第７図に示すように、走査ラインＸ、の選択時、即ち、
絵素Ｂの駆動時に判別回路１５１の出力Ｑ３が“０”と
され、駆動電圧信号阻止回路１５２の全てのアンドゲー
ト１４６〜１４９が閉じられ、上記信号Ｓｌ、Ｓ２、Ｓ
３１およびＳ４が回路８０．９０．１００およびｌｌＯ
に印加されるのが阻［ヒされろ。この結果、第８図に示
すように、当該選択走査ラインＸ３上の絵素Ｂおよび非
選択走査ライン上の絵素Ａには第１フイールドおよび第
２フイールドのいずれにおいても予備充電電圧（３ＯＶ
）および書き込み電圧の印加が阻止される。
絵素Ｂの駆動時に判別回路１５１の出力Ｑ３が“０”と
され、駆動電圧信号阻止回路１５２の全てのアンドゲー
ト１４６〜１４９が閉じられ、上記信号Ｓｌ、Ｓ２、Ｓ
３１およびＳ４が回路８０．９０．１００およびｌｌＯ
に印加されるのが阻［ヒされろ。この結果、第８図に示
すように、当該選択走査ラインＸ３上の絵素Ｂおよび非
選択走査ライン上の絵素Ａには第１フイールドおよび第
２フイールドのいずれにおいても予備充電電圧（３ＯＶ
）および書き込み電圧の印加が阻止される。
その後、走査ラインＸ −、Ｘ ｓ・・・Ｘｉが線順次
駆動される。この動作は上述したと同様にして行なわれ
、その説明を省略する。
駆動される。この動作は上述したと同様にして行なわれ
、その説明を省略する。
以上に説明したように上記構成の駆動装置によれば、選
択走査ライン上に点灯絵素が全く存在しないときには駆
動電圧信号制御回路１４０によりＥＬパネル１０におけ
る当該走査ライン上の各非点灯ＥＬ表示セルに予備充電
電圧および書き込み電圧が無駄に印加されるのを阻止し
、必要最小限の消費電力をもって当該ＥＬパネルにおけ
る表示を行うことができろ。
択走査ライン上に点灯絵素が全く存在しないときには駆
動電圧信号制御回路１４０によりＥＬパネル１０におけ
る当該走査ライン上の各非点灯ＥＬ表示セルに予備充電
電圧および書き込み電圧が無駄に印加されるのを阻止し
、必要最小限の消費電力をもって当該ＥＬパネルにおけ
る表示を行うことができろ。
また、上記駆動装置は何ら支障らなく２つの第１および
第２フイールドをしって交流駆動を行うことができ、Ｅ
ＬパネルｌＯの各ＥＬ表示セルには略同レベルで異極性
の電圧が印加されろ。よって従来の駆動方式におけろと
同様に当該ＥＬパネル１０の発光機能の劣化を有効に抑
制することかできる。
第２フイールドをしって交流駆動を行うことができ、Ｅ
ＬパネルｌＯの各ＥＬ表示セルには略同レベルで異極性
の電圧が印加されろ。よって従来の駆動方式におけろと
同様に当該ＥＬパネル１０の発光機能の劣化を有効に抑
制することかできる。
肱栗
以上に説明したことから明らかなように、この発明によ
れば、複数の容量性ＩＥＬ表示セルをマトリックス状に
配置して成るＥＬパネルにおける各行の走査側電極群を
線順次走査し、表示データに応じて選択走査ライン上の
ＥＬ表示セルに予備充７［を圧および書き込み電圧を印
加することにより該表示データに該当する表示セルを点
灯させて画像を表示するにあたり、判別回路により選択
走査ライン上に点灯絵素が全く存在しないと判定された
ときには駆動電圧信号阻止回路により当該選択走査ライ
ン上の各ＥＬ表示セルへの予備充電電圧および書き込み
電圧の印加を阻止するようにしたから、非点灯とされる
走査ラインに対して不要な電圧が印加されることがなく
、最小限の消費電力をもってＥＬパネルの表示駆動を行
うことができろ。
れば、複数の容量性ＩＥＬ表示セルをマトリックス状に
配置して成るＥＬパネルにおける各行の走査側電極群を
線順次走査し、表示データに応じて選択走査ライン上の
ＥＬ表示セルに予備充７［を圧および書き込み電圧を印
加することにより該表示データに該当する表示セルを点
灯させて画像を表示するにあたり、判別回路により選択
走査ライン上に点灯絵素が全く存在しないと判定された
ときには駆動電圧信号阻止回路により当該選択走査ライ
ン上の各ＥＬ表示セルへの予備充電電圧および書き込み
電圧の印加を阻止するようにしたから、非点灯とされる
走査ラインに対して不要な電圧が印加されることがなく
、最小限の消費電力をもってＥＬパネルの表示駆動を行
うことができろ。
また、この発明は交流駆動方式のＥＬパネル駆動装置と
して何ら支障もなく使用することができる。
して何ら支障もなく使用することができる。
第１図は本発明を適用できる二重絶縁型容量性ＥＬパネ
ルの一部切矢部分斜視図、第２図は第１図のＥＬパネル
を駆動するための従来の駆動装置の概略回路図、第３図
は第２図の装置における主要構成部分の動作タイミング
を示すタイムチャート、第４図は第２図のＥＬパネルに
おけろ点灯絵素Ａおよび非点灯絵素Ｂに印加される電圧
を示すグラフ、第５図は本発明の一実施例のＥＬパネル
駆動装置の概略回路図、第６図は第５図の装置における
駆動電圧信号制御回路の動作タイミングを示すタイムチ
ャート、第７図は第５図の装置における主要構成部分の
動作タイミングを示すタイムチャート、第８図は第５図
のＥＬパネルにおける点灯絵素Ａおよび非点灯絵素Ｂに
印加される電圧を示すグラフである。 ｌＯ・・ＥＬパネル（容量性薄膜ＥＬ表示装置）、２０
．３０・走査側Ｎ−ｃｈ集積駆動回路（走査側Ｎ−ｃｈ
Ｍｏ Ｓ Ｉ Ｃ）、２１．３１−・シフトレジスタ、
４０．５０・走査側Ｐ−ｃｈ集積駆動回路、４１，５１
・・シフトレジスタ、６０・・・データ側Ｎ−ａｈ集積
駆動回路（データ側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ）、６１
・シフトレジスタ、７０・・・ダイオードアレイ、８０
・・予備充電駆動回路、９０・・電圧引き上げ充電駆動
回路、１００・・・書き込み駆動回路、 １１０・・
・ソース電位切り換え回路、１４０・・・データ判別及
び駆動電圧信号制御回路、１４１〜１４３・・フリップ
フロップ、１４４・・・インバータ、１４６〜１４９・
・・アンドゲート、１５・１・・・判別回路、１５２・
・駆動電圧信号阻止回路。 特 許 出 願 人 シャープ株式会社代 理 人 弁
理士 前出 葆 ほか１名■ ■ ■ 書 ■ ぎ 一ノ 第６図 リセットうち翌
−一一一７リヲフ５０．ブＱ３′１ １４３の出力 ｏ”
−−＝−−−手続補正書 昭和６１年６ 月１７１Ｅ
ルの一部切矢部分斜視図、第２図は第１図のＥＬパネル
を駆動するための従来の駆動装置の概略回路図、第３図
は第２図の装置における主要構成部分の動作タイミング
を示すタイムチャート、第４図は第２図のＥＬパネルに
おけろ点灯絵素Ａおよび非点灯絵素Ｂに印加される電圧
を示すグラフ、第５図は本発明の一実施例のＥＬパネル
駆動装置の概略回路図、第６図は第５図の装置における
駆動電圧信号制御回路の動作タイミングを示すタイムチ
ャート、第７図は第５図の装置における主要構成部分の
動作タイミングを示すタイムチャート、第８図は第５図
のＥＬパネルにおける点灯絵素Ａおよび非点灯絵素Ｂに
印加される電圧を示すグラフである。 ｌＯ・・ＥＬパネル（容量性薄膜ＥＬ表示装置）、２０
．３０・走査側Ｎ−ｃｈ集積駆動回路（走査側Ｎ−ｃｈ
Ｍｏ Ｓ Ｉ Ｃ）、２１．３１−・シフトレジスタ、
４０．５０・走査側Ｐ−ｃｈ集積駆動回路、４１，５１
・・シフトレジスタ、６０・・・データ側Ｎ−ａｈ集積
駆動回路（データ側Ｎ−ｃｈＭｏ Ｓ Ｉ Ｃ）、６１
・シフトレジスタ、７０・・・ダイオードアレイ、８０
・・予備充電駆動回路、９０・・電圧引き上げ充電駆動
回路、１００・・・書き込み駆動回路、 １１０・・
・ソース電位切り換え回路、１４０・・・データ判別及
び駆動電圧信号制御回路、１４１〜１４３・・フリップ
フロップ、１４４・・・インバータ、１４６〜１４９・
・・アンドゲート、１５・１・・・判別回路、１５２・
・駆動電圧信号阻止回路。 特 許 出 願 人 シャープ株式会社代 理 人 弁
理士 前出 葆 ほか１名■ ■ ■ 書 ■ ぎ 一ノ 第６図 リセットうち翌
−一一一７リヲフ５０．ブＱ３′１ １４３の出力 ｏ”
−−＝−−−手続補正書 昭和６１年６ 月１７１Ｅ
Claims (1)
- （１）対向電極間にＥＬ発光層を挾み込んで成る複数の
ＥＬ表示セルをマトリックス状に配置して表示画面を形
成したＥＬパネルにおける各行のＥＬ表示セル群の走査
ラインに線順次に予備充電電圧を印加する回路、 上記ＥＬパネルに対する表示データに基づき書き込み絵
素を含む走査ライン上のＥＬ表示セル群に書き込み電圧
を印加する回路、 上記表示データに基づき走査ライン上に点灯絵素が存在
するかどうかを判別する回路、および上記走査ライン上
に点灯絵素が全く存在しないときに該走査ラインの選択
時に上記予備充電電圧および書き込み電圧の印加を阻止
する回路 を具備することを特徴とするＥＬパネル駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230659A JPS6289090A (ja) | 1985-10-15 | 1985-10-15 | Ｅｌパネル駆動装置 |
| GB8623943A GB2183385B (en) | 1985-10-15 | 1986-10-06 | Electroluminescent panel driving system |
| DE19863634686 DE3634686A1 (de) | 1985-10-15 | 1986-10-11 | Steuersystem fuer eine elektrolumineszierende bildanzeige |
| US06/918,902 US4823121A (en) | 1985-10-15 | 1986-10-15 | Electroluminescent panel driving system for driving the panel's electrodes only when non-blank data is present to conserve power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230659A JPS6289090A (ja) | 1985-10-15 | 1985-10-15 | Ｅｌパネル駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6289090A true JPS6289090A (ja) | 1987-04-23 |
| JPH0569433B2 JPH0569433B2 (ja) | 1993-10-01 |
Family
ID=16911274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60230659A Granted JPS6289090A (ja) | 1985-10-15 | 1985-10-15 | Ｅｌパネル駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4823121A (ja) |
| JP (1) | JPS6289090A (ja) |
| DE (1) | DE3634686A1 (ja) |
| GB (1) | GB2183385B (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647859B2 (ja) * | 1987-09-16 | 1997-08-27 | シャープ株式会社 | 薄膜ｅｌ表示装置 |
| US4982183A (en) * | 1988-03-10 | 1991-01-01 | Planar Systems, Inc. | Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device |
| JP2527820B2 (ja) * | 1989-08-14 | 1996-08-28 | 株式会社テック | 端面発光型ｅｌプリンタ |
| US5126727A (en) * | 1989-09-25 | 1992-06-30 | Westinghouse Electric Corp. | Power saving drive circuit for tfel devices |
| GB9125331D0 (en) * | 1991-11-28 | 1992-01-29 | Shaye Communications Ltd | Illumination of displays |
| JPH05158430A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| US5774116A (en) * | 1992-01-31 | 1998-06-30 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Electric functional unit and cathode ray tube visual display unit |
| US5227696A (en) * | 1992-04-28 | 1993-07-13 | Westinghouse Electric Corp. | Power saver circuit for TFEL edge emitter device |
| US5389952A (en) * | 1992-12-02 | 1995-02-14 | Cordata Inc. | Low-power-consumption monitor standby system |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5375245A (en) * | 1993-02-22 | 1994-12-20 | Tandberg Data A/S | Apparatus for automatically reducing the power consumption of a CRT computer monitor |
| US5877735A (en) * | 1995-06-23 | 1999-03-02 | Planar Systems, Inc. | Substrate carriers for electroluminescent displays |
| JP3236243B2 (ja) * | 1997-06-11 | 2001-12-10 | キヤノン株式会社 | エレクトロ・ルミネセンス装置及びその駆動法 |
| JP3832125B2 (ja) * | 1998-01-23 | 2006-10-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US6323849B1 (en) | 1999-01-22 | 2001-11-27 | Motorola, Inc. | Display module with reduced power consumption |
| JP3642463B2 (ja) * | 1999-03-04 | 2005-04-27 | パイオニア株式会社 | 容量性発光素子ディスプレイ装置及びその駆動方法 |
| US20010045943A1 (en) * | 2000-02-18 | 2001-11-29 | Prache Olivier F. | Display method and system |
| US6809711B2 (en) | 2001-05-03 | 2004-10-26 | Eastman Kodak Company | Display driver and method for driving an emissive video display |
| US6594606B2 (en) * | 2001-05-09 | 2003-07-15 | Clare Micronix Integrated Systems, Inc. | Matrix element voltage sensing for precharge |
| AU2002309692A1 (en) * | 2001-05-09 | 2002-11-18 | Clare Micronix Integrated Systems, Inc. | Apparatus and method of periodic voltage sensing for control of precharging of a pixel |
| US7079130B2 (en) | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Method for periodic element voltage sensing to control precharge |
| US7079131B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
| JP3749147B2 (ja) * | 2001-07-27 | 2006-02-22 | シャープ株式会社 | 表示装置 |
| WO2003034390A2 (en) * | 2001-10-19 | 2003-04-24 | Clare Micronix Integrated Systems, Inc. | Precharge circuit and method for passive matrix oled display |
| AU2002343544A1 (en) * | 2001-10-19 | 2003-04-28 | Clare Micronix Integrated Systems, Inc. | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
| US20030169241A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert E. | Method and system for ramp control of precharge voltage |
| GB0209502D0 (en) * | 2002-04-25 | 2002-06-05 | Cambridge Display Tech Ltd | Display driver circuits |
| WO2003091983A1 (en) * | 2002-04-25 | 2003-11-06 | Cambridge Display Technology Limited | Display driver circuits for organic light emitting diode displays with skipping of blank lines |
| US20030222866A1 (en) * | 2002-05-30 | 2003-12-04 | Eastman Kodak Company | Display driver and method for driving an emissive video display in an image displaying device |
| GB2389952A (en) * | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Driver circuits for electroluminescent displays with reduced power consumption |
| GB2389951A (en) | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Display driver circuits for active matrix OLED displays |
| GB0309803D0 (en) | 2003-04-29 | 2003-06-04 | Cambridge Display Tech Ltd | Display driver methods and apparatus |
| GB2404274B (en) * | 2003-07-24 | 2007-07-04 | Pelikon Ltd | Control of electroluminescent displays |
| GB2404772B (en) * | 2003-08-04 | 2007-03-07 | Pelikon Ltd | Control of an electroluminescent display matrix |
| JP2007519975A (ja) * | 2004-01-31 | 2007-07-19 | リーディス テクノロジー インコーポレイテッド | ロー・ライン・フラッシングを排除する有機エレクトロルミネッセンス・ディスプレイ駆動回路 |
| JP2007127734A (ja) * | 2005-11-02 | 2007-05-24 | Fujifilm Corp | 放射線画像情報検出パネルおよび放射線画像情報読取装置 |
| KR100725313B1 (ko) * | 2006-06-23 | 2007-06-07 | 리디스 테크놀로지 인코포레이티드 | 로 라인 플래싱을 방지하는 유기 전계 발광 디스플레이구동 회로 |
| JP2008191353A (ja) * | 2007-02-05 | 2008-08-21 | Oki Electric Ind Co Ltd | 表示装置及びその表示方法 |
| CN104900676B (zh) * | 2015-04-29 | 2018-06-12 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN208141793U (zh) * | 2015-11-05 | 2018-11-23 | 倍耐克有限公司 | Ac驱动式分段式薄膜电致发光显示器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| GB1565364A (en) * | 1976-10-29 | 1980-04-16 | Smiths Industries Ltd | Display apparatus |
| DE2832999A1 (de) * | 1977-07-29 | 1979-02-15 | Sharp Kk | Elektrochrome anzeigeeinrichtung |
| JPS54130898A (en) * | 1978-03-31 | 1979-10-11 | Sharp Corp | Driving system of thin film el display device |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
| JPH0634154B2 (ja) * | 1983-01-21 | 1994-05-02 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
| JPS6097394A (ja) * | 1983-10-31 | 1985-05-31 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動装置 |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
-
1985
- 1985-10-15 JP JP60230659A patent/JPS6289090A/ja active Granted
-
1986
- 1986-10-06 GB GB8623943A patent/GB2183385B/en not_active Expired - Lifetime
- 1986-10-11 DE DE19863634686 patent/DE3634686A1/de active Granted
- 1986-10-15 US US06/918,902 patent/US4823121A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2183385B (en) | 1990-02-14 |
| JPH0569433B2 (ja) | 1993-10-01 |
| DE3634686A1 (de) | 1987-04-23 |
| DE3634686C2 (ja) | 1990-01-25 |
| GB8623943D0 (en) | 1986-11-12 |
| US4823121A (en) | 1989-04-18 |
| GB2183385A (en) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6289090A (ja) | Ｅｌパネル駆動装置 | |
| US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US20070120813A1 (en) | Electronphoretic display unit and associated driving method | |
| JPS6097394A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JP2685609B2 (ja) | 表示装置の駆動回路 | |
| JPH0528387B2 (ja) | ||
| JPH047592A (ja) | 表示装置の駆動方法 | |
| JP2647859B2 (ja) | 薄膜ｅｌ表示装置 | |
| US20040233142A1 (en) | Display device | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2628758B2 (ja) | 表示装置 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS60216389A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS60208798A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| EP1605431A1 (en) | Active-matrix display device with reduced number of electrodes | |
| JPH01210998A (ja) | 表示駆動装置 | |
| JPH0748134B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 |