JPH0569433B2 - - Google Patents

Info

Publication number
JPH0569433B2
JPH0569433B2 JP60230659A JP23065985A JPH0569433B2 JP H0569433 B2 JPH0569433 B2 JP H0569433B2 JP 60230659 A JP60230659 A JP 60230659A JP 23065985 A JP23065985 A JP 23065985A JP H0569433 B2 JPH0569433 B2 JP H0569433B2
Authority
JP
Japan
Prior art keywords
circuit
panel
line
voltage
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60230659A
Other languages
English (en)
Other versions
JPS6289090A (ja
Inventor
Atsushi Sakamoto
Shigeyuki Harada
Toshihiro Ooba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60230659A priority Critical patent/JPS6289090A/ja
Priority to GB8623943A priority patent/GB2183385B/en
Priority to DE19863634686 priority patent/DE3634686A1/de
Priority to US06/918,902 priority patent/US4823121A/en
Publication of JPS6289090A publication Critical patent/JPS6289090A/ja
Publication of JPH0569433B2 publication Critical patent/JPH0569433B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 技術分野 この発明はフラツト型ELパネル駆動装置、詳
しくは複数の薄膜エレクトロ・ルミネツセンス表
示セルをマトリツクス状に配置して成るELパネ
ル駆動装置に関する。
技術背景 例えば、第１図に示すように、ガラス基板１に
複数の帯状透明電極２を互いに平行に設け、この
上に第１誘電物質層３、エレクトロ・ルミネツセ
ンス（以下にELと記す）層４および第２誘電物
質層５を積層し、さらにその上に上記透明電極２
と直交するように複数の帯状背面電極６を設けて
形成した２重絶縁型容量性薄膜EL表示装置、い
わゆるフラツト型ELパネルが公知である。
この種の薄膜EL表示装置は、例えば、第２図
に示すような駆動回路により駆動される。
第２図において、１０は（Xi×Yj）個の容量
性薄膜EL表示セルをマトリツクス状に配置して
方形状の表示画面が形成された薄膜EL表示装置
（以下にELパネルという）であり、図中ELパネ
ルを形成する各EL表示セルの対向電極のみを示
す。このELパネルにおける各行（Ｘ方向）電極
群X1〜Xiが走査ラインとされかつ各列（Ｙ方向）
電極群Y1〜Yjがデータラインとされる。
２０は奇数行電極群、即ち奇数走査ラインX1，
X3，X5…とそれぞれ接続されたｎ型高耐圧MOS
トランジスタ群NT1，NT3，NT5…を含む集積
駆動回路（以下に走査側Ｎ−chMOSICという）、
３０は偶数行電極群、即ち偶数走査ラインX2，
X4，X6…とそれぞれ接続されたｎ型MOSトラン
ジスタ群NT2，NT4，NT6…を含む集積駆動回
路（以下に、走査側Ｎ−chMOSICという）であ
る。２１および３１はそれぞれ上記走査側Ｎ−
chMOSIC２０および３０中に形成されたシフト
レジスタである。これらのシフトレジスタ２１お
よび３１はそれぞれ走査ラインX1〜Xiの線順次
走査時の駆動パルス信号を走査側Ｎ−chMOSIC
２０および３０における各MOSトランジスタ
NT1〜NTiに印加するようになつている。
４０および５０は、上記走査側Ｎ−chMOSIC
２０および３０と同様、各奇数および偶数走査ラ
インと対応したｐ型高耐圧MOSトランジスタ群
PT1，PT3，PT5…およびPT2，PT4，PT6…を
含む集積駆動回路（以下に、走査側Ｐ−
chMOSICという）、４１および５１は走査側Ｐ−
chMOSIC４０および５０中に形成されたシフト
レジスタである。これらのシフトレジスタ４１お
よび５１はそれぞれ走査ラインX1〜Xiの線順次
走査時の駆動パルス信号を走査側Ｐ−chMOSIC
４０および５０における各MOSトランジスタ
PT1，PT3，PT5…およびPT2，PT4，PT6…に
印加するようになつている。
６０は列電極群、即ちデータラインY1〜Yjと
それぞれ接続されたｎ型高耐圧MOSトランジス
タ群Nt1〜Ntjを含む集積駆動回路（以下にデー
タ側Ｎ−chMOSICという）、６１は上記Ｎ−
chMOSIC６０中に形成されたシフトレジスタで
ある。
７０は各データラインY1〜Yjと接続されたダ
イオードから成るダイオードアレイである。この
ダイオードアレイ７０は各データラインをそれら
の駆動回路から分離するとともに該駆動回路に含
まれる種々のスイツチング素子への逆バイアスを
保護する。
８０は予備充電駆動回路、９０は電圧引き上げ
充電駆動回路、１００は書き込み駆動回路であ
る。
１１０は上記走査側Ｎ−chMOSIC２０および
３０用のソース電位切り換え回路であり、この回
路１１０の出力端子はＳ４信号がオフ時にアース
電位とされる。
第３図に上記したMOSIC２０，３０，４０，
５０および６０における各MOSトランジスタ並
びに回路８０，９０，１００および１１０の動作
タイムチヤートを、第４図に第２図のELパネル
１０における絵素、即ち、EL表示セルＡおよび
Ｂの対向電極間に印加される電圧を示す。
上記従来の駆動装置は以下のようにELパネル
１０を線順次駆動する。なお、第３図および第４
図に示す期間TX2は絵素Ａを含む走査ラインX2
が選択された状態、期間TX3は絵素Ｂを含む走
査ラインX3が選択された状態であることを示す。
この場合、絵素Ａは点灯、絵素Ｂは非点灯とす
る。また、この明細書において１フイールドとは
ELパネル１０の全走査ラインX1〜Xiに対する１
回の線順次駆動が行なわれる期間をいう。
第１フイールドの動作 第１段階T1：予備充電期間 ソース電位切り換え回路１１０の出力端子がア
ース電位とされ、走査側Ｎ−chMOSIC２０およ
び３０内のすべてのMOSトランジスタNT1〜
NTiがオンとされる。これと同時に、予備充電
駆動回路８０がオンとされ、その出力電圧1/2
VM＝30V）がダイオードアレイ７０を介して全
データラインY1〜Yjに印加され、当該ELパネル
１０全体が充電される。この時、データ側Ｎ−
chMOSIC６０内の全MOSトランジスタNt1〜
Ntj及び走査側Ｐ−chMOSIC４０および５０内
の全MOSトランジスタPT1〜PTiがオフとされ
る。
第２段階T2：放電および電圧引き上げ充電期間 走査側Ｎ−chMOSIC２０および３０内の全
MOSトランジスタNT1〜NTiがオフとされかつ
データ側Ｎ−chMOSIC６０内の選択データライ
ン、例えばY2と接続されたMOSトランジスタ
Nt2のみがオフのままとされ、他のデータライン
と接続されたMOSトランジスタNt1〜Ntjがオン
に切り換えられる。これと同時に、走査側Ｐ−
chMOSIC４０および５０内の全MOSトランジス
タPT1〜PTiがオンとされる。非選択データライ
ン（Yj≠２）上の各ELセルの充電電荷は、オン
とされるデータ側Ｎ−chMOSIC６０内のMOSト
ランジスタNt1〜Ntj（Nt2をのぞく）と走査側Ｐ
−chMOSIC４０および５０内の全MOSトランジ
スタPT1〜PTi並びに書き込み駆動回路１００内
のダイオード１０１とから成る接地回路を介して
放電される。
その後、電圧引き上げ充電駆動回路９０がオン
とされ、その出力電圧1/2VM＝30Vが全走査ラ
インX1〜Xiに印加され、ELパネル１０における
全走査側電極の電位が30Vに引き上げられる。こ
の時、走査側Ｎ−chMOSIC２０および３０内の
全MOSトランジスタNT1〜NTiがオフとされる。
この結果、走査ラインX1〜Xiの電位を規準とし
て選択データラインY2の電位は＋30V、非選択
データラインYj≠２の電位は−30Vとなる。
第３段階T3：書き込み駆動期間 線順次駆動において選択走査ラインX2と接続
された走査側Ｎ−chMOSIC３０内のMOSトラン
ジスタNT2のみがオンに切り換えられるととも
に偶数走査ラインのＰ−chMOSIC５０内の全
MOSトランジスタPT2〜PTiがオフとされる。
この時、奇数走査ライン側Ｐ−chMOSIC４０内
の全MOSトランジスタPT1〜PTi-1がオンとされ
るとともに書き込み駆動回路１００がオンとさ
れ、この回路１００の出力電圧VW＝190Vが奇
数走査ライン側Ｐ−chMOSIC４０内の全MOSト
ランジスタPT1〜PTi-1を介して全ての奇数走査
ラインX1，X3，X5…に印加され、これらの全奇
数走査ラインの電位が190Vに引き上げられる。
よつて当該ELパネル１０の容量結合性に基づき
当該選択走査ラインX2および選択データライン
Y2の交点に相当する絵素Ａのデータ側の電位は
VW＋1/2VM＝220Vに引き上げられる一方、非
選択データライン（Yj≠２）の電位はVW−1/2
VM＝160Vに引き上げられる（第４図参照）。
なお、選択走査ラインが奇数走査ラインである
場合には、偶数走査ラインと接続された走査側Ｐ
−chMOSIC５０内の全てのMOSトランジスタ
PT2〜PTiがオンとされ、よつて全ての偶数走査
ラインの電位が190Vに引き上げられる。
以上、選択走査ラインX2に関する動作を説明
したが、この第１段階から第３段階までの走査を
走査ラインX1からXiに対し順次行なうことによ
つて第１フイールドの駆動が完了する。次いで第
２フイールド駆動が開始される。
第２フイールドの動作 第１段階T1′：予備充電期間 この予備充電期間は、上記第１フイールドにお
ける第１段階と同様の操作が行なわれる。
第２段階T2′：放電および電圧引き上げ充電期間 走査側Ｎ−chMOSIC２０および３０内の全
MOSトランジスタNT1〜NTiがオフとされると
ともに第１フイールドにおける場合とは逆にデー
タ側Ｎ−chMOSIC６０における選択データライ
ンY2と接続されたMOSトランジスタNt2のみが
オンとされる一方、他の非選択データラインと接
続されたMOSトランジスタNt1〜Ntj（Nt2を除
く）がオフに切り換えられる。これと同時に、走
査側Ｐ−chMOSIC４０および５０内の全MOSト
ランジスタPT1〜PTiがオンとされる。選択デー
タラインの充電電荷は、データ側Ｎ−chMOSIC
６０内のオン状態のMOSトランジスタNt2、走
査側Ｐ−chMOSIC４０および５０内の全MOSト
ランジスタPT1〜PTi並びに書き込み駆動回路１
００内のダイオード１０１により形成される接地
回路を介して放電される。
次いで、電圧引き上げ充電駆動回路９０がオン
とされ、この回路９０の出力電圧1/2VM＝30V
が全走査ラインX1〜Xiに印加され、これらの走
査ラインX1〜Xiの電位が30Vに引き上げられる。
この時、走査側Ｎ−chMOSIC２０および３０内
の全MOSトランジスタNT1〜NTiはオフとされ
る。この結果、走査ラインの電位を基準として選
択データラインY2の電位は−30V、非選択デー
タライン（Yj≠２）の電位は＋30Vとなる。
第３段階T3′：書き込み駆動期間 選択走査ラインX2と接続された走査側Ｐ−
chMOSIC５０におけるMOSトランジスタPT2の
みがオンとされるとともにその他がオフに切り換
えられる。また、各偶数走査ラインと接続された
走査側Ｎ−chMOSIC３０における全てのMOSト
ランジスタNT2〜NTiがオフとされ、各奇数走
査ラインと接続された走査側Ｎ−chMOSIC２０
内の全MOSトランジスタNT1〜NTi−１がオン
に切り換えられる。次いで、書き込み駆動回路１
００に入力されるＳ３１信号およびＳ３２信号に
よつて、この回路１００の出力電圧VW＋1/2
VMがオン状態のMOSトランジスタPT2を介し
て選択走査ラインX2に印加され、該選択走査ラ
インX2の電位を220Vとする。この時ソース電位
切り換え回路１１０の出力電圧が1/2VM＝30V
に切り換えられ、各奇数走査ラインと接続された
Ｎ−chMOSIC２０における各MOSトランジスタ
NT1，NT3，NT5…のソース電位が30Vとされ、
これらの奇数走査ラインの電位が＋30Vに引き上
げられる。これにより、当該ELパネル１０の容
量結合性に基づき選択データラインY2の電位が
−220Vに引き下げられる一方、非選択データラ
インYj≠２の電位は−160Vに引き下げられる
（第４図参照）。
なお、走査ラインが奇数ラインである場合、走
査側Ｐ−chMOSIC４０における選択走査ライン
と接続されたMOSトランジスタおよび走査側Ｎ
−chMOSIC３０における全MOSトランジスタ
NT2〜NTiがオンとされる。
上記第１段階から第３段階の操作が全走査ライ
ンX1〜Xiに対して順次行なわれ、これで第２フ
イールドの動作が完了する。
上記従来の駆動装置によれば、選択走査ライン
と選択データラインとの交点に相当するEL表示
セルには予備充電電圧（1/2VM）と書き込み電
圧（VW）の加算電圧（1/2VM＋VM＝±220V）
が印加される一方、選択走査ラインおよび非選択
データラインの交点に相当するEL表示セルには
書き込み電圧（VW）と予備充電電圧（1/2VM）
の減算電圧（±160V）が印加され、このように
して発光しきい値電圧が約190VとされるEL表示
セルは点灯または非点灯とするように駆動され
る。
また、第４図から明らかなように、第１フイー
ルドと第２フイールドの２つのフイールドをもつ
てELパネル１０は交流駆動される。このように、
第１および第２フイールドでいずれ（走査ライ
ン）においても正・負の書き込みパルスが加えら
れるタイミング関係が同一とされ、予備充電電圧
による直流電圧の影響をも相殺されるようになつ
ている。
ところで、上記ELパネル１０を用いて文字等
を表示する際、選択走査ライン上に点灯絵素が存
在しない状態となることが度々生じる。例えば、
上記ELパネル１０において数行の文章を表示す
る際の行間とか、20行分の表示能力を有する表示
画面に対し数行分が表示に使用されて残りの10数
行分がブランクとされる場合等である。
このように表示画面における数行分のみが表示
に使用される場合、当該表示画面における非表示
部分の走査ラインを駆動する際、当該選択走査ラ
インと選択データラインとの交点に相当する表示
セルに対し上述した予備充電電圧（30V）および
書き込み電圧（190V）が印加され、可なりの電
力が無駄に消費されるという問題があつた。
解決しようとする課題 この発明は、上記問題点を解消するためになさ
れたものであり、ELパネルを線順次駆動するに
あたり、選択走査ライン上に点灯絵素が存在する
かどうかを判別し、点灯絵素が存在しないと判別
されたときには当該選択走査ライン上の各EL表
示セルへの予備充電電圧および書き込み電圧の印
加を阻止し、最小限の消費電力をもつてELパネ
ルの有効な表示を行うようにしたELパネル駆動
装置を提供することを目的とする。
以下に、この発明を実施例を示す添付図面とと
もに説明する。
実施例 第５図にはこの発明の一実施例のELパネル駆
動装置のブロツク図を示す。
上記ELパネル駆動装置は、第２図の従来形式
の装置と比べて二重の点線で囲んで示される駆動
電圧制御回路１４０を付加した点が異なり、その
他の構成部分は同一であり、これらの構成部分に
は第２図におけると同一の符号を付してその詳細
な説明を省略する。
第５図において、二重の点線で囲んで示す駆動
電圧制御回路１４０は選択走査ライン上に点灯絵
素、即ち、表示データが存在するかどうかを判別
する判別回路１５１と駆動電圧信号阻止回路１５
２とから構成される。
判別回路１５１は３つのリセツト端子Ｒ付フリ
ツプフロツプ１４１，１４２および１４３とイン
バータ１４４とから構成される。フリツプフロツ
プ１４１のＱ出力端子はフリツプフロツプ１４２
のＤ入力端子と接続され、該フリツプフロツプ１
４２のＱ出力端子はフリツプフロツプ１４３のＤ
入力端子と接続される。フリツプフロツプ１４１
のクロツク端子CLに図示しない表示制御回路か
ら表示データ信号が入力されるとともにリセツト
端子Ｒにリセツト信号が入力される一方、上記表
示制御回路からインバータ１４４を介して２段目
のフリツプフロツプ１４２のクロツク端子CLお
よび最終段のフリツプフロツプ１４３のクロツク
端子CLに当該表示データの有効期間を表わす信
号HDが入力されるようになつている。この構成
により、判別回路１５１は表示制御回路からEL
パネル１０に表示すべき表示データ信号、即ち、
各走査ラインにおける絵素の点灯または非点灯を
表わすデータ信号、リセツト信号および当該表示
データの有効期間を表わす信号を受けて次の駆動
すべき走査ライン、即ち、選択走査ライン上に点
灯絵素が存在するかどうかを判定する。次の走査
ライン上に点灯絵素が１つでも存在する場合には
該走査ラインの駆動、すなわち、選択時に出力端
子Q3に“１”を、全く存在しない場合には該出
力端子Q3に“０”を出力するようになつている。
駆動電圧信号阻止回路１５２は４つの２入力ア
ンドゲート１４６，１４７，１４８および１４９
を用いて構成される。各アンドゲート１４６〜１
４９の一方の入力端子は共通に上記判別回路１５
１の出力端子Q3と接続され、これらのアンドゲ
ートの他方の入力端子は上記表示制御回路と接続
されてそれぞれ予備充電指令信号Ｓ１、電圧引き
上げ充電指令信号Ｓ２、書き込み指令信号Ｓ３１
およびソース電位切り換え指令信号Ｓ４が入力さ
れるようになつている。この構成により、上記判
別回路１５１の出力が“０”、即ち選択走査ライ
ン上に点灯絵素が全く存在しない場合、全てのア
ンドゲート１４６〜１４９を閉じて信号Ｓ１，Ｓ
２，Ｓ３１およびＳ４を遮断し、ELパネル１０
における選択走査ライン上の各EL表示セルに対
する予備充電電圧（１／2VM＝30V）および書
き込み電圧（VW＝190V）の印加を阻止する。
次に、上記構成のELパネル駆動装置の動作を
第６図のタイムチヤートを用いて説明する。
第５図に示すELパネル１０において走査ライ
ンX2上の絵素Ａが点灯され、次の走査ラインX3
上には点灯絵素が全く存在しないものとする。ま
た、走査ラインX1上には点灯絵素が存在し、し
たがつてフリツプフロツプ１４２および１４３の
出力Q2およびQ3が“１”の状態にあるとする。
いま、走査ラインX1が駆動、即ち、走査ライ
ンX1の選択された状態にあるとする。この走査
ラインX1の選択期間において、図示しない表示
制御回路から次の走査ラインX2に関する表示デ
ータ信号（点灯“１”、非点灯“０”）が判別回路
１５１のフリツプフロツプ１４１のクロツク端子
CLに入力される。該表示データ信号に点灯信号
“１”が１つでも存在する場合、フリツプフロツ
プ１４１の出力Q1が“１”となる。走査ライン
X2には点灯絵素Ａが存在するフリツプフロツプ
１４１の出力Q1が“１”とされる。
次に、データ有効期間信号HDの立ち下がり
時、したがつて該HD信号の反転信号の立ち
上がり時にフリツプフロツプ１４２のクロツク端
子CLに信号“１”が印加される。この時、フリ
ツプフロツプ１４２の出力Q2は“１”に保持さ
れる。
次いで、HD信号が“０”の期間中に上記表示
制御回路から判別回路１５１のフリツプフロツプ
１４１にリセツト信号が印加され、該リセツト信
号の立ち下りにより出力Q1が“０”に切り換わ
る。
このように、走査ラインX1の選択期間中、判
別回路１５１の出力Q3は“１”に保持される。
よつて駆動電圧信号阻止回路１５２の各アンドゲ
ート１４６〜１４９は上記表示制御回路からそれ
ぞれ予備充電指令信号Ｓ１、電圧引き上げ充電指
令信号Ｓ２、書き込み指令信号Ｓ３１およびソー
ス電位切り換え指令信号Ｓ４を回路８０，９０，
１００および１１０に入力する。よつて、当該走
査ラインX1に対し第２図の従来の駆動装置にお
けると同様に第１〜第３段階が実行される。
その後、上記HD信号が判別回路１５１に印加
され、即ち次の走査ラインX2の駆動が開始され
る。これと同時に、上記表示制御回路から判別回
路１５１に次の走査ラインX3に関する表示デー
タ信号が入力される。この走査ラインX3上には
点灯絵素が全く存在せず、したがつてフリツプフ
ロツプ１４１のクロツク端子CLには“１”信号
が入力されず、その出力Ｑ１は元の状態、即ち、
“０”とされる。また、フリツプフロツプ１４２
および１４３の出力Ｑ２およびＱ３も元の状態Ｑ
２＝Ｑ３＝“１”を保持する。
次いで、上記信号HDが立ち下ると、該信号
HDがインバータ１４４により反転され、この反
転信号がフリツプフロツプ１４２のクロツク
端子CLに入力される。これにより、フリツプフ
ロツプ１４２の出力Ｑ２は“０”に切り換えられ
る。これは次ぎの走査ラインX3上に点灯絵素が
全く存在しないことを表す。
その後、走査ラインX1の選択時と同様、フリ
ツプフロツプ１４１のリセツト端子Ｒにリセツト
信号が印加されるが、その出力Ｑ１は“０”であ
り、したがつてその状態“０”に出力Ｑ１が保持
される。このＱ１＝Ｑ２＝“０”およびＱ３＝
“１”は次のHD信号の立ち上りまで、即ち次の
走査ラインX3の駆動が開始されるまで保持され
る。
このように走査ラインX2の駆動時、判別回路
１５１の出力Ｑ３は“１”とされ、よつて当該走
査ラインX2は上述した走査ラインX1に対する操
作と同様にして駆動される。この様子を第７図お
よび第８図に示す。なお、第７図において、各
MOSIC２０，３０，４０，５０および６０の動
作は第３図におけると同様であり、これらの
MOSICの動作の説明を省略する。
第８図から明らかなように、走査ラインX2お
よびデータラインY2の選択時、判別回路１５１
の出力Ｑ３が“１”とされ、したがつて全てのア
ンドゲート１４６〜１４９が開とされ、よつて予
備充電指令信号Ｓ１、電圧引き上げ充電指令信号
Ｓ２、書き込み指令信号Ｓ３１およびソース電位
切り換え指令信号Ｓ４がそれぞれ回路８０，９
０，１００および１１０に印加され、当該絵素Ａ
には予備充電電圧（30V）および書き込み電圧
（190V）が印加される。よつて、第１フイールド
においては１／2VM＋VW＝220Vが絵素Ａに印
加されて点灯するとともに第２フイールドにおい
ては−220Vが印加されて点灯する。
次いで、上記HD信号が判別回路１５１のフリ
ツプフロツプ１４３のクロツク端子CLに入力さ
れて次の走査ラインX3の駆動が開始されると、
該フリツプフロツプ１４３の出力Ｑ３が“０”に
切り換えられる。この出力Ｑ３＝“０”は走査ラ
インX2の選択期間における判別結果、即ち、当
該走査ラインX3上に点灯絵素が全く存在しない
ことを示す。これと同時に、前述の走査ライン
X1およびX2の選択時におけると同様にして、上
記表示制御回路から次の走査ラインX4に関する
表示データ信号が判別回路１５１に入力され、前
述の動作と同様にしてデータ判別を行う。そし
て、次のHD信号の立ち上り、即ち、走査ライン
X4の駆動が開始されるまで当該判別回路１５１
の出力Ｑ３は“０”に保持される。
このようにして、走査ラインX3の選択期間に
おける判別回路１５１および駆動電圧信号阻止回
路１５２の様子を第７図および第８図に示す。第
７図に示すように、走査ラインX3の選択時、即
ち、絵素Ｂの駆動時に判別回路１５１の出力Ｑ３
が“０”とされ、駆動電圧信号阻止回路１５２の
全てのアンドゲート１４６〜１４９が閉じられ、
上記信号Ｓ１，Ｓ２，Ｓ３１およびＳ４が回路８
０，９０，１００および１１０に印加されるのが
阻止される。この結果、第８図に示すように、当
該選択走査ラインX3上の絵素Ｂおよび非選択走
査ライン上の絵素Ａには第１フイールドおよび第
２フイールドのいずれにおいても予備充電電圧
（30V）および書き込み電圧の印加が阻止される。
その後、走査ラインX4，5…Xiが線順次駆動され
る。この動作は上述したと同様にして行なわれ、
その説明を省略する。
以上に説明したように上記構成の駆動装置によ
れば、選択走査ライン上に点灯絵素が全く存在し
ないときには駆動電圧信号制御回路１４０により
ELパネル１０における当該走査ライン上の各非
点灯EL表示セルに予備充電電圧および書き込み
電圧が無駄に印加されるのを阻止し、必要最小限
の消費電力をもつて当該ELパネルにおける表示
を行うことができる。
また、上記駆動装置は何ら支障もなく２つの第
１および第２フイールドをもつて交流駆動を行う
ことができ、ELパネル１０の各EL表示セルには
略同レベルで異極性の電圧が印加される。よつて
従来の駆動方式におけると同様に当該ELパネル
１０の発光機能の劣化を有効に抑制することがで
きる。
効 果 以上に説明したことから明らかなように、この
発明によれば、複数の容量性EL表示セルをマト
リツクス状に配置してなるELパネルにおける各
行の走査側電極群を線順次走査し、表示データに
応じて選択走査ライン上のEL表示セルに予備充
電電圧および書き込み電圧を印加することにより
該表示データに該当する表示セルを点灯させて画
像を表示するにあたり、判別回路により選択走査
ライン上に点灯絵素が全く存在しないと判定され
たときには駆動電圧信号阻止回路により当該選択
走査ライン上の各EL表示セルへの予備充電電圧
および書き込み電圧の印加を阻止するようにした
から、非点灯とされる走査ラインに対して不要な
電圧が印加されることがなく、最小限の消費電力
をもつてELパネルの表示駆動を行うことができ
る。
また、この発明は交流駆動方式のELパネル駆
動装置として何ら支障もなく使用することができ
る。
【図面の簡単な説明】
第１図は本発明を適用できる二重絶縁型容量性
ELパネルの一部切欠部分斜視図、第２図は第１
図のELパネルを駆動するための従来の駆動装置
の概略回路図、第３図は第２図の装置における主
要構成部分の動作タイミングを示すタイムチヤー
ト、第４図は第２図のELパネルにおける点灯絵
素Ａおよび非点灯絵素Ｂに印加される電圧を示す
グラフ、第５図は本発明の一実施例のELパネル
駆動装置の概略回路図、第６図は第５図の装置に
おける駆動電圧信号制御回路の動作タイミングを
示すタイムチヤート、第７図は第５図の装置にお
ける主要構成部分の動作タイミングを示すタイム
チヤート、第８図は第５図のELパネルにおける
点灯絵素Ａおよび非点灯絵素Ｂに印加される電圧
を示すグラフである。 １０……ELパネル（容量性薄膜EL表示装置）、
２０，３０……走査側Ｎ−ch集積駆動回路（走
査側Ｎ−chMOSIC）、２１，３１……シフトレジ
スタ、４０，５０……走査側Ｐ−ch集積駆動回
路、４１，５１……シフトレジスタ、６０……デ
ータ側Ｎ−ch集積駆動回路（データ側Ｎ−
chMOSIC）、６１……シフトレジスタ、７０……
ダイオードアレイ、８０……予備充電駆動回路、
９０……電圧引き上げ充電駆動回路、１００……
書き込み駆動回路、１１０……ソース電位切り換
え回路、１４０……データ判別及び駆動電圧信号
制御回路、１４１〜１４３……フリツプフロツ
プ、１４４……インバータ、１４６〜１４９……
アンドゲート、１５１……判別回路、１５２……
駆動電圧信号阻止回路。

Claims (1)

  1. 【特許請求の範囲】 １ 対向電極間にEL発光層を挾み込んで成る複
    数のEL表示セルをマトリツクス状に配置して表
    示画面を形成したELパネルにおける各行のEL表
    示セル群の走査ラインに線順次に予備充電電圧を
    印加する回路、 上記ELパネルに対する表示データに基づき書
    き込み絵素を含む走査ライン上のEL表示セル群
    に書き込み電圧を印加する回路、 上記表示データに基づき走査ライン上に点灯絵
    素が存在するかどうかを判別する回路、および 上記走査ライン上に点灯絵素が全く存在しない
    ときに該走査ラインの選択時に上記予備充電電圧
    および書き込み電圧の印加を阻止する回路 を具備することを特徴とするELパネル駆動装置。
JP60230659A 1985-10-15 1985-10-15 Ｅｌパネル駆動装置 Granted JPS6289090A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60230659A JPS6289090A (ja) 1985-10-15 1985-10-15 Ｅｌパネル駆動装置
GB8623943A GB2183385B (en) 1985-10-15 1986-10-06 Electroluminescent panel driving system
DE19863634686 DE3634686A1 (de) 1985-10-15 1986-10-11 Steuersystem fuer eine elektrolumineszierende bildanzeige
US06/918,902 US4823121A (en) 1985-10-15 1986-10-15 Electroluminescent panel driving system for driving the panel's electrodes only when non-blank data is present to conserve power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230659A JPS6289090A (ja) 1985-10-15 1985-10-15 Ｅｌパネル駆動装置

Publications (2)

Publication Number Publication Date
JPS6289090A JPS6289090A (ja) 1987-04-23
JPH0569433B2 true JPH0569433B2 (ja) 1993-10-01

Family

ID=16911274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230659A Granted JPS6289090A (ja) 1985-10-15 1985-10-15 Ｅｌパネル駆動装置

Country Status (4)

Country Link
US (1) US4823121A (ja)
JP (1) JPS6289090A (ja)
DE (1) DE3634686A1 (ja)
GB (1) GB2183385B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647859B2 (ja) * 1987-09-16 1997-08-27 シャープ株式会社 薄膜ｅｌ表示装置
US4982183A (en) * 1988-03-10 1991-01-01 Planar Systems, Inc. Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device
JP2527820B2 (ja) * 1989-08-14 1996-08-28 株式会社テック 端面発光型ｅｌプリンタ
US5126727A (en) * 1989-09-25 1992-06-30 Westinghouse Electric Corp. Power saving drive circuit for tfel devices
GB9125331D0 (en) * 1991-11-28 1992-01-29 Shaye Communications Ltd Illumination of displays
JPH05158430A (ja) * 1991-12-03 1993-06-25 Rohm Co Ltd 表示装置
US5774116A (en) * 1992-01-31 1998-06-30 Siemens Nixdorf Informationssysteme Aktiengesellschaft Electric functional unit and cathode ray tube visual display unit
US5227696A (en) * 1992-04-28 1993-07-13 Westinghouse Electric Corp. Power saver circuit for TFEL edge emitter device
US5389952A (en) * 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US5375245A (en) * 1993-02-22 1994-12-20 Tandberg Data A/S Apparatus for automatically reducing the power consumption of a CRT computer monitor
US5877735A (en) * 1995-06-23 1999-03-02 Planar Systems, Inc. Substrate carriers for electroluminescent displays
JP3236243B2 (ja) * 1997-06-11 2001-12-10 キヤノン株式会社 エレクトロ・ルミネセンス装置及びその駆動法
JP3832125B2 (ja) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US6323849B1 (en) 1999-01-22 2001-11-27 Motorola, Inc. Display module with reduced power consumption
JP3642463B2 (ja) * 1999-03-04 2005-04-27 パイオニア株式会社 容量性発光素子ディスプレイ装置及びその駆動方法
US20010045943A1 (en) * 2000-02-18 2001-11-29 Prache Olivier F. Display method and system
US6809711B2 (en) * 2001-05-03 2004-10-26 Eastman Kodak Company Display driver and method for driving an emissive video display
US7079131B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Apparatus for periodic element voltage sensing to control precharge
US7079130B2 (en) 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Method for periodic element voltage sensing to control precharge
US6594606B2 (en) * 2001-05-09 2003-07-15 Clare Micronix Integrated Systems, Inc. Matrix element voltage sensing for precharge
AU2002309692A1 (en) * 2001-05-09 2002-11-18 Clare Micronix Integrated Systems, Inc. Apparatus and method of periodic voltage sensing for control of precharging of a pixel
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
US20030169241A1 (en) * 2001-10-19 2003-09-11 Lechevalier Robert E. Method and system for ramp control of precharge voltage
AU2002362878A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Precharge circuit and method for passive matrix oled display
WO2003034385A2 (en) * 2001-10-19 2003-04-24 Clare Micronix Integrated Systems, Inc. System and method for illumination timing compensation in response to row resistance
GB0209502D0 (en) * 2002-04-25 2002-06-05 Cambridge Display Tech Ltd Display driver circuits
EP1497817A1 (en) * 2002-04-25 2005-01-19 Cambridge Display Technology Limited Display driver circuits for organic light emitting diode displays with skipping of blank lines
US20030222866A1 (en) * 2002-05-30 2003-12-04 Eastman Kodak Company Display driver and method for driving an emissive video display in an image displaying device
GB2389951A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
GB2389952A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
GB0309803D0 (en) 2003-04-29 2003-06-04 Cambridge Display Tech Ltd Display driver methods and apparatus
GB2404274B (en) * 2003-07-24 2007-07-04 Pelikon Ltd Control of electroluminescent displays
GB2404772B (en) * 2003-08-04 2007-03-07 Pelikon Ltd Control of an electroluminescent display matrix
JP2007519975A (ja) * 2004-01-31 2007-07-19 リーディス テクノロジー インコーポレイテッド ロー・ライン・フラッシングを排除する有機エレクトロルミネッセンス・ディスプレイ駆動回路
JP2007127734A (ja) * 2005-11-02 2007-05-24 Fujifilm Corp 放射線画像情報検出パネルおよび放射線画像情報読取装置
KR100725313B1 (ko) * 2006-06-23 2007-06-07 리디스 테크놀로지 인코포레이티드 로 라인 플래싱을 방지하는 유기 전계 발광 디스플레이구동 회로
JP2008191353A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 表示装置及びその表示方法
CN104900676B (zh) * 2015-04-29 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2017077181A1 (en) * 2015-11-05 2017-05-11 Beneq Oy Electroluminescent display driving method and electroluminescent display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885196A (en) * 1972-11-30 1975-05-20 Us Army Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry
US4032818A (en) * 1975-11-10 1977-06-28 Burroughs Corporation Uniform current level control for display panels
GB1565364A (en) * 1976-10-29 1980-04-16 Smiths Industries Ltd Display apparatus
DE2832999A1 (de) * 1977-07-29 1979-02-15 Sharp Kk Elektrochrome anzeigeeinrichtung
JPS54130898A (en) * 1978-03-31 1979-10-11 Sharp Corp Driving system of thin film el display device
US4338598A (en) * 1980-01-07 1982-07-06 Sharp Kabushiki Kaisha Thin-film EL image display panel with power saving features
US4485379A (en) * 1981-02-17 1984-11-27 Sharp Kabushiki Kaisha Circuit and method for driving a thin-film EL panel
JPH0634154B2 (ja) * 1983-01-21 1994-05-02 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS6097394A (ja) * 1983-10-31 1985-05-31 シャープ株式会社 薄膜ｅｌ表示装置の駆動装置
DE3511886A1 (de) * 1984-04-02 1985-10-03 Sharp K.K., Osaka Treiberschaltung zum ansteuern eines duennfilm-el-displays

Also Published As

Publication number Publication date
GB2183385B (en) 1990-02-14
US4823121A (en) 1989-04-18
GB2183385A (en) 1987-06-03
DE3634686A1 (de) 1987-04-23
GB8623943D0 (en) 1986-11-12
JPS6289090A (ja) 1987-04-23
DE3634686C2 (ja) 1990-01-25

Similar Documents

Publication Publication Date Title
JPH0569433B2 (ja)
US11335243B2 (en) Display panel and display device
US11081061B2 (en) Shift register, gate driving circuit, display device and gate driving method
WO2019227946A1 (zh) 显示面板及其驱动方法、显示装置
US4888523A (en) Driving circuit of thin membrane EL display apparatus
KR100516238B1 (ko) 표시 장치
US11127359B2 (en) Display panel, method for driving the same and display device
US4686426A (en) Thin-film EL display panel drive circuit with voltage compensation
CN110268465A (zh) 像素电路、显示面板及像素电路的驱动方法
JPH0634151B2 (ja) 薄膜ｅｌ表示装置の駆動回路
JPH0748137B2 (ja) 薄膜ｅｌ表示装置の駆動方法
JP2002297095A (ja) 発光型表示装置
WO2021208729A1 (zh) 显示驱动模组、显示驱动方法和显示装置
JPH07109798B2 (ja) 薄膜ｅｌ表示装置の駆動回路
EP2498244A1 (en) Pixel circuit and display device
US20070120813A1 (en) Electronphoretic display unit and associated driving method
US4893060A (en) Drive circuit for a thin-film electroluminescent display panel
JPH0528387B2 (ja)
US20040233142A1 (en) Display device
US5032829A (en) Thin film el display device
US11538397B2 (en) First shift register, driving method thereof, gate driving circuit, and display device
JPH0748138B2 (ja) エレクトロルミネッセンス表示装置の駆動方式
EP1605431A1 (en) Active-matrix display device with reduced number of electrodes
JPS62513B2 (ja)
JPH0620318Y2 (ja) 薄膜ｅｌ表示装置の駆動回路