JPS6243737A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPS6243737A JPS6243737A JP18175785A JP18175785A JPS6243737A JP S6243737 A JPS6243737 A JP S6243737A JP 18175785 A JP18175785 A JP 18175785A JP 18175785 A JP18175785 A JP 18175785A JP S6243737 A JPS6243737 A JP S6243737A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- interruption
- memory
- new
- psw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、習速でアクセスすることのできる比較的小容
量のバッファメモリを内蔵し、主記憶上の情報を一定０
）大きさごとに一旦バッツァメモリに移送して、該バッ
ファメモリをアクセスする（以下キャッシュ方式という
。）ことにより、処理の高速化を図っている処理装置の
割り込み処理の高速化に関する。
量のバッファメモリを内蔵し、主記憶上の情報を一定０
）大きさごとに一旦バッツァメモリに移送して、該バッ
ファメモリをアクセスする（以下キャッシュ方式という
。）ことにより、処理の高速化を図っている処理装置の
割り込み処理の高速化に関する。
従来の装置は、特開昭５９−１７６８４８号公報に記載
のようにキャッシュ方式において、新／旧ＰＳＷ（プロ
グラム状態語）は一般のプログラムやデータと同様にプ
ログラムの実行状態に応じて主記憶とバッファメモリと
の間を移送されるため、前記技術をもってしても割り込
み発生時、主記憶の新ＰＳＷの含まれる領域をバッファ
メモリにストアしてその中から該当する新ＰＳＷを現Ｐ
ＳＷレジスタにロードするための長い移送時間を要する
欠点があった。
のようにキャッシュ方式において、新／旧ＰＳＷ（プロ
グラム状態語）は一般のプログラムやデータと同様にプ
ログラムの実行状態に応じて主記憶とバッファメモリと
の間を移送されるため、前記技術をもってしても割り込
み発生時、主記憶の新ＰＳＷの含まれる領域をバッファ
メモリにストアしてその中から該当する新ＰＳＷを現Ｐ
ＳＷレジスタにロードするための長い移送時間を要する
欠点があった。
本発明の目的は、上記欠点をなくすため、割り込み発生
時、主記憶の新ＰＳＷの含まれる領域をバッファメモリ
にストアする処理手順を不要とする割り込み制御方式を
提供することにある。
時、主記憶の新ＰＳＷの含まれる領域をバッファメモリ
にストアする処理手順を不要とする割り込み制御方式を
提供することにある。
従来技術に示した方式が採用されてきた背景は、バッフ
ァメモリに使用される高速メモリ素子が比較的小容量で
高価であり、装置価格を低減させることに主眼が置かれ
たことにある。しかし７、メモリ素子の島速、大容量、
低価格化は半導体技術の進歩と伴に近年急速に実現され
ている。こうした状況より本発明においては、上記目的
を達成するため、プロセッサの各割り込みに対応するｔ
ｈＰ ＳＷの領域を一般のバッファメモリとは別のバッ
ファメモリに固定的に収容することにより、より高速な
割り込み制御方式を実現するものである。
ァメモリに使用される高速メモリ素子が比較的小容量で
高価であり、装置価格を低減させることに主眼が置かれ
たことにある。しかし７、メモリ素子の島速、大容量、
低価格化は半導体技術の進歩と伴に近年急速に実現され
ている。こうした状況より本発明においては、上記目的
を達成するため、プロセッサの各割り込みに対応するｔ
ｈＰ ＳＷの領域を一般のバッファメモリとは別のバッ
ファメモリに固定的に収容することにより、より高速な
割り込み制御方式を実現するものである。
以下、本発明の一実施例を第１図により説明する。
第１図は、情報処理装置のブロック図であって、１はプ
ロセッサ、２は一般のプログラムデータが収容されるバ
ックアメモリ、５は本発明によろ耐／旧ＰＳＷ領域（シ
ステムエリア）を収容するバックアメモリ、４は主記憶
、５は現ＰＳＷ用レジスタを示している。
ロセッサ、２は一般のプログラムデータが収容されるバ
ックアメモリ、５は本発明によろ耐／旧ＰＳＷ領域（シ
ステムエリア）を収容するバックアメモリ、４は主記憶
、５は現ＰＳＷ用レジスタを示している。
キャッシュ方式の賜金、通常バッファメモリ２．３と主
記憶４とのアクセスは図示されていないアドレス変換機
構により実現されるが、本発明においてバックアメモリ
２．乙はともしてプロセンサ１から見て同一アドレス空
間に存在するか、バックアメモリ２は主記憶４の写し情
報であり、そのアドレス領域はアドレス変換機構に組み
込まれているのに対し、バッファメモリ５は固定的に割
り付けられたアドレス惟域であり、主記憶を参照する機
構はない。なお、あくまでもバッファメモリ２と３とは
同様に高速メモリ素子で構成される。
記憶４とのアクセスは図示されていないアドレス変換機
構により実現されるが、本発明においてバックアメモリ
２．乙はともしてプロセンサ１から見て同一アドレス空
間に存在するか、バックアメモリ２は主記憶４の写し情
報であり、そのアドレス領域はアドレス変換機構に組み
込まれているのに対し、バッファメモリ５は固定的に割
り付けられたアドレス惟域であり、主記憶を参照する機
構はない。なお、あくまでもバッファメモリ２と３とは
同様に高速メモリ素子で構成される。
第１図においては常時、新／旧１）ＳＷσ）領域がバッ
ファメモリ３に収容されており、プロセッサから直接高
速にアクセス可能なため、割り込み原因が発生すると、
該割り込み原因に対応するＩｐｓｗがバッファメモリ３
から直接現ＰＳＷ用レジスタ５にロードさね、その処理
が行われる。
ファメモリ３に収容されており、プロセッサから直接高
速にアクセス可能なため、割り込み原因が発生すると、
該割り込み原因に対応するＩｐｓｗがバッファメモリ３
から直接現ＰＳＷ用レジスタ５にロードさね、その処理
が行われる。
本実施例によれば、割り込み処理に伴ない、新ＰＳＷの
含まれる主記憶の領域をバックアメモリにストアする処
理手順が不要であり、割り込み処理の高連化および、制
御用金物の低減が可能となる。
含まれる主記憶の領域をバックアメモリにストアする処
理手順が不要であり、割り込み処理の高連化および、制
御用金物の低減が可能となる。
本発明によねば、割り込み処理に伴ない、新ＰＳＷの含
まれる主記憶の領域をバックアメモリにストアする処理
平頂が不要となるので、割り込み処理の高速化および、
制御用金物の低減の効果がある。
まれる主記憶の領域をバックアメモリにストアする処理
平頂が不要となるので、割り込み処理の高速化および、
制御用金物の低減の効果がある。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図である。 １・・・・・プロセッサ、 ４・・・・・・主記憶、
ク図である。 １・・・・・プロセッサ、 ４・・・・・・主記憶、
Claims (1)
- １、主記憶上の一定の大きさの領域を単位として情報を
バッファメモリに書き込んで、該バッファメモリにアク
セスして処理を行う情報処理装置において、プロセッサ
の各割り込みに対応する新ＰＳＷの領域を前記バッファ
メモリとは別のバッファメモリに固定的に収容すること
を特徴とする割り込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18175785A JPS6243737A (ja) | 1985-08-21 | 1985-08-21 | 割り込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18175785A JPS6243737A (ja) | 1985-08-21 | 1985-08-21 | 割り込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243737A true JPS6243737A (ja) | 1987-02-25 |
Family
ID=16106354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18175785A Pending JPS6243737A (ja) | 1985-08-21 | 1985-08-21 | 割り込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9009422B2 (en) | 2010-08-10 | 2015-04-14 | Fujitsu Limited | Information processing apparatus and interrupt control method |
-
1985
- 1985-08-21 JP JP18175785A patent/JPS6243737A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9009422B2 (en) | 2010-08-10 | 2015-04-14 | Fujitsu Limited | Information processing apparatus and interrupt control method |
| US9069742B1 (en) | 2010-08-10 | 2015-06-30 | Fujitsu Limited | Information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175983B1 (ko) | 데이타 처리 시스템 | |
| JPH01269142A (ja) | 計算機システム | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
| JPH024020B2 (ja) | ||
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS63217460A (ja) | バツフア制御回路 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH07160577A (ja) | キャッシュメモリ制御装置 | |
| JPS58175187A (ja) | ペ−ジ制御方式 | |
| JPH0447344B2 (ja) | ||
| JPH04333950A (ja) | 情報処理システム | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS6055454A (ja) | デ−タ転送制御方式 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPS6047613B2 (ja) | マイクロプログラム制御方式 | |
| JPH0511331B2 (ja) | ||
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS6146854B2 (ja) | ||
| JPS63141135A (ja) | 仮想計算機システム | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ |