JPS58175187A - ペ−ジ制御方式 - Google Patents

ペ−ジ制御方式

Info

Publication number
JPS58175187A
JPS58175187A JP5758482A JP5758482A JPS58175187A JP S58175187 A JPS58175187 A JP S58175187A JP 5758482 A JP5758482 A JP 5758482A JP 5758482 A JP5758482 A JP 5758482A JP S58175187 A JPS58175187 A JP S58175187A
Authority
JP
Japan
Prior art keywords
page
register
data
general
act
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5758482A
Other languages
English (en)
Inventor
Takaharu Kosuge
小菅 隆治
Hajime Ito
伊藤 甫
Takatoshi Osada
長田 荘十司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5758482A priority Critical patent/JPS58175187A/ja
Publication of JPS58175187A publication Critical patent/JPS58175187A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はページ切替によってアクセス対象のメモリを制
御するCPUにおいて、異なるぺ一間のデータ転送を行
なう際のページ制御方式に関するものである。
(2)従来技術と問題点 従来一般的に行われているページ制御方式を第1図、第
2図及び第3図により説明する。81図は記憶装置のm
ページからnページへのページ間データ転送の説明図、
第2図は従来のページ制御方式構成例、第3図はそのフ
ローチャートラ示す。メモリ領域中mページの情報in
ページに転送する際0mページにある先頭番地ABCか
らXYZワードのデータを、nページのDEF番地以後
へ順に転送する。
第2図に示されるように、制御装置CPUには汎用レジ
スタO1汎用レジスタ1.インデックスレジスタO,イ
ンデックスレジスタ1.およびページレジスタが設けら
れている。転送開始命令後の制御手順を以下に述べる。
■ 転送ワード数(XYZ)を汎用レジスタ1に設定す
る。
■ 転送元の先頭アドレス(ABC)tインデックス・
レジスタOK設定する。
■ 転送先の先頭アドレス(DEF)tインデックスレ
ジスタ1に設定する。
送終了) ■ データ転送元のページを汎用レジスタ0に設定する
(6)  汎用レジスタ0の内容をページレジスタに設
定する。
■ インデックスレジスタ0の内容をアドレスとして汎
用レジスタ0にデータを取出す。
(S)  汎用レジスタ0のデータをワークエリアに退
避させる。
■ データ転送先のページを汎用レジスタ0に設定する
0 汎用レジスタ0の内容全ページレジスタに設定する
0 ワークエリアからデータ金汎用レジスタOに復元す
る。
6リ インデックスレジスタ1の内容をアドレスとして
データを格納する。
0 インデックスレジスタOおよびインデックスレジス
タ1に1t−加算する。
@ 「汎用レジスタIUOが判定するJ■にもどろ。
このように転送元のデータを取出す際、ページレジスタ
に転送元のデータが存在するページを設定する。同様に
、転送先へデータを格納する際も。
ページレジスタに転送先のページを設定する。したがっ
て、データの取出しおよび、データの格納毎ニ、ページ
レジスタを新たに設定する必要があり、ダイナミックス
テップ増大と込う欠点を有する。
また、従来方法の場合、転送データを取出す際。
汎用レジスタ1、インデックスレジスタO,インデック
スレジスタ1はすでに使用しているため、汎用レジスタ
Oを使用する必要がある。ところが。
汎用レジスタ0を使用してページの書替を行なうため、
汎用レジスタOにある転送データをワークエリアに退避
し、ページ書替の後、復元する処理が必要である。
(3)発明の目的 本発明はページレジスタをアクトページレジスタと、ス
タンバイページレジスタに分轄。ページスイッチ命令に
より1命令でページを入替えることにより、ページ制御
を高速【行えるようにし九ページ制御方式を提供するこ
とを目的とするものである。
(4)発明の構成 そしてこの目的は本発明によれば、任意のメモリに対し
アクセス可能とするページレジスタを有する制御装置に
おいて、前記ページレジスタとしてアクトページレジス
タとスタンバイベージレジスタの2つを具備し、異なる
ページ間のデータ転送の際、ページスイッチ命令により
前記アクトベージレジスタト前記スタンバイベージレジ
スタとの内容を入替えることを特徴とするページ制御方
式を提供すること(よって達成される。
(5)発明の実施例 以下本発明の実施例を図面にて詳述する。
第4図は本発明によるページ制御方式の構成図であり、
第5′図Fi第4図のフローチャートを示す。
前記従来例の説明と同じく、メモリ領域中のmページに
ある先頭番地ABCからXYZワードのデータをnペー
ジのDgF番地以後へ順に転送していく状IIを以下に
説明する。
第4図に示されるように、制御装置CPUには汎用レジ
スタ0.汎用レジスタ1.インデックスレジスタ0.イ
ンデックスレジスタ1.アクトページレジスタ、および
スタンバイベージレジスタが設けられている。転送開始
命令後の制御手順を以下に述べる〇 ■ 転送ワード数(XYZ)を汎用レジスタ1に設定す
る。
■ 転送元の先頭アドレス(ABC)?インデックスレ
ジスタ0に設定する。
■ 転送先の先頭アドレス(DEF)tインデックスレ
ジスタ1に設定する。
■ 転送元のページ(m)Thアクトページレジスタ(
設定する。
■ 転送先のページ(n )tスタンバイページレジス
タに設定する。
■ レジスタ1け0か判定する。(Oの場合転送終了) ■ インデックスレジスタ0の内容をアドレスとして汎
用レジスタOKデータを取出す。
(の ページを切替える。
1′釣  インデックスレジスタ1の内容をアドレスと
して汎用レジスタ0(でデータを格納する0、6d  
ページを切替える。
(1悦  レジスタ2およびレジスタ3に11:加算す
る。
・1沙 レジスタ1の内容を1減算する。
0)「レジスタ1け0か判定する」■にもどろうこのよ
うに本発明は、ページレジスタをアクトページレジスタ
とスタンバイlページレジスタとに分けることと、1冷
令でアクトページレジスタとスタンバイページレジスタ
全入替える機能を有するlページスイッチ命令を設ける
ことにより、異なるページ間の大量データ転送を、頻繁
にページレジスタを再設定することなく、高速に行なう
ようにし念ものである。
また、従来方法で必要とされたメモリから取出した転送
データの退避および復元を行う必要がない。
本発明の実施例によると、ページ間データ転送を行なう
処理が第2図乃至第3図に示す従来方法と比較して少な
い。したがって、大量のデータ転送を行なうさいのダイ
ナミックステップは大幅に削減すう。
第6図、第7図は本発明の他の実施例を示すもので、第
1図のようにデータの読み書き全行なうページを指定す
るページレジスタだけに9本発明全適用するのではなく
、ジャンプページを指定するへ°−ジレジスタにも適用
する。
この実施例では、さら(Cすブルーチンにお(八てメイ
ンルーチンへ復帰するさい、メインルーチンのページを
意識する必要がないという効果がちる。まえ。
サブルーチンの中で他ページにある下位サブルーチンヲ
呼ぶ場合、スタンバイページレジスタに下位サブルーチ
ンのページを設定する必要がある。
したがって、メインルーチンのページが格納されている
〃スタンバイページレジスタの内容をスタックエリアな
どに退避しておけば良い。以上の処gLを行なえば9階
層構成でルーチンを呼ぶ場合でも対処可能である。
(7)発明の効果 以上、詳細に説明したように9本発明のページ制御方式
はページ切替の処理が簡略化でき、異なるページ間デー
タ転送全高速に行なえるといった効果大なるものである
【図面の簡単な説明】
′M1図はページ製書方其間データ転送の説明図、第2
図は従来のページ制御方式構成図、第3図は@2図の従
来ページ制御方式のフローチャート、第4図は本発明に
よるページ制御方式の構成図、第5図は第4図第7図は
第6図のページ制御方式のフローチャートである。 図面において、CCは中央制御装置、MMtj主記憶装
置e  In−dex R2H,0,1はインデックス
レジスタ0. 。

Claims (1)

    【特許請求の範囲】
  1. 任意のメモリに対しアクセス可能とするページレジスタ
    を有する制御波ftにおいて、前記ページレジスタとし
    てアクトページレジスタとスタンバイページレジスタの
    2つを具備い異なるページ間のデータ転送の際、ページ
    スイッチ命令により前記アクトページレジスタと前記ス
    タンバイページレジスタとの内容を入替えることを1%
    徴とするページ制御方式。
JP5758482A 1982-04-07 1982-04-07 ペ−ジ制御方式 Pending JPS58175187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5758482A JPS58175187A (ja) 1982-04-07 1982-04-07 ペ−ジ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5758482A JPS58175187A (ja) 1982-04-07 1982-04-07 ペ−ジ制御方式

Publications (1)

Publication Number Publication Date
JPS58175187A true JPS58175187A (ja) 1983-10-14

Family

ID=13059893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5758482A Pending JPS58175187A (ja) 1982-04-07 1982-04-07 ペ−ジ制御方式

Country Status (1)

Country Link
JP (1) JPS58175187A (ja)

Similar Documents

Publication Publication Date Title
KR960035270A (ko) 순서에 따르지 않고 판독 및 기입 명령을 실행하는 메모리 제어기
JPS6376034A (ja) 多重アドレス空間制御方式
JPS58175187A (ja) ペ−ジ制御方式
JPS6237754A (ja) 仮想拡張記憶方式
JPS6243737A (ja) 割り込み制御方式
JPH0411897B2 (ja)
JP3157673B2 (ja) 仮想記憶システム
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPS59146344A (ja) 仮想スタツク先行制御方式
JPH0526216B2 (ja)
JPS6146854B2 (ja)
JPS599755A (ja) マイクロプログラム読出し制御方式
JPH02133854A (ja) 転送可否メモリにアクセス可能なdmaコントローラ
JPS6126703B2 (ja)
JPS6212555B2 (ja)
JPH0159611B2 (ja)
JPS5696334A (en) Prefetch system
JPS6125260A (ja) 内蔵プログラムによる二重蓄積処理方式
JPS62197843A (ja) フアイルアクセス方式
JPS61114352A (ja) チヤネルアドレス変換方式
JPH07219850A (ja) 主記憶キー格納方式
JPS59176817A (ja) デ−タチヤネル制御方式
JPS6047613B2 (ja) マイクロプログラム制御方式
JPS58166581A (ja) メモリのアドレツシング方式
JPS63148350A (ja) セグメントバツフアメモリの仮想記憶制御方式