JPS6227625B2 - - Google Patents
Info
- Publication number
- JPS6227625B2 JPS6227625B2 JP15273881A JP15273881A JPS6227625B2 JP S6227625 B2 JPS6227625 B2 JP S6227625B2 JP 15273881 A JP15273881 A JP 15273881A JP 15273881 A JP15273881 A JP 15273881A JP S6227625 B2 JPS6227625 B2 JP S6227625B2
- Authority
- JP
- Japan
- Prior art keywords
- output transistor
- output
- potential
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 9
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はスイツチング方式の電源装置に関する
もので、その目的とするところはこの電源装置を
構成する部品のシヨートオープンモードに対し、
出力トランジスタが過大なコレクタ電流により、
電流破壊に至るのを保護することにある。
もので、その目的とするところはこの電源装置を
構成する部品のシヨートオープンモードに対し、
出力トランジスタが過大なコレクタ電流により、
電流破壊に至るのを保護することにある。
第1図に過電流保護回路が附加されていない従
来の電源装置の構成例を簡略図にて示す。図にお
いて、1は整流用ブリツジダイオード、2は制御
用サイリスタ、3は出力トランジスタ、4はスイ
ツチングトランス、5,6,7は平滑用コンデン
サ、8,9は整流用ダイオード、10は出力安定
化用制御回路、11は負帰還抵抗である。
来の電源装置の構成例を簡略図にて示す。図にお
いて、1は整流用ブリツジダイオード、2は制御
用サイリスタ、3は出力トランジスタ、4はスイ
ツチングトランス、5,6,7は平滑用コンデン
サ、8,9は整流用ダイオード、10は出力安定
化用制御回路、11は負帰還抵抗である。
上記構成において、整流用ブリツジダイオード
1および平滑用コンデンサ5により整流された直
流電圧を供給し、トリガ回路(図示せず)により
駆動される出力トランジスタ3およびスイツチン
グトランス4をスイツチング動作させる。
1および平滑用コンデンサ5により整流された直
流電圧を供給し、トリガ回路(図示せず)により
駆動される出力トランジスタ3およびスイツチン
グトランス4をスイツチング動作させる。
整流用ダイオード9および平滑用コンデンサ7
は、スイツチングトランス4の出力巻線の端子
―間に発生するパルス電圧を整流平滑し、+B
として出力電圧を形成させる。また、平滑用コン
デンサ6および整流用ダイオード8は、スイツチ
ングトランス4の検出巻線の端子―間に発生
するパルス電圧を整流平滑し、検出電圧として出
力安定化用制御回路10に供給する。
は、スイツチングトランス4の出力巻線の端子
―間に発生するパルス電圧を整流平滑し、+B
として出力電圧を形成させる。また、平滑用コン
デンサ6および整流用ダイオード8は、スイツチ
ングトランス4の検出巻線の端子―間に発生
するパルス電圧を整流平滑し、検出電圧として出
力安定化用制御回路10に供給する。
制御用サイリスタ2は、出力安定化用制御回路
10からの情報により、導通角が制御されて、出
力トランジスタ3のベース電位を制御し、出力電
圧+Bを安定化させる。10は制御用サイリスタ
2および出力トランジスタ3の負帰還抵抗であ
る。
10からの情報により、導通角が制御されて、出
力トランジスタ3のベース電位を制御し、出力電
圧+Bを安定化させる。10は制御用サイリスタ
2および出力トランジスタ3の負帰還抵抗であ
る。
同図において、出力トランジスタ3のコレクタ
電流を増加せしめるシヨートオープンモードに対
し、そのコレクタ電流を抑制させる機能を有さな
いため、過大なコレクタ電流が流れると、出力ト
ランジスタ3が電流破壊に至るという欠点があ
る。
電流を増加せしめるシヨートオープンモードに対
し、そのコレクタ電流を抑制させる機能を有さな
いため、過大なコレクタ電流が流れると、出力ト
ランジスタ3が電流破壊に至るという欠点があ
る。
本発明は上記従来の欠点を除去するものであ
る。以下その一実施例を第2図を用いて説明す
る。
る。以下その一実施例を第2図を用いて説明す
る。
第2図において、1〜11は第1図と同じであ
り、12〜21が本発明により附加する過電流保
護回路である。ここで12は保護用サイリスタ
で、出力トランジスタ3のベースと基準電位ライ
ンとの間にアノード・カソードを接続している。
13は保護用トランジスタで、エミツタを正の電
位ラインに接続し、コレクタを前記サイリスタ1
2のゲートに接続している。14はツエナーダイ
オードで前記保護用トランジスタ13のベースに
挿入している。15は整流用ダイオード、16,
17,18,19,20は抵抗、21は平滑用コ
ンデンサである。
り、12〜21が本発明により附加する過電流保
護回路である。ここで12は保護用サイリスタ
で、出力トランジスタ3のベースと基準電位ライ
ンとの間にアノード・カソードを接続している。
13は保護用トランジスタで、エミツタを正の電
位ラインに接続し、コレクタを前記サイリスタ1
2のゲートに接続している。14はツエナーダイ
オードで前記保護用トランジスタ13のベースに
挿入している。15は整流用ダイオード、16,
17,18,19,20は抵抗、21は平滑用コ
ンデンサである。
同図において、基準となる電位がd点電位であ
り。c点電位はd点電位より負帰還抵抗11の電
圧降下分だけ低い電圧である。また、a点電位は
平滑用コンデンサ6および整流用ダイオード8に
より整流平滑された正の電位であり、b点電位は
整流用ダイオード15および平滑用コンデンサ2
1により整流された負の電位である。
り。c点電位はd点電位より負帰還抵抗11の電
圧降下分だけ低い電圧である。また、a点電位は
平滑用コンデンサ6および整流用ダイオード8に
より整流平滑された正の電位であり、b点電位は
整流用ダイオード15および平滑用コンデンサ2
1により整流された負の電位である。
上記構成において通常動作時は、a点電位とb
点電位との電位差がツエナーダイオード14のツ
エナー電圧より低くなるように設定しているた
め、ツエナーダイオード14はカツトオフ状態の
ままであり、したがつて保護用サイリスタ12お
よび保護用トランジスタ13は動作せず、過電流
保護回路は動作しないようになつている。
点電位との電位差がツエナーダイオード14のツ
エナー電圧より低くなるように設定しているた
め、ツエナーダイオード14はカツトオフ状態の
ままであり、したがつて保護用サイリスタ12お
よび保護用トランジスタ13は動作せず、過電流
保護回路は動作しないようになつている。
出力トランジスタ3のコレクタ電流を増加せし
めるシヨートオープンモードに対しては、c点電
位が通常動作時の電位より低くなり、このためa
点電位とb点電位との電位差がツエナーダイオー
ド14のツエナー電圧よりも大きくなり、ツエナ
ーダイオード14が導通状態となり、保護用トラ
ンジスタ13のベース電位を低下させ、保護用ト
ランジスタ13がオン状態となる。そして、保護
用サイリスタ12にゲート電流が流入し、保護用
サイリスタ12がオン状態となり、出力トランジ
スタ3のベース電位を低下させる。かくして、出
力トランジスタ3のコレクタ電流を抑制させるこ
とが出来、出力トランジスタ3を電流破壊から保
護することが出来る。
めるシヨートオープンモードに対しては、c点電
位が通常動作時の電位より低くなり、このためa
点電位とb点電位との電位差がツエナーダイオー
ド14のツエナー電圧よりも大きくなり、ツエナ
ーダイオード14が導通状態となり、保護用トラ
ンジスタ13のベース電位を低下させ、保護用ト
ランジスタ13がオン状態となる。そして、保護
用サイリスタ12にゲート電流が流入し、保護用
サイリスタ12がオン状態となり、出力トランジ
スタ3のベース電位を低下させる。かくして、出
力トランジスタ3のコレクタ電流を抑制させるこ
とが出来、出力トランジスタ3を電流破壊から保
護することが出来る。
第3図に通常動作時における出力トランジスタ
3の安全動作領域(以下、ASOと略す。)に対す
るコレクタ電流とコレクタ・エミツタ間電圧の軌
跡(LOCUS)を示す。同図において、Aが
ASO、BがLOCUSであり、出力トランジスタ3
のLOCUSはASOに対し、充分余裕がある。第4
図にシヨートオープンモードにおける過電流保護
回路が附加された場合の出力トランジスタ3の
ASO Aに対するLOCUS B′の状態を示す。同図
において、出力トランジスタ3のコレクタ損失は
大きくなるが、ASOの範囲内であり、破壊には
至らない。一方、第5図にシヨートオープンモー
ドにおける、過電流保護回路が附加されていない
場合の、出力トランジスタ3のASO Aに対する
LOCUS B″の状態を示すが、この図から明らか
な様に、出力トランジスタ3のコレクタ電流が
ASOの範囲を超えており、これによつて、出力
トランジスタ3は破壊に至る。
3の安全動作領域(以下、ASOと略す。)に対す
るコレクタ電流とコレクタ・エミツタ間電圧の軌
跡(LOCUS)を示す。同図において、Aが
ASO、BがLOCUSであり、出力トランジスタ3
のLOCUSはASOに対し、充分余裕がある。第4
図にシヨートオープンモードにおける過電流保護
回路が附加された場合の出力トランジスタ3の
ASO Aに対するLOCUS B′の状態を示す。同図
において、出力トランジスタ3のコレクタ損失は
大きくなるが、ASOの範囲内であり、破壊には
至らない。一方、第5図にシヨートオープンモー
ドにおける、過電流保護回路が附加されていない
場合の、出力トランジスタ3のASO Aに対する
LOCUS B″の状態を示すが、この図から明らか
な様に、出力トランジスタ3のコレクタ電流が
ASOの範囲を超えており、これによつて、出力
トランジスタ3は破壊に至る。
以上説明したように本発明によれば、出力トラ
ンジスタおよび制御用素子の負帰還抵抗の電位差
を検出することにより保護用トランジスタおよび
保護用サイリスタで出力トランジスタのベース電
位を低下させてコレクタ電流を抑制することによ
り、出力トランジスタ3のコレクタ電流を過大に
増加せしめるシヨートオープンモードに対して、
出力トランジスタ3を電流破壊から保護すること
が出来る。
ンジスタおよび制御用素子の負帰還抵抗の電位差
を検出することにより保護用トランジスタおよび
保護用サイリスタで出力トランジスタのベース電
位を低下させてコレクタ電流を抑制することによ
り、出力トランジスタ3のコレクタ電流を過大に
増加せしめるシヨートオープンモードに対して、
出力トランジスタ3を電流破壊から保護すること
が出来る。
第1図は従来例における電源装置の概略構成を
示す回路図、第2図は本発明の一実施例における
電源装置の回路図、第3図は通常動作時における
出力トランジスタ3のASOに対するLOCUSの状
態を示す図、第4図はシヨートオープンモードに
おける、過電流保護回路が附加された場合の出力
トランジスタ3のASOに対するLOCUSの状態を
示す図、第5図はシヨートオープンモードにおけ
る、過電流保護回路が附加されていない場合の出
力トランジスタ3のASOに対するLOCUSの状態
を示す図である。 1…整流ダイオードブリツジ、2…制御用サイ
リスタ、3…出力トランジスタ、4…スイツチン
グトランス、5,6,7,21…平滑用コンデン
サ、8,9,15…整流用ダイオード、12…保
護用サイリスタ、13…保護用トランジスタ、1
4…ツエナーダイオード。
示す回路図、第2図は本発明の一実施例における
電源装置の回路図、第3図は通常動作時における
出力トランジスタ3のASOに対するLOCUSの状
態を示す図、第4図はシヨートオープンモードに
おける、過電流保護回路が附加された場合の出力
トランジスタ3のASOに対するLOCUSの状態を
示す図、第5図はシヨートオープンモードにおけ
る、過電流保護回路が附加されていない場合の出
力トランジスタ3のASOに対するLOCUSの状態
を示す図である。 1…整流ダイオードブリツジ、2…制御用サイ
リスタ、3…出力トランジスタ、4…スイツチン
グトランス、5,6,7,21…平滑用コンデン
サ、8,9,15…整流用ダイオード、12…保
護用サイリスタ、13…保護用トランジスタ、1
4…ツエナーダイオード。
Claims (1)
- 1 スイツチング動作を行う出力トランジスタ
と、この出力トランジスタに一次巻線が直列に接
続されたスイツチングトランスと、このスイツチ
ングトランスの出力巻線に発生する電圧を整流平
滑して負荷に供給する手段と、この手段の出力電
圧に比例した電圧を検出して出力電圧の変動に応
じた制御電圧を発生する出力安定化用制御回路
と、この制御回路からの制御電圧により制御され
て前記出力トランジスタのベース電位を制御する
制御用サイリスタと、前記出力トランジスタおよ
び制御用サイリスタの負帰還抵抗の電位差を検出
する手段と、前記電位差が所定値以上になると前
記出力トランジスタのベース電位を低下させてコ
レクタ電流を抑制する手段とを設けた電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15273881A JPS5854867A (ja) | 1981-09-26 | 1981-09-26 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15273881A JPS5854867A (ja) | 1981-09-26 | 1981-09-26 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5854867A JPS5854867A (ja) | 1983-03-31 |
JPS6227625B2 true JPS6227625B2 (ja) | 1987-06-16 |
Family
ID=15547073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15273881A Granted JPS5854867A (ja) | 1981-09-26 | 1981-09-26 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5854867A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01127217A (ja) * | 1987-11-11 | 1989-05-19 | Katsuji Omori | 使用済注射針及び注射器の切断器 |
JPH0354586B2 (ja) * | 1988-11-02 | 1991-08-20 |
-
1981
- 1981-09-26 JP JP15273881A patent/JPS5854867A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01127217A (ja) * | 1987-11-11 | 1989-05-19 | Katsuji Omori | 使用済注射針及び注射器の切断器 |
JPH0354586B2 (ja) * | 1988-11-02 | 1991-08-20 |
Also Published As
Publication number | Publication date |
---|---|
JPS5854867A (ja) | 1983-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6024664B2 (ja) | スイツチング形電源回路 | |
JP3309494B2 (ja) | インバータの停電対策回路 | |
JP3392915B2 (ja) | 電子機器用電源装置 | |
JPS6227625B2 (ja) | ||
JP6109976B1 (ja) | 自動電圧調整器 | |
JPS6349100Y2 (ja) | ||
JP2892050B2 (ja) | 携帯用エンジン発電機 | |
JP2919182B2 (ja) | スイッチングレギュレータ制御回路 | |
JPH0739344Y2 (ja) | 保護回路付スイッチング電源回路 | |
JPH02179219A (ja) | 電源装置 | |
JP2728521B2 (ja) | 電源装置 | |
JPH0591753A (ja) | 電源回路 | |
JPH0624439B2 (ja) | スイツチングレギユレ−タ | |
JPS639279Y2 (ja) | ||
JP3151314B2 (ja) | 電源装置 | |
JPH0713398Y2 (ja) | 電源保護回路 | |
JPS5829698B2 (ja) | 過電圧防止回路 | |
JPH0428227Y2 (ja) | ||
JPS6349103Y2 (ja) | ||
JPH11178195A (ja) | 電源装置 | |
JPS6216738Y2 (ja) | ||
JPH054014Y2 (ja) | ||
JPH058761Y2 (ja) | ||
JPH0284057A (ja) | 直流電源装置 | |
JPS61288773A (ja) | スイツチングレギユレ−タ |