JPS62266830A - 浅い接合層の形成方法 - Google Patents
浅い接合層の形成方法Info
- Publication number
- JPS62266830A JPS62266830A JP11189986A JP11189986A JPS62266830A JP S62266830 A JPS62266830 A JP S62266830A JP 11189986 A JP11189986 A JP 11189986A JP 11189986 A JP11189986 A JP 11189986A JP S62266830 A JPS62266830 A JP S62266830A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- deposited
- source
- excimer laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 3
- 239000011574 phosphorus Substances 0.000 claims abstract description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体装置に用いられる浅い接合層の形成方
法に関するものである。
法に関するものである。
〈従来の技術〉
半導体装置に用いられるｐ−ｎ接合層は素子の微細化に
伴い浅くすることが要求されている。従来は、イオン注
入後、アニールする方式で制御性良く接合層が形成され
てきた。
伴い浅くすることが要求されている。従来は、イオン注
入後、アニールする方式で制御性良く接合層が形成され
てきた。
〈発明が解決しようとする問題点〉
しかし、今後要求される０、】μｍ以下の浅い良好な接
合層を形成することは、イオン注入装置の低エネルギー
化の限界、軽質量ボロンを用いることによる飛程圧縮の
困難性、アニール制御性の問題等から非常に困難になっ
ている。
合層を形成することは、イオン注入装置の低エネルギー
化の限界、軽質量ボロンを用いることによる飛程圧縮の
困難性、アニール制御性の問題等から非常に困難になっ
ている。
それ故に本発明の目的は、素子の微細化に伴う短チヤネ
ル効果等の悪影響を防止するために、浅い接合層の形成
方法を提供することにある。
ル効果等の悪影響を防止するために、浅い接合層の形成
方法を提供することにある。
く問題点を解決するための手段〉
半導体基板上に導電性不純物源となるＰＳＧ膜又はＢＳ
Ｇ膜を付着し、それをエキシマレーザ−照射によって加
熱することにより、リンスはボロンを半導体基板中に拡
散して、浅い接合層を形成する。
Ｇ膜を付着し、それをエキシマレーザ−照射によって加
熱することにより、リンスはボロンを半導体基板中に拡
散して、浅い接合層を形成する。
〈実施例〉
以下、本発明ｋＭＯ３）ランジスタ製造方法に適用した
場合について述べる。
場合について述べる。
第２図は本発明を用いて製造したＭ ＯＳ ）ランジス
メの断面構造図、第１６（ａ）乃至＜ｈ）は製造工程図
である。
メの断面構造図、第１６（ａ）乃至＜ｈ）は製造工程図
である。
まず、ｎ型シリコン基板１を熱酸化して、その表面に厚
さ６００Ａの酸化膜（ＳｉＯ３膜）２を形成する（第１
図（ａ） ） ｏ続いて、シリコン窒化膜３を堆積し、
パターンを形成する（第１図（ｂ））。次に、フィール
ド酸化膜４を形成し、シリコン窒化膜３を除去する（第
１図（Ｃ））。次に、ポリシリコンを４５０ＯＡ堆積し
、不要部をエツチングして、ゲート電極５を形成する（
第１図（ｄ） ） Ｏ続いて、ソース、ドレイン部の酸
化膜をエツチングし、ＢＳＧ膜６を付着させる（第１図
（ｅ））。次に、シリコン窒化膜７を堆積し、パターン
を形成し几後、紫外領域エキシマレーザ−照射を行って
、ＢＳＧ膜及びシリコン基板の極表面層のみを局部的に
加熱し、基板中にポロンを拡散させて、拡散層（ソース
、ドレイン領域）８を形成する（第１図（ｆ几シリコン
窒化膜７及びＢＳＧ膜６を除去し、続いて、Ｓｉ界面で
の準位密度の小さい清浄な熱酸化膜（図示せず）を形成
し、その上にＮＳＣ膜９を堆積し、コンタクト孔１０ｉ
形成する（第１図は））。アルミニウムを蒸着し、ソー
ス、ドレイン用電極１１を形成する（第１図（ｈ））と
、ｐチャネルＭＯ５）ランジスタが作成できる。
さ６００Ａの酸化膜（ＳｉＯ３膜）２を形成する（第１
図（ａ） ） ｏ続いて、シリコン窒化膜３を堆積し、
パターンを形成する（第１図（ｂ））。次に、フィール
ド酸化膜４を形成し、シリコン窒化膜３を除去する（第
１図（Ｃ））。次に、ポリシリコンを４５０ＯＡ堆積し
、不要部をエツチングして、ゲート電極５を形成する（
第１図（ｄ） ） Ｏ続いて、ソース、ドレイン部の酸
化膜をエツチングし、ＢＳＧ膜６を付着させる（第１図
（ｅ））。次に、シリコン窒化膜７を堆積し、パターン
を形成し几後、紫外領域エキシマレーザ−照射を行って
、ＢＳＧ膜及びシリコン基板の極表面層のみを局部的に
加熱し、基板中にポロンを拡散させて、拡散層（ソース
、ドレイン領域）８を形成する（第１図（ｆ几シリコン
窒化膜７及びＢＳＧ膜６を除去し、続いて、Ｓｉ界面で
の準位密度の小さい清浄な熱酸化膜（図示せず）を形成
し、その上にＮＳＣ膜９を堆積し、コンタクト孔１０ｉ
形成する（第１図は））。アルミニウムを蒸着し、ソー
ス、ドレイン用電極１１を形成する（第１図（ｈ））と
、ｐチャネルＭＯ５）ランジスタが作成できる。
ｐ基板を用いＰＳＧＭを使用すると、ｎチャネルＭＯ５
）ランジスタが作成できる。
）ランジスタが作成できる。
なお、ゲー）！極としては、ポリシリコンの他に高融点
金属又はそのシリサイド或いはポリサイドを使用するこ
とができるｏｔ之、基板としては、エピタキシャル基板
、或いはｐウェルやｎウェルを形成した基板等を使用す
ることができる。
金属又はそのシリサイド或いはポリサイドを使用するこ
とができるｏｔ之、基板としては、エピタキシャル基板
、或いはｐウェルやｎウェルを形成した基板等を使用す
ることができる。
前記エキシマレーザ−の照射パワー、照射回数及びＰＳ
Ｇ膜中のリン濃度、ＢＳＧ膜中のボロン濃度により、拡
散層の濃度と接合深さを制御することができる。
Ｇ膜中のリン濃度、ＢＳＧ膜中のボロン濃度により、拡
散層の濃度と接合深さを制御することができる。
〈発明の効果〉
以上詳細に説明し次ように、本発明は、紫外領域エキシ
マレーザ−光の光吸収係数が非常に大きいことを利用し
て、ＰＳＧ膜、ＢＳＧ膜及びＳｉ基板の極表面層のみを
局部的に加熱、不純物をドーピングすることによって浅
い接合層を形成することを特徴とするものでｈｖ、今後
要求される０、１μｍ８度以下の浅い良好な接合層の形
成に於いて極めて有用な技術を提供するものである。
マレーザ−光の光吸収係数が非常に大きいことを利用し
て、ＰＳＧ膜、ＢＳＧ膜及びＳｉ基板の極表面層のみを
局部的に加熱、不純物をドーピングすることによって浅
い接合層を形成することを特徴とするものでｈｖ、今後
要求される０、１μｍ８度以下の浅い良好な接合層の形
成に於いて極めて有用な技術を提供するものである。
第１図は製造工程図、第２図は断面構造図である０
符号の説明
Ｉ：シリコン基板、２：酸化膜、３：シリコン窒化膜、
４：フィールド酸化膜、４′：ゲート酸化膜、５ニゲー
ト電極、６：ＢＳＧ膜、７：シリコン窒化膜、８二拡散
層、９：ＮＳＧ膜、１０：コンタクト孔、ＩＩ：ソース
、ドレイン用アルミニウム電極。 代理人 弁理士 杉 山 毅 至 （他１名）Ｃｂ） （Ｃ） （ｄ） 第１図
４：フィールド酸化膜、４′：ゲート酸化膜、５ニゲー
ト電極、６：ＢＳＧ膜、７：シリコン窒化膜、８二拡散
層、９：ＮＳＧ膜、１０：コンタクト孔、ＩＩ：ソース
、ドレイン用アルミニウム電極。 代理人 弁理士 杉 山 毅 至 （他１名）Ｃｂ） （Ｃ） （ｄ） 第１図
Claims (1)
- １、半導体基板上に導電性不純物源となるＰＳＧ膜又は
ＢＳＧ膜を付着し、それをエキシマレーザー照射によっ
て加熱することにより、リン又はボロンを半導体基板中
に拡散して、浅い接合層を形成することを特徴とする、
浅い接合層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11189986A JPS62266830A (ja) | 1986-05-14 | 1986-05-14 | 浅い接合層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11189986A JPS62266830A (ja) | 1986-05-14 | 1986-05-14 | 浅い接合層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62266830A true JPS62266830A (ja) | 1987-11-19 |
Family
ID=14572920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11189986A Pending JPS62266830A (ja) | 1986-05-14 | 1986-05-14 | 浅い接合層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266830A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169024A (ja) * | 1987-01-05 | 1988-07-13 | Nec Corp | 不純物ド−ピング方法 |
| KR100266841B1 (ko) * | 1991-03-28 | 2000-09-15 | 이데이 노부유끼 | 확산영역형성수단을 개량한 반도체 장치의 제조방법 |
| WO2014064873A1 (ja) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-05-14 JP JP11189986A patent/JPS62266830A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169024A (ja) * | 1987-01-05 | 1988-07-13 | Nec Corp | 不純物ド−ピング方法 |
| KR100266841B1 (ko) * | 1991-03-28 | 2000-09-15 | 이데이 노부유끼 | 확산영역형성수단을 개량한 반도체 장치의 제조방법 |
| WO2014064873A1 (ja) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | 半導体装置の製造方法 |
| JPWO2014064873A1 (ja) * | 2012-10-22 | 2016-09-08 | シャープ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058548B1 (en) | Method of producing mosfet type semiconductor device | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH0628296B2 (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JPS62266830A (ja) | 浅い接合層の形成方法 | |
| JPS6360549B2 (ja) | ||
| JPH0221148B2 (ja) | ||
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JP2926775B2 (ja) | 半導体メモリ | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| JPS6410952B2 (ja) | ||
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS639924A (ja) | 半導体装置の製造方法 | |
| JPS63144575A (ja) | 半導体装置の製造方法 | |
| JPH0287567A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPS63173367A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0493018A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPH01186676A (ja) | 電界効果トランジスタ |