JPS62169430A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62169430A
JPS62169430A JP61010085A JP1008586A JPS62169430A JP S62169430 A JPS62169430 A JP S62169430A JP 61010085 A JP61010085 A JP 61010085A JP 1008586 A JP1008586 A JP 1008586A JP S62169430 A JPS62169430 A JP S62169430A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
tab
semiconductor
silver paste
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61010085A
Other languages
English (en)
Inventor
Kunisuke Oogane
大金　国佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61010085A priority Critical patent/JPS62169430A/ja
Publication of JPS62169430A publication Critical patent/JPS62169430A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路（以下においてＩＣという）
等の半導体装置に適用して有効な技術に関する。
〔従来の技術〕
ＩＣにおいては、半導体ペレットを銀ペースト等の導電
性接着剤を用いてフレーム部材、例えばタブ上に接着す
るように構成したものがある。
上記半導体ペレットとタブとの接着は、ペレットポンデ
ィング、ダイボンディングとも呼ばれているものでアシ
、その一例は［電子デバイス事典ｊ（昭和５１年３月２
０日初版発行、発行所ラジオ技術社、ｐ９２５６〜２５
７）に示されている。
その概要は、エポキシ系等の導電性接着剤をタブ表面に
供給し、その上に半導体ペレットを載置し、加圧および
加熱するものである。従って、加圧時において、導電性
接着剤が半導体ペレットの外周部に押し出され、いわば
滲出した状態になることがある。
本発明者は、上記半導体ベレット接着時に、押し出され
た導電性接着剤が製品不良の一因になり得ることに着目
し、その検討を行った。以下は、公知とされた技術では
ないが、本発明者によって検討された技術であシ、その
概要は次のとおりである。
第８図は、半導体ペレット１とタブ２とを導電性接着剤
３にて接着した状況を示すものである。
当初、タブ２の上面に導電性接着剤３を滴下し、次いで
半導体ベレット１を載置して上部から加圧するものであ
る。導電性接着剤３は、両者の間で押し広げられ、半導
体ベレット１の下面の全域に広がるようになる。
〔発明が解決しようとする問題点〕
ところが、導電性接着剤３の量が多い場合、或いは滴下
位置が中心よシずれていた場合は、半導体ベレット１の
下面からタブ２上に滲出し、次いで半導体ベレット１の
側面に沿って盛上るようになる。この状態で加熱すると
、導電性接着剤３が固形化するのであるが、導電性接着
剤３が半導体ベレット１に形成されたポンディングパッ
ドにかかつている場合には、そのポンディングパッドを
接地してしまうことになる。
また、複数のポンディングパッドにかかつている場合は
、それらを短絡することになる。
上記現象は何れも半導体装置が不良となるものである。
本発明者は、上記問題点を検討し、これを解消するには
８出した導電性接着剤の盛上りを低減すればよいことに
気すいた。
本発明の目的は、半導体ベレツトをタブ等のフレーム部
材に接着する工程における不良原因を除去する技術を提
供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に述べれば、下記のとおジである。
すなわち、半導体ペレットを接着するフレーム部材の、
半導体ベレット接着位置の外周部に下り勾配、下り段差
部、溝部等からなる盛シ上シ低減機構を構成し、接着時
に滲出した導電性接着剤が上記溝部等に流入するように
したものでおる。
〔作用〕
上記した手段によれば、半導体ベレットの下面から滲出
した導電性接着剤が上記溝部等にたまることになシ、半
導体ペレットに沿って盛上ることがなく、半導体ベレッ
ト接着工程における製品不良の一因を除去する、という
本発明の目的を達成することができる。
〔実施例−１〕 以下、第１図から第３図を参照して本発明を適用した半
導体装置の第１実施例を説明する。
なお、第１図は半導体ペレットの接着状況を示す要部の
断面図、第２図は要部の平面図、第３図は半導体装置の
要部の断面図である。
本実施例の特徴は、フレーム部材に導電性接着剤を留め
るための盛り土り低減機構として溝部を形成したことに
ある。
１１は半導体ペレット、１２は導電性接着剤である銀ペ
ースト、１３はフレーム部材であるタブを示す。そして
タブ１３の外周部には、図示の如く溝部１４が形成され
ている。
上記溝部１４は、タブ１３のプレス加工時に、プレスに
よシ同時に形成される。
タブ１３上に銀ペースト１２を滴下する位置は、本来は
第２図に示すようにほぼ中心位置Ａである。
そして、半導体ベレット１１を載置し加圧すると、銀ペ
ースト１１が半導体ペレッ）１１の外周部に押し出され
る。しかし、押し出された銀ペースト１２は、上記溝部
１４に流れ込み、ここにたまるようになるので、第８図
に示したように半導体ペレット１１に沿って盛上ること
がない。
一方、銀ペースト１２が多量であった９１滴下位置が人
からずれていた場合は、押し出される銀ペースト１２の
愈が増大［７、また一方に多量にかたよって押し出され
たシする。しかし、上記側れの場合であっても、溝部１
４に銀ペースト１２かたまることになるので、盛土υ量
が少なくなる。
従って、銀ペースト１２がボンティングパッド１７に接
触することがなく、上記のような不都合が解消される。
なお、第３図は半導体装置として完成した状況を示すも
のであり、１５はパンケージ、１６は外部接続端子の一
部を示すものである。インナーリード、ボンティングワ
イヤ等の図示は省略した。
（１）半導体ベレットが接着されるタブの外周部に溝部
を形成し、半導体ベレットの接着時にその下面から押し
出される銀ペーストを上記溝部にためるように構成する
ことによシ、銀ペーストの盛上りを低減するという作用
で、上記銀ベーストによるポンディングパッドとの接触
を低減する、という効果が得られる１、 （２）上記（１）により、半導体装置の不良が低減する
、という効果が得られる。
（３）上記（１）によシ、釧ペーストの量を特に細かく
調整する必要がなく、作業効率を向上し得る、という効
果が得られる。
〔実施例−２〕 以下、第４図および第５図を参照して本発明の第２実施
例を説明する。
なお、第４図は半導体ベレットをタブに接着した場合の
平面図、第５図は製造工程の一例を示すものである。本
実施例と上記第１実施例との相違点は、上記溝部に代え
て盛り上り低減機構として開口部を形成したことにあり
、同一の部分には同一の符号を付して説明の重複をさけ
るものとする。
すなわち、タブ１３の外周部には、所定間隔で開口部２
Ｉが形成されている。
上記のように銀ペースト１２が押し出されると、その一
部は開口部２１からタブ１３の下側に流出する。従って
、銀ペースト１２の滴下位置がずれたり、多量であった
としても、銀ペースト１２がタブ１３上にたまる量が少
ない。この結果、銀ペースト１２が半導体ベレット１１
の側面に沿って盛上るようなことがなく、また盛り上っ
たとしてもポンディングパッド１７に到達する程の量に
はなり得す、上記不都合が解消される。
なお、本実施例では、タブ１３の下側に銀ペースト１２
が流出するので、その対策が必要である。
通常、上記半導体ベレット１１の接着作業は、第５図に
示すようにベルトコンベア２２に乗せられた状態で行わ
れる。
開口部２１から流出した銀ペースト１２は、ベルトコン
ベア２２に付着するが、これは治具２３によって削シ取
られる。このようにすれば、流出する銀ペースト１２が
あっても、ベルトコンベア２２に付着したままになるこ
とがなく、上記接着作業を継続して行ない得る。
また流出した銀ペースト１２は、タブ１３の下側面にも
付着するが、付着位置は開口部２１の周囲であり、もと
もと量が少ないので、特別の対策は不要と思われる。
半導体ベレットが接着されるタブの外周部に開口部を設
け、半導体ベレットの接着時にその下面から押し出され
る銀ペーストを上記開口部からタブ下面に流出するよう
に構成することにより、上記タブ上に盛り上る銀ペース
トｔが低減するという作用で、上記銀ペーストとポンデ
ィングパッドとの接触を低減する、という効果が得られ
る。
〔実施例−３〕 次に１第６図を参照して本発明の第３実施例を説明する
。
本実施例と上記各実施例との相違点は、タブの外周部に
下り段差部を形成したことＫあり、上記各実施例と同一
の部分には同一の符号を付し説明の重複をさけるものと
する。
第６図に示すように、タブ１３の半導体ベレット１１が
接着される位置の外周部には、盛り土シ低減機構として
下り段差部３１が形成されているう上記接着作業が行わ
れ、銀ペースト１２が半導体ベレット１１の下面から押
し出されると、下り段差部３１の下段に流出する。従っ
て、上記各実施例に示すように、銀ペースト１２が半導
体ベレット１１の側面に盛シ上ることがなく、仮シに盛
り上りがあったとしてもその量が少ないので、ポンディ
ングパッドに接触するような不都合が解消される。
〔実施例−４］ 次に、第７図を参照して本発明の第４実施例を説明する
。
本実施例と上記各実施例との相違点は、タブの外周部を
下り勾配に形成したことにあシ、上記各実施例と同一の
部分には同一の符号を付し説明の重複をさけるものとす
る。
第７図に示すように、タブ１３の半導体ペレノト１１が
接着される位置の外周部は盛シ上シ低減機構として下り
勾配４１に形成されている。
上記接着作業が行われ、銀ペースト１２が半導体ペレッ
ト１１の下面から押し出されると、下り勾配４１に沿っ
てタブ１３上に広がるようになる。
従って、上記各実施例で述べた場合と同様に、銀ペース
ト１２が半導体ベレット１１の側面に沿って盛シ上るこ
とがなく、仮りに盛り土シがあったとしても、下勺勾配
４１に沿って広がる量が犬になシ、上記盛）上シ量が低
減される。
この結果、本実施例においても、上記同様に銀ペースト
１２とポンディングパッドとの接触事故が解消される。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能でおることはいうまでもない。
例えば、タブの形状に関しては、上記第３および第４実
施例で示した構造に、上記第２実施例で示した開口部を
付加してもよい。
更に、タブの半導体ペレットが載置される位置に、３点
或いはそれ以上の突起を設けてもよい。
この場合、突起によって半導体ペレットとタブとの間に
空隙が形成され、その間に銀ペーストがたまるので押し
出量が小となり、上記同様の効果が得られる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるベレットボンディ
ングに適用した場合について説明したが、それに限定さ
れるものではなく、例えば導電性接着剤を用いてボンデ
ィングを行う半導体装置全般に利用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、半導体ペレットが導電性接着剤によって接着
されるフレーム部材の外周部に、両者の接着位置から滲
出する導電性接着剤を流出、或いは留め込む機能を有す
る盛シ上り機構を形成したので、上記滲出した導電性接
着剤の盛り上りがなく、半導体ペレットのボンディング
パッドの接地、ボンティングパッド間の短絡等、不測の
事故を低減することができる。
【図面の簡単な説明】
第１図は本発明の第１実施例を示す半導体ペレットとタ
ブとの要部の断面図、 第２図は半導体ペレットとタブとの接着状況を示す要部
の平面図、 第３図はＩＣの要部の断面図、 第４図は本発明の第２実施例を示す半導体ペレットとタ
ブとの平面図、 第５図は上記半導体ペレットとタブとの接着工程を示す
説明図、 第６図は本実施例の第３実施例を示す半導体ペレットと
タブとの要部の断面図、 第７図は本実施例の第４実施例を示す半導体ペレットと
タブとの要部の断面図をそれぞれ示すも１１・・・半導
体ペレット、１２・・・銀ペースト（導電性接着剤）、
１３・・・タブ（フレーム部材）、１４・・・？１ｌｌ
Ｌ１５・・・ハンケージ、１７・・・ポンディングパッ
ド、２１・・・開口部、３１・・・下シ段差部、４１・
・・下シ勾配。 代理人　弁理士　　小　川　勝　男゛ 第　　１　　図 第　　２　　図 ノ　７−７Ｒ゛ンテ゛イ′／２″ノ′で”・ソＦ第　　
３　　図 、ｌｚ　　　　１′ 第　　４　　図 第　　５　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体ペレットか導電性接着剤によって接着される
    フレーム部材の外周部に該フレーム部材と該半導体ペレ
    ット接着時に該半導体ペレット周囲に滲出する該導電性
    接着剤の盛上り低減機構を設けたことを特徴とする半導
    体装置。 ２、上記フレーム部材の盛上り低減機構は、該フレーム
    部材に形成された下り勾配、下り段差部、溝部、開口部
    等からなっていることを特徴とする上記特許請求の範囲
    第１項記載の半導体装置。
JP61010085A 1986-01-22 1986-01-22 半導体装置 Pending JPS62169430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61010085A JPS62169430A (ja) 1986-01-22 1986-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61010085A JPS62169430A (ja) 1986-01-22 1986-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62169430A true JPS62169430A (ja) 1987-07-25

Family

ID=11740500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61010085A Pending JPS62169430A (ja) 1986-01-22 1986-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS62169430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143725A1 (ja) * 2015-03-09 2016-09-15 住友電工デバイス・イノベーション株式会社 コヒーレントレシーバ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143725A1 (ja) * 2015-03-09 2016-09-15 住友電工デバイス・イノベーション株式会社 コヒーレントレシーバ

Similar Documents

Publication Publication Date Title
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100884668B1 (ko) 반도체 장치
US7129116B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
EP1500130A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US5559364A (en) Leadframe
JPS6353959A (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
US6043108A (en) Lead frame with lead-securing tape bonded to the inner lead sections of plural leads and a method of manufacturing the same
JPS62169430A (ja) 半導体装置
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006073570A (ja) 半導体装置及びその製造方法
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP3923661B2 (ja) 半導体装置
JPH04177753A (ja) 樹脂封止型半導体装置
JP2008166395A (ja) 半導体装置の製造方法
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム
JPS61156845A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
JPH022293B2 (ja)
JP2004235237A (ja) 樹脂封止金型及びそれを用いた半導体装置の製造方法
JPH04154155A (ja) 半導体装置