JPH04154155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04154155A JPH04154155A JP2277821A JP27782190A JPH04154155A JP H04154155 A JPH04154155 A JP H04154155A JP 2277821 A JP2277821 A JP 2277821A JP 27782190 A JP27782190 A JP 27782190A JP H04154155 A JPH04154155 A JP H04154155A
- Authority
- JP
- Japan
- Prior art keywords
- island
- paste
- resin
- conductive paste
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 238000000465 moulding Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008602 contraction Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、樹脂封止型の半導体装置に関するものである
。
。
[従来の技術]
この種の半導体装置では、半導体チップをアイランドに
固定するために導電性のペーストを使用している。即ち
、第5図に示すように、平坦なアイランド1a上に導電
性ペースト3を塗布し、そのうえに半導体チップ4を軽
(押し付けて、密着するのである。そして、上記半導体
チップ4とリード1bとの間をリードワイヤ5で結び、
上記リード1bの外端を残して、これらを非導電性の樹
脂6でモールドするのである。
固定するために導電性のペーストを使用している。即ち
、第5図に示すように、平坦なアイランド1a上に導電
性ペースト3を塗布し、そのうえに半導体チップ4を軽
(押し付けて、密着するのである。そして、上記半導体
チップ4とリード1bとの間をリードワイヤ5で結び、
上記リード1bの外端を残して、これらを非導電性の樹
脂6でモールドするのである。
[発明が解決しようとする課題]
しかしながら、上記半導体装置では、アイランド上に塗
布された導電性ペーストの量が多いと、半導体チップを
押し付けるときに、余分な導電性ペーストが上記アイラ
ンドと半導体チップとの間隙から周囲に押し出され、上
記アイランドの周囲へはみ出すことがある。その結果、
上記導電性ペーストが上記リードに接触し、電気的にア
イランドとリードとを導通してしまい、ICなどが誤動
作する原因になったり、あるいはその破壊をもたらす。
布された導電性ペーストの量が多いと、半導体チップを
押し付けるときに、余分な導電性ペーストが上記アイラ
ンドと半導体チップとの間隙から周囲に押し出され、上
記アイランドの周囲へはみ出すことがある。その結果、
上記導電性ペーストが上記リードに接触し、電気的にア
イランドとリードとを導通してしまい、ICなどが誤動
作する原因になったり、あるいはその破壊をもたらす。
また、樹脂のモールドに際して、はみ出した同電性ペー
ストが、符号8で図示するように、気泡を持ち、そこが
原因してクラックを誘発するなどの欠点が有る。
ストが、符号8で図示するように、気泡を持ち、そこが
原因してクラックを誘発するなどの欠点が有る。
[発明の目的]
本発明は上記事情に基いてなされたもので、アイランド
に導電性ペーストの拡がりを阻止する手段を設けること
で、上記欠点を解消できる半導体装置を提供しようとす
るものである。
に導電性ペーストの拡がりを阻止する手段を設けること
で、上記欠点を解消できる半導体装置を提供しようとす
るものである。
[課題を解決するための手段]
このため、本発明ではアイランドに導電性ペーストを介
して半導体チップを装着した樹脂封止型の半導体装置に
おいて、上記アイランドの上面には上記チップの輪郭よ
り太き(区画する突堤あるいは溝条が形成され、上記ア
イランド上での上記ペーストの流れを阻止するように構
成している。
して半導体チップを装着した樹脂封止型の半導体装置に
おいて、上記アイランドの上面には上記チップの輪郭よ
り太き(区画する突堤あるいは溝条が形成され、上記ア
イランド上での上記ペーストの流れを阻止するように構
成している。
[作 用]
従って、余分のペーストは上記突堤あるいは溝条で、流
れを阻止されて、少なくともアイランドの縁に流れるこ
とがなく、リードとの電気的短絡を防止でき、また、樹
脂のモールドに際して、気泡の発生によるクラックなど
を回避できる。
れを阻止されて、少なくともアイランドの縁に流れるこ
とがなく、リードとの電気的短絡を防止でき、また、樹
脂のモールドに際して、気泡の発生によるクラックなど
を回避できる。
[実施例]
以下、本発明を図示の実施例にもとずいて具体的に説明
する。なお、従来と同一部分には同一符号を付して説明
を省略する。第1図及び第2図において、符号2は半導
体チップ4の輪郭を囲む様にアイランド1aの上面に形
成した溝条であり、上記溝条2で囲まれた内側の領域で
、上記アイランド上には導電性ペースト3が塗布される
。
する。なお、従来と同一部分には同一符号を付して説明
を省略する。第1図及び第2図において、符号2は半導
体チップ4の輪郭を囲む様にアイランド1aの上面に形
成した溝条であり、上記溝条2で囲まれた内側の領域で
、上記アイランド上には導電性ペースト3が塗布される
。
従って、このペースト3上に半導体チップ4を載せて、
軽く押し付けると、余分のペーストは上記溝条2内に落
ち込み、盛り上がるが、上記アイランドの縁には流れな
い。このため、リード1aとの電気的短絡は起こらない
。また、樹脂6のモールドに際しても、気泡を発生せず
、クラックの原因をもたらさない。
軽く押し付けると、余分のペーストは上記溝条2内に落
ち込み、盛り上がるが、上記アイランドの縁には流れな
い。このため、リード1aとの電気的短絡は起こらない
。また、樹脂6のモールドに際しても、気泡を発生せず
、クラックの原因をもたらさない。
なお、上記実施例では、溝条2はアイランド1a及びリ
ード1bを製造する際に、エツチングにより同時に加工
することができるので、余計な工程を追加する必要がな
い。
ード1bを製造する際に、エツチングにより同時に加工
することができるので、余計な工程を追加する必要がな
い。
第3図及び第4図は本発明の他の実施例で、ここでは、
溝条2の代りに、突堤7を上記アイランド1aの上に設
けている。この場合も、上記突堤7で、導電性ペースト
3の流れを阻止できるから、先の実施例同様な効果を得
ることができる。
溝条2の代りに、突堤7を上記アイランド1aの上に設
けている。この場合も、上記突堤7で、導電性ペースト
3の流れを阻止できるから、先の実施例同様な効果を得
ることができる。
特に、この実施例では上記突堤を設けているので、樹脂
モールドに際しての樹脂収縮による応力が半導体チップ
に過大にかかるのを分散、緩和できる効果がある。因に
、−Mにはこの種、樹脂封止型の半導体装置では樹脂の
収縮により、内部に過大の応力を発生し、半導体チップ
と樹脂との間に剥離を生じたり、上記チップ上のパッシ
ベイション膜にクラックを生じる可能性があるのである
。
モールドに際しての樹脂収縮による応力が半導体チップ
に過大にかかるのを分散、緩和できる効果がある。因に
、−Mにはこの種、樹脂封止型の半導体装置では樹脂の
収縮により、内部に過大の応力を発生し、半導体チップ
と樹脂との間に剥離を生じたり、上記チップ上のパッシ
ベイション膜にクラックを生じる可能性があるのである
。
[発明の効果]
本発明は、以上詳述したようになり、アイランドに導電
性ペーストを介して半導体チップを取付けるとき、上記
ペーストの拡がりを阻止できるので、リードに対する電
気的短絡や、その他の原因による不良品の発生を少なく
でき、歩留り及び品質を向上させる効果がある。
性ペーストを介して半導体チップを取付けるとき、上記
ペーストの拡がりを阻止できるので、リードに対する電
気的短絡や、その他の原因による不良品の発生を少なく
でき、歩留り及び品質を向上させる効果がある。
第1図は本発明の一実施例を説明するための縦断側面図
、第2図はそのアイランドの斜視図、第3図及び第4図
は他の実施例の縦断側面図及びそのアイランドの斜視図
、第5図は従来例の縦断側面図である。 1a・・・アイランド 1b・・・リード 2・・・溝条 3・・・導電性ペースト 4・・・半導体チップ 5・・・リードワイヤ 6・・・樹脂 7・・・突堤 代理人 弁理士 山 下 積 平 第1 図 第2 図 第3図 第4図 第 図
、第2図はそのアイランドの斜視図、第3図及び第4図
は他の実施例の縦断側面図及びそのアイランドの斜視図
、第5図は従来例の縦断側面図である。 1a・・・アイランド 1b・・・リード 2・・・溝条 3・・・導電性ペースト 4・・・半導体チップ 5・・・リードワイヤ 6・・・樹脂 7・・・突堤 代理人 弁理士 山 下 積 平 第1 図 第2 図 第3図 第4図 第 図
Claims (1)
- アイランドに導電性ペーストを介して半導体チップを
装着した樹脂封止型の半導体装置において、上記アイラ
ンドの上面には上記チップの輪郭より大きく区画する突
堤あるいは溝条が形成され、上記アイランド上での上記
ペーストの流れを阻止するように構成していることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2277821A JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2277821A JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04154155A true JPH04154155A (ja) | 1992-05-27 |
Family
ID=17588731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2277821A Pending JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04154155A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP2008124116A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体装置 |
JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
-
1990
- 1990-10-18 JP JP2277821A patent/JPH04154155A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP4738983B2 (ja) * | 2005-11-08 | 2011-08-03 | ローム株式会社 | 半導体装置 |
JP2008124116A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体装置 |
JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490486B2 (en) | Semiconductor device | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
JP3521758B2 (ja) | 半導体装置の製造方法 | |
US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
JPH04154155A (ja) | 半導体装置 | |
US5083186A (en) | Semiconductor device lead frame with rounded edges | |
JP2000196005A (ja) | 半導体装置 | |
JP2533011B2 (ja) | 表面実装型半導体装置 | |
JP2002076234A (ja) | 樹脂封止型半導体装置 | |
KR100525091B1 (ko) | 반도체 패키지 | |
JP2773762B2 (ja) | 半導体装置の製造方法 | |
CN112151522A (zh) | 芯片封装结构、芯片封装方法及数字隔离器 | |
JPS60178636A (ja) | 半導体装置 | |
KR900001988B1 (ko) | 반도체장치에 사용되는 리이드 프레임 | |
KR100201389B1 (ko) | 반도체 패키지 | |
JPH0547975A (ja) | リードフレームおよび表面実装型半導体装置 | |
KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
JP2583405B2 (ja) | 半導体装置用リードフレーム | |
JPH0851181A (ja) | 樹脂封止型半導体装置 | |
JPH09283549A (ja) | 半導体装置およびその製造方法 |