JPS62104165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62104165A JPS62104165A JP24432585A JP24432585A JPS62104165A JP S62104165 A JPS62104165 A JP S62104165A JP 24432585 A JP24432585 A JP 24432585A JP 24432585 A JP24432585 A JP 24432585A JP S62104165 A JPS62104165 A JP S62104165A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- contact hole
- tin
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関し、特に微小なコンタクトホ
ールで信頼性の高い電極の取出しが可能な半導体装置に
係わる。
ールで信頼性の高い電極の取出しが可能な半導体装置に
係わる。
半導体装置においては、コンタクトホールを介して電極
の取出しがなされている。こうした電極の取出しは、従
来、コンタクトホールを形成した優、アルミニウム膜を
形成し、該アルミニウム膜を配線として用いると同時に
、電極取出しとしても使用していた。
の取出しがなされている。こうした電極の取出しは、従
来、コンタクトホールを形成した優、アルミニウム膜を
形成し、該アルミニウム膜を配線として用いると同時に
、電極取出しとしても使用していた。
ところで、半導体素子の高密度化に伴ってコンタクトホ
ールも縮小化されるが、コンタクトホールの深さは略一
定である。このため、アルミニウム膜が該コンタクトホ
ール内に被着されにくくなり、特にコンタクトホール側
壁での被着率（ステップ力バレイジ）が悪化するという
問題があった。
ールも縮小化されるが、コンタクトホールの深さは略一
定である。このため、アルミニウム膜が該コンタクトホ
ール内に被着されにくくなり、特にコンタクトホール側
壁での被着率（ステップ力バレイジ）が悪化するという
問題があった。
これについて、第４図を参照して詳細に説明する。
図中の１は、シリコン基板であり、この基板１上にはシ
リコン酸化ｌＩ２が形成されている。この酸化膜２には
、コンタクトホール３ａ、３ｂ・・・が開孔されている
。コンタクトホール３ａは４μｍｘ４μｍ１コンタクト
ホール３ｂは１μｍｘ１μｍの大きさである。こうした
開口寸法の異なるコンタクトホール３ａ、３ｂを有する
シリコン酸化膜２上にスパッタリング技術により厚さ１
μｍのアルミニウム膜４を堆積すると、開口寸法の大き
いコンタクトホール３ａではアルミニウム膜４のステッ
プ力バレイジが８０％以上で良好であるが、開口寸法の
小さいコンタクトホール３ｂでは１０％にも満たない。
リコン酸化ｌＩ２が形成されている。この酸化膜２には
、コンタクトホール３ａ、３ｂ・・・が開孔されている
。コンタクトホール３ａは４μｍｘ４μｍ１コンタクト
ホール３ｂは１μｍｘ１μｍの大きさである。こうした
開口寸法の異なるコンタクトホール３ａ、３ｂを有する
シリコン酸化膜２上にスパッタリング技術により厚さ１
μｍのアルミニウム膜４を堆積すると、開口寸法の大き
いコンタクトホール３ａではアルミニウム膜４のステッ
プ力バレイジが８０％以上で良好であるが、開口寸法の
小さいコンタクトホール３ｂでは１０％にも満たない。
その結果、コンタクトホール３ｂでの電極取出しは信頼
性が著・しく低下する。
性が著・しく低下する。
本発明は、微小なコンタクトホールでも信頼性の高い電
極を取出すことが可能な構造を有する半導体装置を提供
しようとするものである。
極を取出すことが可能な構造を有する半導体装置を提供
しようとするものである。
本発明は、半導体基板上に設けられた絶縁膜と、この絶
縁膜に開孔されたコンタクトホールと、このコンタクト
ホールの少なくとも底部に設けられたバリア層と、前記
コンタクトホール内に溶融により埋込まれたアルミニウ
ム合金とを具備したことを特徴とするものである。かか
る本発明によれば、既述の如く微小なコンタクトホール
でも信頼性の高い電極を取出すことが可能な構造を有す
る半導体装置を得ることができる。
縁膜に開孔されたコンタクトホールと、このコンタクト
ホールの少なくとも底部に設けられたバリア層と、前記
コンタクトホール内に溶融により埋込まれたアルミニウ
ム合金とを具備したことを特徴とするものである。かか
る本発明によれば、既述の如く微小なコンタクトホール
でも信頼性の高い電極を取出すことが可能な構造を有す
る半導体装置を得ることができる。
上記バリア層としては、高融点金属の窒化物等を用いる
ことができ、特にＴｉＮが好適である。
ことができ、特にＴｉＮが好適である。
上記アルミニウム合金としては、純アルミニウムに比べ
て極めて低温度での溶融が可能なＭＱを含むＡＲ金合金
適している。かかるＡｎ−Ｍａ金合金、含有するＭＯに
よる＾抵抗化等の電極取出しとして悪影響を及ぼさない
範囲である３５重量％において、溶融温度が最も低くな
る（約４５０℃）ため、Ｍｇ含有量が３５重急％以下の
△２合金を用いることが望まＣ叶′特にＭｇ含有量が２
０重量％（溶融温度約５５０℃）〜３５重量％の範囲に
することが好ましい。
て極めて低温度での溶融が可能なＭＱを含むＡＲ金合金
適している。かかるＡｎ−Ｍａ金合金、含有するＭＯに
よる＾抵抗化等の電極取出しとして悪影響を及ぼさない
範囲である３５重量％において、溶融温度が最も低くな
る（約４５０℃）ため、Ｍｇ含有量が３５重急％以下の
△２合金を用いることが望まＣ叶′特にＭｇ含有量が２
０重量％（溶融温度約５５０℃）〜３５重量％の範囲に
することが好ましい。
以下、本発明の実施例を図面に示す製造工程を併記して
詳細に説明する。
詳細に説明する。
実施例１
まず、半導体素子（図示せず）が形成されたシリコン基
板１１上に厚さ約１μｍのシリコン酸化膜１２を形成し
た後、該酸化１１１２に例えば開口寸法が１μｍ×１μ
ｍのコンタクトホール１３をフォトエツチング技術によ
り選択的に形成した。
板１１上に厚さ約１μｍのシリコン酸化膜１２を形成し
た後、該酸化１１１２に例えば開口寸法が１μｍ×１μ
ｍのコンタクトホール１３をフォトエツチング技術によ
り選択的に形成した。
つづいて、コンタクトホール１３を含むシリコン酸化膜
１２上に厚さ約１０００人のバリア層としてのＴｉＮｌ
ｌ１１４を堆積した後、全面にスパッタリングにより厚
さ８０００人の３０％Ｍｇ−へ２合金膜１５を堆積した
く第１図（ａ）図示）。この３０％ＭＯ−Ａ℃合金の融
点は、５００℃である。
１２上に厚さ約１０００人のバリア層としてのＴｉＮｌ
ｌ１１４を堆積した後、全面にスパッタリングにより厚
さ８０００人の３０％Ｍｇ−へ２合金膜１５を堆積した
く第１図（ａ）図示）。この３０％ＭＯ−Ａ℃合金の融
点は、５００℃である。
次いで、前記ＭＯ−ＡＲ合金膜１５とＴｉＮ膜１４を、
コンタクトホール１３及びその周辺にのみ残存するよう
にバターニングしてＭＯ−ＡＲ合金パターン１６及びＴ
ｉＮパターン１７を形成した（同図（ｂ）図示）。つづ
いて、シリコン基板１１をＭＯ−ＡＪ２合金の融点より
少し高い５１０℃で熱処理した。この時、Ｍｇ−Ａｆｉ
合金パターン１６が溶融し、その後の冷却によりコンタ
クトホール１３がＭＯ−ＡＱ合金体１８で埋込まれた（
同図（Ｃ）図示）。また、コンタクトホール１３の内面
にはＴｉＮパターン１７が形成されているため、３０％
Ｍｇ−Ａ／！、合金パターン１６の溶融時にそのＡ℃と
シリコン基板１１とが反応するのを阻止し、コンタクト
ホール１３下の基板１１表面にＡ２の突複は等が発生す
るのを防止される。
コンタクトホール１３及びその周辺にのみ残存するよう
にバターニングしてＭＯ−ＡＲ合金パターン１６及びＴ
ｉＮパターン１７を形成した（同図（ｂ）図示）。つづ
いて、シリコン基板１１をＭＯ−ＡＪ２合金の融点より
少し高い５１０℃で熱処理した。この時、Ｍｇ−Ａｆｉ
合金パターン１６が溶融し、その後の冷却によりコンタ
クトホール１３がＭＯ−ＡＱ合金体１８で埋込まれた（
同図（Ｃ）図示）。また、コンタクトホール１３の内面
にはＴｉＮパターン１７が形成されているため、３０％
Ｍｇ−Ａ／！、合金パターン１６の溶融時にそのＡ℃と
シリコン基板１１とが反応するのを阻止し、コンタクト
ホール１３下の基板１１表面にＡ２の突複は等が発生す
るのを防止される。
次いで、ＭＯ−ＡＲ合金体１８を含むシリコン酸化膜１
２上にスパッタリングにより再度、厚さ１０００人の１
Ｎｌ１１９を堆積した後、スパッタリングにより全面に
厚さ１μｍのへ２膜を堆積し、パターニングしてへλ配
線２０を形成したく同図（ｄ）図示）。
２上にスパッタリングにより再度、厚さ１０００人の１
Ｎｌ１１９を堆積した後、スパッタリングにより全面に
厚さ１μｍのへ２膜を堆積し、パターニングしてへλ配
線２０を形成したく同図（ｄ）図示）。
本発明の半導体装置は、第１図（ｄ）に示すようにシリ
コン基板１１上に設けられたシリコン酸化膜１２と、こ
の酸化膜１２に開孔された微小なコンタクトホール１３
と、このコンタクトホール１３の少なくとも底部に設け
られたバリア層としてのＴｉＮパターン１７と、前記コ
ンタクトホール１３内に溶融により埋込まれたＭＣＩ−
Ａλ合金体１８と、このＭＯ−Ａり合金体１８にＴｉＮ
膿１９を介して接続するＡ２配線２ｏとから構成されて
いる。
コン基板１１上に設けられたシリコン酸化膜１２と、こ
の酸化膜１２に開孔された微小なコンタクトホール１３
と、このコンタクトホール１３の少なくとも底部に設け
られたバリア層としてのＴｉＮパターン１７と、前記コ
ンタクトホール１３内に溶融により埋込まれたＭＣＩ−
Ａλ合金体１８と、このＭＯ−Ａり合金体１８にＴｉＮ
膿１９を介して接続するＡ２配線２ｏとから構成されて
いる。
従って、微小なコンタクトホール１３内に溶融により形
成されたＭＯ−Ａｇ合金体１８が埋込まれ、このＭＱ−
Ａｇ合金体１８を介して基板表面の図示しない半導体素
子とＡ２配置！２０を接続するため、従来のようなコン
タクトホールの微小化に伴う該コンタクトホールの側壁
部での段切れ等を防止できる。しかも、コンタクトホー
ル１３の底部には低抵抗のＴｉＮパターン（バリア層）
１７が設けられ、かつコンタクトホール１３の全体にＭ
ｇ−Ａ４２合金体１８が埋込まれているため、へ２配線
２０をシリコン基板の図示しない半導体素子に低抵抗接
続できる。
成されたＭＯ−Ａｇ合金体１８が埋込まれ、このＭＱ−
Ａｇ合金体１８を介して基板表面の図示しない半導体素
子とＡ２配置！２０を接続するため、従来のようなコン
タクトホールの微小化に伴う該コンタクトホールの側壁
部での段切れ等を防止できる。しかも、コンタクトホー
ル１３の底部には低抵抗のＴｉＮパターン（バリア層）
１７が設けられ、かつコンタクトホール１３の全体にＭ
ｇ−Ａ４２合金体１８が埋込まれているため、へ２配線
２０をシリコン基板の図示しない半導体素子に低抵抗接
続できる。
また、コンタクトホール１３内に溶融により埋込むＭＣ
Ｊ−Ａ４合金体１８は、純アルミニウムするため、該Ｍ
Ｏ−Ａ℃合金の溶融時における基板１１に形成された半
導体素子の熱影響を著しく低減できる。
Ｊ−Ａ４合金体１８は、純アルミニウムするため、該Ｍ
Ｏ−Ａ℃合金の溶融時における基板１１に形成された半
導体素子の熱影響を著しく低減できる。
更に、前記ＭＯ−Ａｇ合金を溶融する温度において安定
で、かつ低抵抗のＴｉＮパターン１７をバリア層として
コンタクトホール１３の少なくとも底部に設けているた
め、該ＭＯ−Ａｇ合金の溶融時におけるＡｇと基板１１
のシリコンとの反応を阻止し、Ａｇの文法は等を防止で
きる。
で、かつ低抵抗のＴｉＮパターン１７をバリア層として
コンタクトホール１３の少なくとも底部に設けているた
め、該ＭＯ−Ａｇ合金の溶融時におけるＡｇと基板１１
のシリコンとの反応を阻止し、Ａｇの文法は等を防止で
きる。
実施例２
まず、半導体素子（図示せず）が形成されたシリコン基
板１１上に厚さ約１μｍのシリコン酸化１１１２を形成
した後、該酸化膜１２に例えば開口寸法が１μｍ×１μ
ｍのコンタクトホール１３をフォトエツチング技術によ
り選択的に形成した。
板１１上に厚さ約１μｍのシリコン酸化１１１２を形成
した後、該酸化膜１２に例えば開口寸法が１μｍ×１μ
ｍのコンタクトホール１３をフォトエツチング技術によ
り選択的に形成した。
つづいて、タングステンを減圧ＣＶＤ技術により堆積す
ることにより、コンタクトホール１３の底部のみに厚さ
約１０００人のバリア層としてのＷ膜２１を形成した後
、コンタクトホール１３内に直径０．７〜０．８ｕｍの
３０％Ｍｑ−Ａｆｆｉからなる合金球２２を挿入した（
第２図（ａ）図示）。
ることにより、コンタクトホール１３の底部のみに厚さ
約１０００人のバリア層としてのＷ膜２１を形成した後
、コンタクトホール１３内に直径０．７〜０．８ｕｍの
３０％Ｍｑ−Ａｆｆｉからなる合金球２２を挿入した（
第２図（ａ）図示）。
次いで、シリコン基板１１をＭｇ−Ａρ金合金融点より
少し高い５１０℃で熱処理した。この時、ＭＱ−ＡＱの
合金球２２が溶融し、その後の冷却によりコンタクトホ
ール１３がＭＱ−Ａ（１合金体１８で埋込まれたく同図
（ｂ）図示）。
少し高い５１０℃で熱処理した。この時、ＭＱ−ＡＱの
合金球２２が溶融し、その後の冷却によりコンタクトホ
ール１３がＭＱ−Ａ（１合金体１８で埋込まれたく同図
（ｂ）図示）。
しかして、本実施例２によれば実施例１のようにＭＱＡ
ｆｆｉｌｌｉ及びＴｉＮＩＩＩのパターニングを行なう
ことなく、コンタクトホール１３内をＭＯ＝ＡＱ、合金
体１８で埋込むことができる。
ｆｆｉｌｌｉ及びＴｉＮＩＩＩのパターニングを行なう
ことなく、コンタクトホール１３内をＭＯ＝ＡＱ、合金
体１８で埋込むことができる。
実施例３
まず、半導体素子（図示せず）が形成されたシリコン基
板１１上に厚さ約１μｍのシリコン酸化膜１２を形成し
た後、該酸化１１１１２に例えば開口寸法が１μｍｘ１
μｍのコンタクトホール１３をフォトエツチング技術に
より選択的に形成した。
板１１上に厚さ約１μｍのシリコン酸化膜１２を形成し
た後、該酸化１１１１２に例えば開口寸法が１μｍｘ１
μｍのコンタクトホール１３をフォトエツチング技術に
より選択的に形成した。
つづいて、コンタクトホール１３を含むシリコン酸化膜
１２上に厚さ約１０００人のバリア層としてのＴｉＮ膜
１４を堆積した後、全面にスパッタリングにより厚さ１
．５μｍの３０％Ｍｇ−Ａｆｆ合金ｇ！１５を堆積した
（第３図（ａ）図示）。この時、コンタクトホール１３
内の３０％ＭＱ−に加熱しながら、前記ｆｖｌ−Ａｆｆ
ｉ合金膜１５上に厚さ０．５μｍの純ＡＲをスパッタリ
ングした。
１２上に厚さ約１０００人のバリア層としてのＴｉＮ膜
１４を堆積した後、全面にスパッタリングにより厚さ１
．５μｍの３０％Ｍｇ−Ａｆｆ合金ｇ！１５を堆積した
（第３図（ａ）図示）。この時、コンタクトホール１３
内の３０％ＭＱ−に加熱しながら、前記ｆｖｌ−Ａｆｆ
ｉ合金膜１５上に厚さ０．５μｍの純ＡＲをスパッタリ
ングした。
この時、ＭＯ−Ａｆｆｉ合金膜が溶融して前記空洞部２
３が消滅してコンタクトホール１３内がＭＱ−Ａ２合金
膜で埋込まれた。同時に、純Ａｆｉｌｌ１２４が堆積さ
れると共に、溶融したＭ（ｌｌ−Ａ２合金膜中のＭＯが
純ＡＲ１Ｉ！２４に拡散してＭＱ含有量が２０％のＭＱ
−ＡＩ２合金穫２５となった（同図（ｂ）図示）。この
ＭＯ−Ａ２合金１１！２５の融点は５５０℃であった。
３が消滅してコンタクトホール１３内がＭＱ−Ａ２合金
膜で埋込まれた。同時に、純Ａｆｉｌｌ１２４が堆積さ
れると共に、溶融したＭ（ｌｌ−Ａ２合金膜中のＭＯが
純ＡＲ１Ｉ！２４に拡散してＭＱ含有量が２０％のＭＱ
−ＡＩ２合金穫２５となった（同図（ｂ）図示）。この
ＭＯ−Ａ２合金１１！２５の融点は５５０℃であった。
次いで、シリコン酸化膜１２上の純Ａ２膜２４及びＭＱ
−Ａｆｆｉ合金膜２５をエッチバックして除去し、更に
シリコン酸化ｌ１１１２上のＴｉＮＩＩＩ４を除去して
コンタクトホール１３の内面のみにＴ ＋ Ｎｌ１１４
−を残存させると共に、同コンタクトホール１３内にＭ
Ｏ含有量が２０％のｔｖｌ−Ａｆｆｉ合金体２６を埋込
んだ（同図（Ｃ）図示）。
−Ａｆｆｉ合金膜２５をエッチバックして除去し、更に
シリコン酸化ｌ１１１２上のＴｉＮＩＩＩ４を除去して
コンタクトホール１３の内面のみにＴ ＋ Ｎｌ１１４
−を残存させると共に、同コンタクトホール１３内にＭ
Ｏ含有量が２０％のｔｖｌ−Ａｆｆｉ合金体２６を埋込
んだ（同図（Ｃ）図示）。
つづいて、ＭＣＩ−Ａ２合金体２６を含むシリコン酸化
ｌ！１２上にスパッタリングにより厚さ１μｍのへ２膜
を堆積し、パターニングして前記ＭＯ−ＡＲ合金体２６
と直接接続するＡ２配線２０を形成した（同図（ｄ）図
示）。
ｌ！１２上にスパッタリングにより厚さ１μｍのへ２膜
を堆積し、パターニングして前記ＭＯ−ＡＲ合金体２６
と直接接続するＡ２配線２０を形成した（同図（ｄ）図
示）。
しかして、本実施例３によればＭＣＪ−Ａｊ２合金ｇ１
１５の溶融、コンタクトホール１３内への埋込み時に、
該Ｍｇ−Ａｆｆ合金膜１５上に純Ａ２膜２４を堆積する
ため、ＭにＩ−ＡＲ合金膜中のＭｇが純Ａ２膜２４に拡
散してＭＯの含有量の低い（例えばＭＣＩ ： ２０％
）、つまり融点が初期堆積時より高いＭｇ−ＡＲ合金膜
２５となり、その後のエッチバックによりコンタクトホ
ール１３内にＭｇ含有量が２０％のＭＯ−Ａｆｆｉ合金
体２６を埋込むことができる。従って、コンタクトホー
ル１３内に埋込まれたＭＯ−Ａｆｆｉ合金体２６は前述
した実施例１のＭａ−Ａ１合金体１８に比べて融点が高
いため、配線２０の形成後の熱処理温度を実施例１より
高くできる。また、ＭＯ−Ａ℃合金体２６のＭＱ含有量
を低減でき、かつ融点を高くできるため、該ＭＱ−△λ
合金体２６にＡ２配線２０を直接設けても、該配線２０
の形成後の熱処理時においてＭｇのＡ２配線２０への拡
散を抑制でき、ひいては実施例１のようなバリア層とし
のＴｉＮ膜１９の形成を省略できる。
１５の溶融、コンタクトホール１３内への埋込み時に、
該Ｍｇ−Ａｆｆ合金膜１５上に純Ａ２膜２４を堆積する
ため、ＭにＩ−ＡＲ合金膜中のＭｇが純Ａ２膜２４に拡
散してＭＯの含有量の低い（例えばＭＣＩ ： ２０％
）、つまり融点が初期堆積時より高いＭｇ−ＡＲ合金膜
２５となり、その後のエッチバックによりコンタクトホ
ール１３内にＭｇ含有量が２０％のＭＯ−Ａｆｆｉ合金
体２６を埋込むことができる。従って、コンタクトホー
ル１３内に埋込まれたＭＯ−Ａｆｆｉ合金体２６は前述
した実施例１のＭａ−Ａ１合金体１８に比べて融点が高
いため、配線２０の形成後の熱処理温度を実施例１より
高くできる。また、ＭＯ−Ａ℃合金体２６のＭＱ含有量
を低減でき、かつ融点を高くできるため、該ＭＱ−△λ
合金体２６にＡ２配線２０を直接設けても、該配線２０
の形成後の熱処理時においてＭｇのＡ２配線２０への拡
散を抑制でき、ひいては実施例１のようなバリア層とし
のＴｉＮ膜１９の形成を省略できる。
なお、上記実施例２ではコンタクトホールにＭＱ−Ａ（
ｌからなる合金球を挿入した後、熱処理を行なって該合
金球を溶融したが、合金球の代わりに他の形状の塊状合
金をコンタクトホール内に挿入してもよい。
ｌからなる合金球を挿入した後、熱処理を行なって該合
金球を溶融したが、合金球の代わりに他の形状の塊状合
金をコンタクトホール内に挿入してもよい。
上記実施例３では、ＭＱ−ＡＭ合金腹中のＭＯ含有量を
低減するために、該Ｍｑ−Ａｎ合金膜の堆積にひきつづ
いて純ＡＱＭをスパッタリングする際、基板温度を同Ｍ
ｌ；ｌ−Ａλ合金膜の融点より少し高い温度に設定する
方法を採用したが、これに限定されない。例えば、Ｍｇ
−Ａｆｆｉ合金膜上に純Ａ２膜を堆積した後、基板を大
気中に取出し、該Ｍｇ−Ａｎ合金膜の融点より少し高い
温度で熱処理してＭｇ−Ａ４２合金膜の溶融、該合金中
のＭＱの純Ａβ膜への拡散、これによるＭｇ含有量の低
減を行なってもよい。
低減するために、該Ｍｑ−Ａｎ合金膜の堆積にひきつづ
いて純ＡＱＭをスパッタリングする際、基板温度を同Ｍ
ｌ；ｌ−Ａλ合金膜の融点より少し高い温度に設定する
方法を採用したが、これに限定されない。例えば、Ｍｇ
−Ａｆｆｉ合金膜上に純Ａ２膜を堆積した後、基板を大
気中に取出し、該Ｍｇ−Ａｎ合金膜の融点より少し高い
温度で熱処理してＭｇ−Ａ４２合金膜の溶融、該合金中
のＭＱの純Ａβ膜への拡散、これによるＭｇ含有量の低
減を行なってもよい。
上記実施例３では、Ｍ（Ｊ−Ａｆｆｉ合金膜上にスパッ
タリングにより純ＡＱ膜を堆積したが、該合金膜をバタ
ーニングしてコンタクトホール及びのその周辺に残存さ
せた後、スパッタリングにより純Ａｊ２膜を堆積しても
よい。
タリングにより純ＡＱ膜を堆積したが、該合金膜をバタ
ーニングしてコンタクトホール及びのその周辺に残存さ
せた後、スパッタリングにより純Ａｊ２膜を堆積しても
よい。
上記実施例３において、純ＡＩ２膜のスパッタリング中
の温度、膜厚及び時間を変えることによって、純ＡＲ膜
下のｔｖｌ−Ａ２合金膜のＭ９含有量を任意に低減でき
る。
の温度、膜厚及び時間を変えることによって、純ＡＲ膜
下のｔｖｌ−Ａ２合金膜のＭ９含有量を任意に低減でき
る。
上記各実施例では、絶縁膜としてシリコン酸化膜を使用
したが、ＳｉＮ膜等の他の絶縁膜を使用してもよい。
したが、ＳｉＮ膜等の他の絶縁膜を使用してもよい。
上記各実施例では、半導体基板の半導体素子とのへ２配
線とのコンタクトを行なう場合について説明したが、第
１層配線と第２層配線とを接続する等の多層配線構造に
も同様に適用できる。
線とのコンタクトを行なう場合について説明したが、第
１層配線と第２層配線とを接続する等の多層配線構造に
も同様に適用できる。
（発明の効果）
以上詳述した如く、本発明によれば微小なコンタクトホ
ールでも信頼性の高い電極を取出すことが可能な高信頼
性、高集積度の半導体装置を提供できる。
ールでも信頼性の高い電極を取出すことが可能な高信頼
性、高集積度の半導体装置を提供できる。
第１図（ａ）〜（ｄ）は本発明の実施例１における半導
体装置の製造工程を示す断面図、第２図（ａ）、（ｂ）
は本発明の実施例２におけるＭｇる半導体装置の製造工
程を示す断面図、第４図は従来の半導体装置を示す断面
図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・・・コンタクトホール、１４・・・ＴｉＮＩＩ！
、１５．２５・・・１ｖｌ−Ａｆｆｉ合金膜、１８．２
６・・・ＭＱ−Ａ２合金体、２０・・・Ａ２配線、２１
・・・ＷＩｌ！ｉ！、２２・・・ｆｖｌ−Ａｆｆｉから
なる合金球、２４・・・純Ａ ｆｉｌ。 出願人代理人 弁理士 鈴江武彦 （ａ） （ｂ） （ｃ） 第１図 （ａ） （ｂ） 第２図 第３図 第３図 第４図
体装置の製造工程を示す断面図、第２図（ａ）、（ｂ）
は本発明の実施例２におけるＭｇる半導体装置の製造工
程を示す断面図、第４図は従来の半導体装置を示す断面
図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・・・コンタクトホール、１４・・・ＴｉＮＩＩ！
、１５．２５・・・１ｖｌ−Ａｆｆｉ合金膜、１８．２
６・・・ＭＱ−Ａ２合金体、２０・・・Ａ２配線、２１
・・・ＷＩｌ！ｉ！、２２・・・ｆｖｌ−Ａｆｆｉから
なる合金球、２４・・・純Ａ ｆｉｌ。 出願人代理人 弁理士 鈴江武彦 （ａ） （ｂ） （ｃ） 第１図 （ａ） （ｂ） 第２図 第３図 第３図 第４図
Claims (2)
- （１）、半導体基板上に設けられた絶縁膜と、この絶縁
膜に開孔されたコンタクトホールと、このコンタクトホ
ールの少なくとも底部に設けられたバリア層と、前記コ
ンタクトホール内に溶融により埋込まれたアルミニウム
合金とを具備したことを特徴とする半導体装置。 - （２）、バリア層が少なくとも高融点金属の窒化物を含
む膜からなり、かつアルミニウム合金がマグネシウムを
含んだものからなることを特徴とする特許請求の範囲第
１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244325A JPH0719885B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244325A JPH0719885B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104165A true JPS62104165A (ja) | 1987-05-14 |
| JPH0719885B2 JPH0719885B2 (ja) | 1995-03-06 |
Family
ID=17117032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244325A Expired - Lifetime JPH0719885B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719885B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639925A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置の製造方法 |
| JPS63166246A (ja) * | 1986-12-27 | 1988-07-09 | Nec Corp | 半導体装置の層間接続方法 |
| JPS6476736A (en) * | 1987-09-17 | 1989-03-22 | Tokyo Electron Ltd | Manufacture of semiconductor device |
| JPH01264258A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH02239665A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810897U (ja) * | 1971-06-04 | 1973-02-07 | ||
| JPS50159259A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS609159A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
-
1985
- 1985-10-31 JP JP60244325A patent/JPH0719885B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810897U (ja) * | 1971-06-04 | 1973-02-07 | ||
| JPS50159259A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS609159A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639925A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置の製造方法 |
| JPS63166246A (ja) * | 1986-12-27 | 1988-07-09 | Nec Corp | 半導体装置の層間接続方法 |
| JPS6476736A (en) * | 1987-09-17 | 1989-03-22 | Tokyo Electron Ltd | Manufacture of semiconductor device |
| JPH01264258A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH02239665A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719885B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62104165A (ja) | 半導体装置 | |
| US6331732B1 (en) | Via structure in an integrated circuit utilizing a high conductivity metal interconnect and a method for manufacturing same | |
| JP3028519B2 (ja) | 半導体集積回路の製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JP2890419B2 (ja) | 半導体集積回路の製造方法 | |
| JP3246035B2 (ja) | 金属膜の形成方法 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH02231742A (ja) | 半導体装置 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH05267475A (ja) | 配線形成法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06163720A (ja) | 半導体装置とその製法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 | |
| JPH06302703A (ja) | 半導体装置の製造方法 | |
| JPH07183380A (ja) | 配線形成法 | |
| JPH0670999B2 (ja) | 半導体装置の層間接続方法 | |
| JPH0369118A (ja) | 半導体装置の製造方法 |