JPH05217940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05217940A JPH05217940A JP1738992A JP1738992A JPH05217940A JP H05217940 A JPH05217940 A JP H05217940A JP 1738992 A JP1738992 A JP 1738992A JP 1738992 A JP1738992 A JP 1738992A JP H05217940 A JPH05217940 A JP H05217940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- aluminum
- aluminum alloy
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクト孔内にアルミニウム膜をリフローし
て埋込み形成する電極配線と拡散層との反応を防止す
る。 【構成】酸化シリコン膜3に設けたコンタクト孔4を含
む表面にCVD法によりチタンタングステン膜5及びタ
ングステン膜6を順次堆積した後、基板温度をアルミニ
ウムの融点近くに設定した状態でスパッタ法によりアル
ミニウム合金膜7を堆積し且つリフローさせてコンタク
ト孔4内に充填し埋込む。
て埋込み形成する電極配線と拡散層との反応を防止す
る。 【構成】酸化シリコン膜3に設けたコンタクト孔4を含
む表面にCVD法によりチタンタングステン膜5及びタ
ングステン膜6を順次堆積した後、基板温度をアルミニ
ウムの融点近くに設定した状態でスパッタ法によりアル
ミニウム合金膜7を堆積し且つリフローさせてコンタク
ト孔4内に充填し埋込む。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電極配線の形成方法に関する。
関し、特に電極配線の形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴いコンタクト
孔も微細化され、ステップカバレージの低下やストレス
マイグレーション等による電極配線のコンタクト不良が
生じ易くなるため、種々の対策が講じられており、その
一例として応用物理学会1990年春季大会予稿集、第
562頁に掲載されたアルミニウムリフロー法がある。
孔も微細化され、ステップカバレージの低下やストレス
マイグレーション等による電極配線のコンタクト不良が
生じ易くなるため、種々の対策が講じられており、その
一例として応用物理学会1990年春季大会予稿集、第
562頁に掲載されたアルミニウムリフロー法がある。
【0003】図4(a)〜(c)及び図5(a),
(b)は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
(b)は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【0004】まず、図4(a)に示すように、P型シリ
コン基板1の一主面に設けたN型拡散層2の上に酸化シ
リコン膜3を選択的に形成する。
コン基板1の一主面に設けたN型拡散層2の上に酸化シ
リコン膜3を選択的に形成する。
【0005】次に、図4(b)に示すように、N型拡散
層2の上の酸化シリコン膜3を選択的に開孔してコンタ
クト孔4を形成する。
層2の上の酸化シリコン膜3を選択的に開孔してコンタ
クト孔4を形成する。
【0006】次に、図4(c)に示すように、コンタク
ト孔4を含む表面にバリアメタル膜としてチタン膜9及
び窒化チタン膜10をスパッタ法により順次堆積して形
成する。
ト孔4を含む表面にバリアメタル膜としてチタン膜9及
び窒化チタン膜10をスパッタ法により順次堆積して形
成する。
【0007】次に、図5(a)に示すように、基板温度
を500〜660℃に設定した状態で窒化チタン膜10
の上にシリコン及び銅を含むアルミニウム合金膜7をス
パッタ法により堆積させると同時にリフローさせ、コン
タクト孔4内にアルミニウム合金膜7を埋込む。
を500〜660℃に設定した状態で窒化チタン膜10
の上にシリコン及び銅を含むアルミニウム合金膜7をス
パッタ法により堆積させると同時にリフローさせ、コン
タクト孔4内にアルミニウム合金膜7を埋込む。
【0008】次に、図5(b)に示すように、アルミニ
ウム合金膜7,窒化チタン膜10,チタン膜9を選択的
に順次エッチングしてN型拡散層2と電気的に接続する
電極配線を形成する。
ウム合金膜7,窒化チタン膜10,チタン膜9を選択的
に順次エッチングしてN型拡散層2と電気的に接続する
電極配線を形成する。
【0009】
【発明が解決しようとする課題】この従来の半導体装置
は、バリアメタル膜が、スパッタ法により形成されるた
め、コンタクト孔が微細化すると、コンタクト孔の底に
形成されるバリアメタル膜の膜厚が薄くなり、アルミニ
ウム合金膜がリフローする温度まで加熱されると、拡散
層とアルミニウムが反応して拡散層が破壊されるという
問題がある。
は、バリアメタル膜が、スパッタ法により形成されるた
め、コンタクト孔が微細化すると、コンタクト孔の底に
形成されるバリアメタル膜の膜厚が薄くなり、アルミニ
ウム合金膜がリフローする温度まで加熱されると、拡散
層とアルミニウムが反応して拡散層が破壊されるという
問題がある。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の一主面に選択に設けた
逆導電型拡散層を含む表面に絶縁膜を設け前記絶縁膜を
選択的に開孔してコンタクト孔を設ける工程と、前記コ
ンタクト孔を含む表面にCVD法によりバリアメタル膜
を形成する工程と、前記バリアメタル膜の上にアルミニ
ウム又はアルミニウム合金膜を堆積してリフローさせ前
記コンタクト孔内を充填して埋込む工程と、前記アルミ
ニウム膜又はアルミニウム合金膜及びバリアメタル膜を
選択的に順次エッチングして前記拡散層と電気的に接続
する電極配線を形成する工程とを含んで構成される。
造方法は、一導電型半導体基板の一主面に選択に設けた
逆導電型拡散層を含む表面に絶縁膜を設け前記絶縁膜を
選択的に開孔してコンタクト孔を設ける工程と、前記コ
ンタクト孔を含む表面にCVD法によりバリアメタル膜
を形成する工程と、前記バリアメタル膜の上にアルミニ
ウム又はアルミニウム合金膜を堆積してリフローさせ前
記コンタクト孔内を充填して埋込む工程と、前記アルミ
ニウム膜又はアルミニウム合金膜及びバリアメタル膜を
選択的に順次エッチングして前記拡散層と電気的に接続
する電極配線を形成する工程とを含んで構成される。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0012】図1(a)〜(c)及び図2(a)〜
(c)は、本発明の第1の実施例の製造方法を説明する
ための工程順に示した半導体チップの断面図である。
(c)は、本発明の第1の実施例の製造方法を説明する
ための工程順に示した半導体チップの断面図である。
【0013】まず、図1(a)に示すように、P型シリ
コン基板1の一主面にヒ素イオンを加速エネルギー70
keV、ドーズ量3×1015cm-2で選択的にイオン注
入して900℃の温度で30分間の熱処理を行ないN型
拡散層2を形成する。次に、N型拡散層2を含む表面に
CVD法により酸化シリコン膜3を1μmの厚さに堆積
する。
コン基板1の一主面にヒ素イオンを加速エネルギー70
keV、ドーズ量3×1015cm-2で選択的にイオン注
入して900℃の温度で30分間の熱処理を行ないN型
拡散層2を形成する。次に、N型拡散層2を含む表面に
CVD法により酸化シリコン膜3を1μmの厚さに堆積
する。
【0014】次に、図1(b)に示すように、フォトリ
ソグラフィー技術とドライエッチング技術により酸化シ
リコン膜3を開孔して0.6μm径のコンタクト孔4を
形成する。
ソグラフィー技術とドライエッチング技術により酸化シ
リコン膜3を開孔して0.6μm径のコンタクト孔4を
形成する。
【0015】次に、図1(c)に示すように、チタンを
10wt%含有したタングステンターゲットを用いたス
パッタにより、コンタクト孔4を含む表面にチタンタン
グステン膜を0.1μmの厚さに堆積する。
10wt%含有したタングステンターゲットを用いたス
パッタにより、コンタクト孔4を含む表面にチタンタン
グステン膜を0.1μmの厚さに堆積する。
【0016】次に、図2(a)に示すように、六弗化タ
ングステンガス(WF6 )と水素ガス(H2 )を用いた
CVD法により、チタンタングステン膜5の表面にタン
グステン膜6を0.1μmの厚さに堆積する。
ングステンガス(WF6 )と水素ガス(H2 )を用いた
CVD法により、チタンタングステン膜5の表面にタン
グステン膜6を0.1μmの厚さに堆積する。
【0017】次に、図2(b)に示すように、基板温度
を550℃に設定し、シリコンを1wt%、銅を0.5
wt%含んだアルミニウムターゲットを用いたスパッタ
によりタングステン膜6の上にシリコン及び銅を含むア
ルミニウム膜(以下アルミニウム合金膜と記す)7を1
μmの厚さに堆積してリフローし、コンタクト孔4内に
アルミニウム合金膜7を充填して、埋込む。
を550℃に設定し、シリコンを1wt%、銅を0.5
wt%含んだアルミニウムターゲットを用いたスパッタ
によりタングステン膜6の上にシリコン及び銅を含むア
ルミニウム膜(以下アルミニウム合金膜と記す)7を1
μmの厚さに堆積してリフローし、コンタクト孔4内に
アルミニウム合金膜7を充填して、埋込む。
【0018】次に、図2(c)に示すように、リソグラ
フィー技術とドライエッチング技術により、アルミニウ
ム合金膜7,タングステン膜6,チタンタングステン膜
5を選択的に順次エッチングしてチタンタングステン膜
5,タングステン膜6及びアルミニウム合金膜7の積層
構造を有する電極配線を形成する。
フィー技術とドライエッチング技術により、アルミニウ
ム合金膜7,タングステン膜6,チタンタングステン膜
5を選択的に順次エッチングしてチタンタングステン膜
5,タングステン膜6及びアルミニウム合金膜7の積層
構造を有する電極配線を形成する。
【0019】図3(a)〜(c)は本発明の第2の実施
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
【0020】図3(a)に示すように、第1の実施例と
同様の工程により、P型シリコン基板1に設けたN型拡
散層2の上に酸化シリコン膜3を設け、酸化シリコン膜
3に設けたコンタクト孔4を含む表面にチタンタングス
テン膜5及びタングステン膜6を順次堆積して設ける。
次に、タングステン膜6の上にスパッタ法によりチタン
膜8を0.1μmの厚さに堆積する。
同様の工程により、P型シリコン基板1に設けたN型拡
散層2の上に酸化シリコン膜3を設け、酸化シリコン膜
3に設けたコンタクト孔4を含む表面にチタンタングス
テン膜5及びタングステン膜6を順次堆積して設ける。
次に、タングステン膜6の上にスパッタ法によりチタン
膜8を0.1μmの厚さに堆積する。
【0021】次に、図3(b)に示すように、チタン膜
8の上に第1の実施例と同様の工程でシリコン及び銅を
含むアルミニウム合金膜7を1μmの厚さに堆積してリ
フローし、アルミニウム合金膜7をコンタクト孔4内に
充填して埋込む。ここで、チタン膜8によりアルミニウ
ム合金膜7がリフローし易くなり、コンタクト孔4内に
埋込まれたアルミニウム合金膜7の上面の平坦性が良効
になる利点がある。
8の上に第1の実施例と同様の工程でシリコン及び銅を
含むアルミニウム合金膜7を1μmの厚さに堆積してリ
フローし、アルミニウム合金膜7をコンタクト孔4内に
充填して埋込む。ここで、チタン膜8によりアルミニウ
ム合金膜7がリフローし易くなり、コンタクト孔4内に
埋込まれたアルミニウム合金膜7の上面の平坦性が良効
になる利点がある。
【0022】次に、図3(c)に示すように、アルミニ
ウム合金膜7,チタン膜8,タングステン膜6及びチタ
ンタングステン膜5を選択的に順次エッチングして積層
構造の電極配線を形成する。
ウム合金膜7,チタン膜8,タングステン膜6及びチタ
ンタングステン膜5を選択的に順次エッチングして積層
構造の電極配線を形成する。
【0023】ここで、チタンタングステン膜5の代りに
チタン膜を使用しても良く、タングステン膜6の変りに
四塩化チタンガスとアンモニアガスを用いたCVD法に
より堆積した窒化チタン膜を使用しても良い。
チタン膜を使用しても良く、タングステン膜6の変りに
四塩化チタンガスとアンモニアガスを用いたCVD法に
より堆積した窒化チタン膜を使用しても良い。
【0024】
【発明の効果】以上説明したように本発明は、拡散層上
に設けたコンタクト孔を含む表面にCVD法を用いて被
覆性の優れた高融点金属膜等のバリアメタル層を形成し
ているので膜厚の均一性が得られ、バリアメタル層の上
に形成したアルミニウム合金膜を500℃以上の高温で
リフローさせても、コンタクト孔の底でアルミニウム合
金膜と拡散層との反応により生ずる拡散層破壊を防止す
ることができる。
に設けたコンタクト孔を含む表面にCVD法を用いて被
覆性の優れた高融点金属膜等のバリアメタル層を形成し
ているので膜厚の均一性が得られ、バリアメタル層の上
に形成したアルミニウム合金膜を500℃以上の高温で
リフローさせても、コンタクト孔の底でアルミニウム合
金膜と拡散層との反応により生ずる拡散層破壊を防止す
ることができる。
【図1】本発明の第1の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図2】本発明の第1の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図3】本発明の第2の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図4】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図5】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
1 P型シリコン基板 2 N型拡散層 3 酸化シリコン膜 4 コンタクト孔 5 チタンタングステン膜 6 タングステン膜 7 アルミニウム合金膜 8,9 チタン膜 10 窒化チタン膜
Claims (3)
- 【請求項1】 一導電型半導体基板の一主面に選択的に
設けた逆導電型拡散層を含む表面に絶縁膜を設け前記絶
縁膜を選択的に開孔してコンタクト孔を設ける工程と、
前記コンタクト孔を含む表面にCVD法によりバリアメ
タル膜を形成する工程と、前記バリアメタル膜の上にア
ルミニウム又はアルミニウム合金膜を堆積してリフロー
させ前記コンタクト孔内を充填して埋込む工程と、前記
アルミニウム膜又はアルミニウム合金膜及びバリアメタ
ル膜を選択的に順次エッチングして前記拡散層と電気的
に接続する電極配線を形成する工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項2】 バリアメタル膜がチタン及びタングステ
ンの少くとも1種を含む高融点金属膜である請求項1記
載の半導体装置の製造方法。 - 【請求項3】 バリアメタル膜が少くとも窒化チタン膜
を含む高融点金属膜の積層構造からなる請求項1記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1738992A JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1738992A JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05217940A true JPH05217940A (ja) | 1993-08-27 |
Family
ID=11942645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1738992A Withdrawn JPH05217940A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05217940A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235539A (ja) * | 1994-02-25 | 1995-09-05 | Sony Corp | 積層配線およびそのドライエッチング方法 |
JPH1074831A (ja) * | 1996-08-02 | 1998-03-17 | Taiwan Moseki Denshi Kofun Yugenkoshi | 連結孔プラグの構造およびその製造方法 |
US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
-
1992
- 1992-02-03 JP JP1738992A patent/JPH05217940A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235539A (ja) * | 1994-02-25 | 1995-09-05 | Sony Corp | 積層配線およびそのドライエッチング方法 |
US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
JPH1074831A (ja) * | 1996-08-02 | 1998-03-17 | Taiwan Moseki Denshi Kofun Yugenkoshi | 連結孔プラグの構造およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2737764B2 (ja) | 半導体装置及びその製造方法 | |
TWI254350B (en) | Fuse structure and method for making the same | |
KR19990083124A (ko) | 상호 접속 구조 및 그 형성 방법 | |
US6569759B2 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
JP3113800B2 (ja) | 半導体装置の配線形成方法 | |
US5950108A (en) | Method of fabricating a conductive plug | |
US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
KR19990063359A (ko) | 접합 패드를 가진 이중 다마스크식 공정 | |
JPH07130682A (ja) | 半導体装置の製造方法 | |
JPH05217940A (ja) | 半導体装置の製造方法 | |
JPH10229086A (ja) | 半導体装置およびその製造方法 | |
JPH06140358A (ja) | 半導体装置の製造方法 | |
JPH03191518A (ja) | 半導体装置およびその製造方法 | |
JP3087692B2 (ja) | 半導体装置の製造方法 | |
JP3998937B2 (ja) | 銅金属化プロセスにおけるTaCNバリア層の製造方法 | |
JP2615891B2 (ja) | メモリ装置 | |
KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3038875B2 (ja) | 半導体装置の製造方法 | |
JP3337758B2 (ja) | 半導体装置の製造方法 | |
JP3160811B2 (ja) | 半導体素子の配線形成方法 | |
JPH09275136A (ja) | 半導体装置及びその製造方法 | |
KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
JPH0499317A (ja) | 半導体装置の製造方法 | |
JPS63166246A (ja) | 半導体装置の層間接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |