JPH06163720A - 半導体装置とその製法 - Google Patents

半導体装置とその製法

Info

Publication number
JPH06163720A
JPH06163720A JP33502092A JP33502092A JPH06163720A JP H06163720 A JPH06163720 A JP H06163720A JP 33502092 A JP33502092 A JP 33502092A JP 33502092 A JP33502092 A JP 33502092A JP H06163720 A JPH06163720 A JP H06163720A
Authority
JP
Japan
Prior art keywords
wiring
layer
connection hole
alloy
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33502092A
Other languages
English (en)
Inventor
Takahisa Yamaha
隆久 山葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP33502092A priority Critical patent/JPH06163720A/ja
Publication of JPH06163720A publication Critical patent/JPH06163720A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 微細配線のストレスマイグレーション耐性を
高める。 【構成】 半導体基板10の表面にフィールド絶縁膜1
2及び不純物ドープ領域13を形成した後、基板上面に
平坦状に絶縁膜14を形成する。絶縁膜14に複数の接
続孔を形成した後、基板上面にTi,TiNを順次に堆
積してバリアメタル層16を形成し、その上に高温スパ
ッタ処理により接続孔を埋めるようにAl又はAl合金
からなる配線材層18を形成する。基板上面に鉛等の低
融点金属を被着して熱処理することにより接続孔周辺の
凹部を埋める金属層22を形成した後、低温スパッタ処
理により基板上面にAl又はAl合金からなる配線材層
24を形成する。バリアメタル層16、配線材層18,
24及び金属層22を含む積層をパターニングして配線
層26を得る。配線層26は、金属層22により平坦化
され、低抵抗且つ高信頼となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、微細配線を有するL
SI等の半導体装置とその製法に関し、特に接続孔の周
辺で配線層に生ずる凹部を鉛(Pb)等の低融点金属で
埋めることによりストレスマイグレーション耐性を向上
させたものである。
【0002】
【従来の技術】従来、LSI等の微細配線を形成する方
法としては、図6〜8に示すものが知られている。
【0003】図6〜8において、半導体基板10の表面
には、N+ 型等の不純物ドープ領域13を形成した後、
絶縁膜14を形成する。そして、絶縁膜14に接続孔1
4a,14bを形成した後、基板上面にバリアメタル層
16を被着し、その上に高温スパッタ処理によりAlか
らなる配線材層18を形成する。高温スパッタ処理は、
基板を400℃以上で660℃(Al融点)より低い高
温(例えば500〜550℃)に維持してスパッタリン
グを行なうもので、Alは、微細な接続孔に流入してそ
れを埋めるように形成される。この後は、バリアメタル
層16及び配線材層18の積層をパターニングして配線
層20を得る。
【0004】
【発明が解決しようとする課題】上記した従来法による
と、配線材層18は、接続孔14a,14bの周辺で所
望の厚さtより薄くなる。特に、図9に示すように幅が
1.0[μm]程度の微細な配線層20にあっては、A
l膜厚がtの1/2以下となる領域18Sが接続孔14
a,14bの周辺に広がって形成される。配線厚さの減
少は、配線抵抗の増大を招く。
【0005】図10は、1.0[μm]の幅の配線層2
0におけるAlグレイン配置の一例を示すものである。
複数のAlグレインG1 〜G4 は、いずれも高温スパッ
タによる被着時には10[μm]程度の大きさを有して
いたものである。このようにグレインサイズが大きい
と、粒界(Grain Boundary)GBが配線
を横切る個所(例えばAlグレインG1 及びG2 の境
界)でバンブー構造が出現しやすい。
【0006】図11は、ストレスマイグレーションによ
るスリット状のボイドVを示すもので、このようなボイ
ドは、配線を横切るバンブー構造の粒界GBから発生す
る。また、ストレスマイグレーション耐性は、Al膜厚
が薄いほど低い。つまり、n=3〜5としたとき、(ス
トレスマイグレーション耐性)∝(Al膜厚)n の関係
は広く知られている。
【0007】従って、図9のAl膜厚の薄い領域18S
にバンブー構造の粒界が存在すると、ストレスマイグレ
ーション耐性が低下し、断線故障が起きやすくなる。ま
た、断線に至らないまでも、図11のようにバリアメタ
ル層16上にスリット状ボイドVが発生すると、配線抵
抗が増大する。
【0008】ところで、接続孔の周辺でAl膜厚が薄く
なるのを補うために、配線材層18の上に低温スパッタ
処理でAl合金を堆積する方法が提案されている(例え
ば、特開平4−61118号公報参照)。低温スパッタ
処理は、基板を350℃以下の比較的低温(例えば20
0〜250℃)に維持してスパッタリングを行なうもの
で、所望の厚さを有する平滑性良好なAl合金膜が得ら
れる。
【0009】しかしながら、低温スパッタ処理を追加し
ても、図7に一点鎖線18’で示すように配線材層18
の厚さが均一に厚くなるだけで、接続孔周辺での厚さ増
大は十分でなく、ストレスマイグレーション耐性をさほ
ど向上させることはできなかった。
【0010】この発明の目的は、低抵抗且つ高信頼の微
細配線を有する半導体装置とその製法を提供することに
ある。
【0011】
【課題を解決するための手段】この発明に係る半導体装
置は、被コンタクト部を有する基板と、この基板の上に
前記被コンタクト部を覆って形成された絶縁膜であっ
て、前記被コンタクト部に対応する接続孔を有するもの
と、前記絶縁膜の上に前記接続孔を介して前記被コンタ
クト部に接続されるように形成されたAl又はAl合金
製の配線層であって、前記接続孔の周辺で厚さが薄くな
ることにより凹部が形成されているものと、前記配線層
の上に前記凹部を埋めるように設けられた金属層であっ
て、前記配線層を構成する材料よりも低い融点を有する
ものとを備えたものである。
【0012】このような構成において、前記配線層は、
高温スパッタ処理により形成することができる。また、
前記金属層は、前記配線層の上にPb等の金属を被着し
て熱処理することにより形成することができる。前記配
線層の上には、低温スパッタ処理により前記金属層を覆
ってAl又はAl合金層を形成するのが好ましい。
【0013】
【作用】この発明の構成によれば、配線層上に接続孔周
辺の凹部を埋めるように低融点金属層を設けたので、接
続孔周辺では配線厚さが十分となり、ストレスマイグレ
ーション耐性を大幅に向上させることができる。
【0014】また、上記したように低温スパッタ処理に
より配線層上に低融点金属層を覆ってAl又はAl合金
層を形成すると、配線層上面の平坦性乃至平滑性が良好
になると共に配線抵抗が低減される。その上、Al又は
Al合金層は、小さなグレインサイズで形成され、バン
ブー構造になることが少ないので、ストレスマイグレー
ション耐性は一層向上する。
【0015】
【実施例】図1〜5は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程(1)〜
(5)を順次に説明する。
【0016】(1)シリコン等の半導体基板10の表面
に選択酸化処理によりシリコンオキサイド等のフィール
ド絶縁膜12を形成した後、絶縁膜12をマスクとする
不純物ドーピング処理によりN+ 型等の不純物ドープ領
域13を形成する。そして、基板上面に絶縁膜14を平
坦状に形成する。絶縁膜14は、例えばCVD法等によ
る堆積絶縁膜と回転塗布法等による塗布絶縁膜とを適宜
組合せて形成することかできる。この後、レジスト層を
マスクとするドライエッチング処理により絶縁膜14に
不純物ドープ領域13の表面に達する接続孔14a,1
4b,14cを形成する。
【0017】(2)スパッタ処理により基板上面にTi
及びTiNを順次に堆積して約100[nm]の厚さの
バリアメタル層16を形成する。そして、基板温度を5
00〜550℃に設定してAl合金(例えばAl−Si
−Cu等)の高温スパッタ処理を行なうことにより基板
上面に厚さT=700[nm]のAl合金からなる配線
材層18を形成する。配線材層18は、接続孔周辺で薄
くなり、凹部が形成される。
【0018】(3)スパッタ処理又は蒸着処理により基
板上面にPb(融点327.4℃)を堆積した後、約4
00℃の熱処理により堆積Pbを溶融させることにより
接続孔周辺の凹部を埋める金属層22を形成する。そし
て、金属層22を破線BLで示すように配線材層18の
厚い部分が露呈するまでエッチバックする。この結果、
金属層22は接続孔周辺の凹部内にのみ残存し、配線材
層18の上面は平坦化される。
【0019】(4)基板温度を約200℃に設定してA
l合金(例えばAl−Si−Cu等)の低温スパッタ処
理を行なうことにより基板上面に300[nm]の厚さ
のAl合金からなる配線材層24を形成する。
【0020】(5)この後、レジスト層をマスクとする
ドライエッチング処理により層16,18,22,24
を含む積層をパターニングして配線層26を得る。
【0021】上記した配線形成法によると、配線材層1
8に生じた凹部に低融点金属を埋め込むことによって配
線のカバレッジ率が30〜50%から90〜100%に
向上する。ここで、(ストレスマイグレーション耐性)
∝(配線膜厚)n [ただし、n=3〜5]の関係からス
トレスマイグレーション耐性は少なくとも1桁向上す
る。
【0022】また、配線材層24は低温スパッタ処理に
より形成するので、グレインサイズが2[μm]程度で
ある。従って、バンブー構造となる確率が低下し、配線
材層18と同じ場所にバンブー構造が出現することは皆
無となる。この結果、ストレスマイグレーション耐性は
一層向上する。その上、配線材層24を設けると、配線
表面の平滑性が良好になると共に配線抵抗が低減され
る。
【0023】なお、この発明は、上記実施例に限定され
るものではなく、例えば多層配線において、2層目以上
の配線に適用することもできる。
【0024】
【発明の効果】以上のように、この発明によれば、Al
又はAl合金からなる配線層の上に接続孔周辺の凹部を
埋めるようにPb等の低融点金属層を設けて配線層上面
を平坦化するようにしたので、ストレスマイグレーショ
ンに強い高信頼且つ低抵抗の微細配線を実現できる効果
が得られる。
【0025】また、低温スパッタ処理により配線層の上
に低融点金属層を介してAl又はAl合金層を形成する
と、ストレスマイグレーション耐性及び配線表面の平滑
性を一層向上できると共に配線抵抗を一層低減できる効
果もある。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る配線形成法におけ
る接続孔形成工程を示す基板断面図である。
【図2】 図1の工程に続く配線材堆積工程を示す基板
断面図である。
【図3】 図2の工程に続く金属堆積・エッチバック工
程を示す基板断面図である。
【図4】 図3の工程に続く配線材堆積工程を示す基板
断面図である。
【図5】 図4の工程に続く配線パターニング工程を示
す基板断面図である。
【図6】 従来の配線形成法を説明するための上面図で
ある。
【図7】 図6のA−A’線に沿う断面図である。
【図8】 図6のB−B’線に沿う断面図である。
【図9】 接続孔周辺で配線材が薄い領域を示す上面図
である。
【図10】 配線層のAlグレイン配置を示す上面図で
ある。
【図11】 Alグレイン間のスリット状ボイドを示す
基板断面図である。
【符号の説明】
10:半導体基板、12,14:絶縁膜、16:バリア
メタル層、18,24:配線材層、22:金属層、2
6:配線層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】被コンタクト部を有する基板と、 この基板の上に前記被コンタクト部を覆って形成された
    絶縁膜であって、前記被コンタクト部に対応する接続孔
    を有するものと、 前記絶縁膜の上に前記接続孔を介して前記被コンタクト
    部に接続されるように形成されたAl又はAl合金製の
    配線層であって、前記接続孔の周辺で厚さが薄くなるこ
    とにより凹部が形成されているものと、 前記配線層の上に前記凹部を埋めるように設けられた金
    属層であって、前記配線層を構成する材料よりも低い融
    点を有するものとを備えた半導体装置。
  2. 【請求項2】基板の上に被コンタクト部を覆って絶縁膜
    を形成する工程と、 前記絶縁膜に前記被コンタクト部に対応した接続孔を形
    成する工程と、 高温スパッタ処理により前記絶縁膜の上に前記接続孔を
    埋めるようにAl又はAl合金からなる第1の配線材層
    を形成する工程と、 前記第1の配線材層の上に前記第1の配線材層より融点
    が低い金属を被着して熱処理することにより前記接続孔
    の周辺の凹部を埋める金属層を形成する工程と、 低温スパッタ処理により前記第1の配線材層の上に前記
    金属層を覆ってAl又はAl合金からなる第2の配線材
    層を形成する工程と、 前記第1の配線材層、前記金属層及び前記第2の配線材
    層を含む積層をパターニングすることにより前記絶縁膜
    の上に前記接続孔を介して前記被コンタクト部に接続さ
    れる配線層を形成する工程とを含む半導体装置の製法。
JP33502092A 1992-11-20 1992-11-20 半導体装置とその製法 Pending JPH06163720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33502092A JPH06163720A (ja) 1992-11-20 1992-11-20 半導体装置とその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33502092A JPH06163720A (ja) 1992-11-20 1992-11-20 半導体装置とその製法

Publications (1)

Publication Number Publication Date
JPH06163720A true JPH06163720A (ja) 1994-06-10

Family

ID=18283850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33502092A Pending JPH06163720A (ja) 1992-11-20 1992-11-20 半導体装置とその製法

Country Status (1)

Country Link
JP (1) JPH06163720A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294041A (ja) * 2007-05-22 2008-12-04 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294041A (ja) * 2007-05-22 2008-12-04 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JPH07245305A (ja) 配線形成法
JP3104534B2 (ja) 半導体装置とその製法
JPS6343349A (ja) 多層薄膜配線及びその形成方法
JP3244058B2 (ja) 半導体装置の製造方法
JP3063338B2 (ja) 半導体装置およびその製造方法
JPH06163720A (ja) 半導体装置とその製法
JP3021683B2 (ja) 集積回路用配線
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JP3325714B2 (ja) 半導体装置及び半導体装置の製造方法
JPH04731A (ja) 半導体装置及びその製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JP2764932B2 (ja) 半導体装置及びその製造方法
JP2757780B2 (ja) 半導体装置
JPH05121727A (ja) 半導体装置及びその製造方法
JP3510943B2 (ja) 半導体装置の製造方法
JPS62241373A (ja) 半導体装置
JPH0547764A (ja) 半導体装置とその製造方法
JP2914047B2 (ja) 半導体装置の製造方法
JP2867443B2 (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH0577185B2 (ja)
JPH0786209A (ja) 半導体装置の製造方法
JPS62190850A (ja) 半導体装置