JPS609159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS609159A JPS609159A JP11738883A JP11738883A JPS609159A JP S609159 A JPS609159 A JP S609159A JP 11738883 A JP11738883 A JP 11738883A JP 11738883 A JP11738883 A JP 11738883A JP S609159 A JPS609159 A JP S609159A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- contact region
- substrate
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発ＢＡはＭＯＳ又はＢｉｐｏｒ等の高密度集積回路に
係シ、特に高集積化に有効な配線層形成に関する。
係シ、特に高集積化に有効な配線層形成に関する。
（ｂ） 技術の背景
集積回路基板の回路構成に用いられる一般的な配線層材
料としてアルミニウムまたはアルミニウムとシリコンの
合金が多く用いられている。その大きな特長は抵抗値が
小さくシリコン酸化膜等に対して密着性に優れ、ｐ形及
びｎ膨拡散層とオーミックなコンタクトが形成できる事
である。しかしアルミニウム膜はシリコンと共晶反応を
起すため半導体デバイスプロセス中に繰返し行なわれる
熱処理中にアルミニウムと拡散層とが接する界面で共晶
合金を作り、シリコン層に深いエッチピットを生じ、接
合破壊を起すこと７ｊＫある。
料としてアルミニウムまたはアルミニウムとシリコンの
合金が多く用いられている。その大きな特長は抵抗値が
小さくシリコン酸化膜等に対して密着性に優れ、ｐ形及
びｎ膨拡散層とオーミックなコンタクトが形成できる事
である。しかしアルミニウム膜はシリコンと共晶反応を
起すため半導体デバイスプロセス中に繰返し行なわれる
熱処理中にアルミニウムと拡散層とが接する界面で共晶
合金を作り、シリコン層に深いエッチピットを生じ、接
合破壊を起すこと７ｊＫある。
この障害は半導体素子の高集積化に伴い拡散領域がよシ
浅くなるためよシ深刻なものとなる。
浅くなるためよシ深刻なものとなる。
この対策として高融点金属の化合物をバリア材としてア
ルミニウム配線層とシリコン層間に介在させて障壁とす
る方法は有効な一手段である。
ルミニウム配線層とシリコン層間に介在させて障壁とす
る方法は有効な一手段である。
（ｃ） 従来技術と問題点
例えば拡散層のシャロー化にょシ高集積化を自損したバ
イポーラ半導体素子でＩ′ｉ２〜３μの薄いエピタキシ
ャル層を形成し浅いベース、エミッタ領域を形成するこ
とにょシブバイス特性を向上させている。
イポーラ半導体素子でＩ′ｉ２〜３μの薄いエピタキシ
ャル層を形成し浅いベース、エミッタ領域を形成するこ
とにょシブバイス特性を向上させている。
しかし一方電極形成は浅いエミッタに対するアルミニウ
ムのコンタクト形成が問題となる。その具体例′ｔ−第
１図によ）説明する。
ムのコンタクト形成が問題となる。その具体例′ｔ−第
１図によ）説明する。
第１図は従来のバイポーラ半導体素子におけるペース領
域及び抵抗領域を示す断面図である。
域及び抵抗領域を示す断面図である。
第１図はｐ型基板にｎ型エピタキシャル層を形成した後
、その層内にｐ型拡散層１を形成した場合を示している
。更にこのｐ膨拡散層１内及び隣接する領域にｎ膨拡散
層２，３を図のように形成しｐ形及びｎ形波散層１〜３
にエミッタ電極４、ベース電極５、コレクタ電極６を形
成する。その取り出し電極はエピタキシャル層に形成し
た絶縁膜（ＰＳＧ）７を公知のフォトエッチ工程により
窓開きを行なった後にアルミニウム薄膜層をスパッタ法
によシ形成し、更に湿式又は乾式エツチングによシネ要
な部分を除去することによシ配線層が形成される。この
場合浅いエミッタ領域ではアルミニウム配線Ｉ−とシリ
コン層（ｎ膨拡散層）とが接する界面において、繰返さ
れる熱処理によってアルミニウムとシリコンが反応を起
し、深いピント８を生じｐｎ接合の破壊をひき起す。更
に高集積化に伴いコンタクト領域の大きさも微細化され
てダるために図に示すように段差側面での配線層の膜厚
が平坦部よシ薄くなり、断線の可能性も出てくる。また
段差側面に堆積した膜は平坦部の膜に比し密度が低く、
特に湿式エツチングではエツチングレイトが犬きくなシ
段切れを生じ易くなる。
、その層内にｐ型拡散層１を形成した場合を示している
。更にこのｐ膨拡散層１内及び隣接する領域にｎ膨拡散
層２，３を図のように形成しｐ形及びｎ形波散層１〜３
にエミッタ電極４、ベース電極５、コレクタ電極６を形
成する。その取り出し電極はエピタキシャル層に形成し
た絶縁膜（ＰＳＧ）７を公知のフォトエッチ工程により
窓開きを行なった後にアルミニウム薄膜層をスパッタ法
によシ形成し、更に湿式又は乾式エツチングによシネ要
な部分を除去することによシ配線層が形成される。この
場合浅いエミッタ領域ではアルミニウム配線Ｉ−とシリ
コン層（ｎ膨拡散層）とが接する界面において、繰返さ
れる熱処理によってアルミニウムとシリコンが反応を起
し、深いピント８を生じｐｎ接合の破壊をひき起す。更
に高集積化に伴いコンタクト領域の大きさも微細化され
てダるために図に示すように段差側面での配線層の膜厚
が平坦部よシ薄くなり、断線の可能性も出てくる。また
段差側面に堆積した膜は平坦部の膜に比し密度が低く、
特に湿式エツチングではエツチングレイトが犬きくなシ
段切れを生じ易くなる。
このようガ障害に対しては基板加熱法は有効な方法であ
る。しかし基板を加熱しながらスパッタ処理すると、ア
ルミニウム配線層と段差側面の絶縁膜７とが反応して絶
縁性のアルミニウム化合物（Ａ１２０ａ ）が形成され
るため有効的なコンタクト領域の幅は更に小さく々シ良
好なコンタクトが得難くなる。
る。しかし基板を加熱しながらスパッタ処理すると、ア
ルミニウム配線層と段差側面の絶縁膜７とが反応して絶
縁性のアルミニウム化合物（Ａ１２０ａ ）が形成され
るため有効的なコンタクト領域の幅は更に小さく々シ良
好なコンタクトが得難くなる。
（ｄ） 発明の目的
本発ＥＡは上記の点に鑑み、コンタクト領域にオーミッ
クな接触をなす金属層を介在させ、この金属層上にアル
ミニウム配線層を被着形成して成る配線構成を提供し、
半導体素子の性能向上及び高集積化を計ることを目的と
する。
クな接触をなす金属層を介在させ、この金属層上にアル
ミニウム配線層を被着形成して成る配線構成を提供し、
半導体素子の性能向上及び高集積化を計ることを目的と
する。
（ｅ） 発明の構成
上記目的は本発明によれば基板上のコンタクト領域の開
口部端面に接し、且つ該開口部の段差側面及び底面を覆
って成る高融点金属のシリサイドもしくはナイトライド
で構成される少くとも一層のバリア層上にアルミニウム
配線層が形成されることによって達せられる。
口部端面に接し、且つ該開口部の段差側面及び底面を覆
って成る高融点金属のシリサイドもしくはナイトライド
で構成される少くとも一層のバリア層上にアルミニウム
配線層が形成されることによって達せられる。
（ｆ） 発明の実施例
以下本発明の実施例全図面により詳述する。
第２図、第３図は本発明の一実施例である配線層構成と
した半導体素子を示す断面図であや、第２図は金属膜形
成を示し、第３図はコンタクト形成を示す図１である。
した半導体素子を示す断面図であや、第２図は金属膜形
成を示し、第３図はコンタクト形成を示す図１である。
第２図において基板上に形成した絶縁膜１１を周知のフ
ォトエッチ工程に従い開口し、電極取り出し用窓開き処
理してコンタクト領域１２を形成する。次いでスパッタ
法によりバリア層１３をなす高融点金属のシリサイド、
又はナイトライドを成長させる。この場合被処理試料に
バイアス電位を与え、スパッタ法によシスバッタ成長と
エツチングを同時に進行させることによ）コンタクト領
域１２に形成されるノミリア層１３はコンタクト領域１
２の底面（即ち拡散層と接する界面）及び段差側面（即
ち絶縁膜１１と接する界面）を覆い、且つ開口部を狭め
カいよ“う第２図に１示すように開口部端面１８に接す
る程度に被着形成させることができる。バリア層１３は
ｐ形ｎ形のいづれの拡散層に対してもオーミックな接触
を示しシリコンを上部アルミニウム層に移動させない障
壁となる事が必要とされるがそれにはチタンナイトライ
ド（ＴｉＮ ）又はタンタルナイトライド（ＴａＮ ）
等の高融点金属の窒化物或いはモリブデンシリサイド（
ＭｏＳｉ２）、タンタルシリサイド（ＴａＳｉ２）等の
硅化物が適している。このバリア層１３上にアルミニウ
ム配線層１４をスパッタ法により形成する。
ォトエッチ工程に従い開口し、電極取り出し用窓開き処
理してコンタクト領域１２を形成する。次いでスパッタ
法によりバリア層１３をなす高融点金属のシリサイド、
又はナイトライドを成長させる。この場合被処理試料に
バイアス電位を与え、スパッタ法によシスバッタ成長と
エツチングを同時に進行させることによ）コンタクト領
域１２に形成されるノミリア層１３はコンタクト領域１
２の底面（即ち拡散層と接する界面）及び段差側面（即
ち絶縁膜１１と接する界面）を覆い、且つ開口部を狭め
カいよ“う第２図に１示すように開口部端面１８に接す
る程度に被着形成させることができる。バリア層１３は
ｐ形ｎ形のいづれの拡散層に対してもオーミックな接触
を示しシリコンを上部アルミニウム層に移動させない障
壁となる事が必要とされるがそれにはチタンナイトライ
ド（ＴｉＮ ）又はタンタルナイトライド（ＴａＮ ）
等の高融点金属の窒化物或いはモリブデンシリサイド（
ＭｏＳｉ２）、タンタルシリサイド（ＴａＳｉ２）等の
硅化物が適している。このバリア層１３上にアルミニウ
ム配線層１４をスパッタ法により形成する。
これにより従来のように急峻な段差部は解消され、しか
もシリコンとアルミニウムの反応及びアルミニウムと絶
縁物との反応は抑えられ所望の幅のコンタクト領域が得
られる。猶上記バリア層だけではオーミックな接触が不
充分である場合には下部によりオーミンクな接触をとシ
易い金属層例えば白金シリコン（ＰｔＳｉ）層を加えて
もよい。基板上にスパッタ成長させたバリア層１１及び
アルミニラム層１４をバターニングすることによｐ第３
図に示すようにエミッタ電極１５、ベース電極１６、コ
レクタ電極１７が得られ高集積化を自相したバイポーラ
半導体素子が得られる。本実施例ではバイポーラ半導体
デバイスについて説明したが高集積化を計った隼積回路
素子例えばＭＯ８型ＩＣ等にも適用することは勿論であ
る。
もシリコンとアルミニウムの反応及びアルミニウムと絶
縁物との反応は抑えられ所望の幅のコンタクト領域が得
られる。猶上記バリア層だけではオーミックな接触が不
充分である場合には下部によりオーミンクな接触をとシ
易い金属層例えば白金シリコン（ＰｔＳｉ）層を加えて
もよい。基板上にスパッタ成長させたバリア層１１及び
アルミニラム層１４をバターニングすることによｐ第３
図に示すようにエミッタ電極１５、ベース電極１６、コ
レクタ電極１７が得られ高集積化を自相したバイポーラ
半導体素子が得られる。本実施例ではバイポーラ半導体
デバイスについて説明したが高集積化を計った隼積回路
素子例えばＭＯ８型ＩＣ等にも適用することは勿論であ
る。
（ｇ） 発明の効果
以上詳細に説明したように本発明に示した配線層を構成
することにより、微細なコンタクト領域におけるステッ
プカバレージは改善され、接合破壊全防止し、高集積化
が可能となる等大きな効果がある。
することにより、微細なコンタクト領域におけるステッ
プカバレージは改善され、接合破壊全防止し、高集積化
が可能となる等大きな効果がある。
第１図は従来のバイポーラ半導体素子におけるベース領
域及び抵抗領域を示す断面図、第２図。 第３図は本発明の一実施例である配線層構成とした半導
体素子を示す断面図であシ、第２図は金属膜形成を示し
、第３図はコンタクト形成を示す図である。 図中、１１゛ ・・酸化膜、１２ コンタクト窓、１３
・・バリア層、１４ ・・ アルシミニウム西ｅ１線
Ｊｆｉ、１５、ｉ６，１７・ 電極、１８ 開口部９１
括面。
域及び抵抗領域を示す断面図、第２図。 第３図は本発明の一実施例である配線層構成とした半導
体素子を示す断面図であシ、第２図は金属膜形成を示し
、第３図はコンタクト形成を示す図である。 図中、１１゛ ・・酸化膜、１２ コンタクト窓、１３
・・バリア層、１４ ・・ アルシミニウム西ｅ１線
Ｊｆｉ、１５、ｉ６，１７・ 電極、１８ 開口部９１
括面。
Claims (1)
- 基板上のコンタクト領域の開口部端面に接し、且つ該開
口部の段差側面及び底面を政って成る高融点金属のシリ
サイドもしくはナイトライドで構成される少くとも一層
のバリア馬上にアルミニウム配線層が形成されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738883A JPS609159A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738883A JPS609159A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609159A true JPS609159A (ja) | 1985-01-18 |
Family
ID=14710410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11738883A Pending JPS609159A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609159A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPS6358927A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63174319A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63316456A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4824801A (en) * | 1986-09-09 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing aluminum bonding pad with PSG coating |
| US4916397A (en) * | 1987-08-03 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bonding pad |
| JPH07263556A (ja) * | 1995-03-24 | 1995-10-13 | Hitachi Ltd | 半導体装置 |
| KR100314201B1 (ko) * | 1997-08-22 | 2002-10-25 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형액정표시장치및그제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320857A (en) * | 1976-08-11 | 1978-02-25 | Toshiba Corp | Semiconductor device |
| JPS57207377A (en) * | 1981-06-15 | 1982-12-20 | Nec Corp | Manufacture of semiconductor device |
-
1983
- 1983-06-29 JP JP11738883A patent/JPS609159A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320857A (en) * | 1976-08-11 | 1978-02-25 | Toshiba Corp | Semiconductor device |
| JPS57207377A (en) * | 1981-06-15 | 1982-12-20 | Nec Corp | Manufacture of semiconductor device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPS6358927A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4824801A (en) * | 1986-09-09 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing aluminum bonding pad with PSG coating |
| JPS63174319A (ja) * | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63316456A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4916397A (en) * | 1987-08-03 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bonding pad |
| JPH07263556A (ja) * | 1995-03-24 | 1995-10-13 | Hitachi Ltd | 半導体装置 |
| KR100314201B1 (ko) * | 1997-08-22 | 2002-10-25 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형액정표시장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH051623B2 (ja) | ||
| US20030087482A1 (en) | Shallow trench contact structure to solve the problem or schottky diode leakage | |
| JPS609159A (ja) | 半導体装置 | |
| GB2180991A (en) | Silicide electrode for semiconductor device | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JP2679647B2 (ja) | 半導体装置 | |
| JPS5821821B2 (ja) | ハンドウタイソウチノデンキヨクケイセイホウホウ | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS6321341B2 (ja) | ||
| JPS641064B2 (ja) | ||
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPH0578181B2 (ja) | ||
| JP2536423B2 (ja) | 半導体装置の製造方法 | |
| JPS60113967A (ja) | 半導体装置の製造方法 | |
| KR930007586Y1 (ko) | 타이타늄 실리사이드를 이용한 다층 금속층 구조 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPH0587137B2 (ja) | ||
| JP2850639B2 (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 |