JPS6148928A - ハイブリッド集積回路 - Google Patents

ハイブリッド集積回路

Info

Publication number
JPS6148928A
JPS6148928A JP59170838A JP17083884A JPS6148928A JP S6148928 A JPS6148928 A JP S6148928A JP 59170838 A JP59170838 A JP 59170838A JP 17083884 A JP17083884 A JP 17083884A JP S6148928 A JPS6148928 A JP S6148928A
Authority
JP
Japan
Prior art keywords
printed
printed pattern
hole
pattern
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59170838A
Other languages
English (en)
Other versions
JPH0451064B2 (ja
Inventor
Osamu Arakawa
荒川　理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujinon Corp
Original Assignee
Fuji Photo Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Optical Co Ltd filed Critical Fuji Photo Optical Co Ltd
Priority to JP59170838A priority Critical patent/JPS6148928A/ja
Publication of JPS6148928A publication Critical patent/JPS6148928A/ja
Publication of JPH0451064B2 publication Critical patent/JPH0451064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はハイブリッド集積回路に係り、特に軽量、薄形
化を図ったハイブリッド集積回路に関する〔発明の背景
〕 従来のハイブリッド集積回路として、例えば、第１図に
示すものがあり、所定の大きさのセラミック基板１０上
に回路図に従って、その接続線に該当するパターン（金
属箔）を配設し、各パターン間にモノリシックＩＣ１２
、コンデンサ１４及び印刷抵抗１６等をボンディングに
よって接続した構成となっている。外部回路との接続は
図示せぬビンによってなされ、セラミック基板１０の側
部に突出して設けられる。各素子を固定して振動を防止
し且つ絶縁を維持するために、第２図に示すように素子
装着面にエポキシ樹脂１８等で被覆される。更に、必要
に応じてパッケージが被着される。
しかし、従来のハイブリッド集積回路によれば、厚みを
有する基板上に素子を載置し、ワイヤ１７をボンディン
グ後更にその上方から樹脂１８によって固定する構造が
とられているため、全体の厚みが大きくなり、狭いスペ
ース例えば内視鏡挿入部内に組込むことができない不都
合がある。
〔発明の目的〕
本発明は、このような事情に鑑みてなされたもので、全
体の厚みを薄くできるようにしたハイブリッド集積回路
を提案することを目的としている〔発明の概要〕 本発明は、前記目的を達成するために、表面に結線用の
パターンが設けられた素子を、所定のプリントパターン
が施されたサブストレートに設置し、装着した素子の厚
み相当の厚みを有すると共に各素子の上面が露出可能な
開口を有すると共にスルーホールが所定位置に設けられ
たセラミック等の絶縁材を介挿して、該絶縁材及び各素
子の上面にプリントパターンが下面に配設されると共に
該パターンに接続されたスルーホールを存するフィルム
を設置し、スルーホール内にハンダ又はコンダクティブ
エポキシ樹脂を流し込むようにしたものである。
〔実施例〕
以下、添付図面に従って本発明に係るハイブリッド集積
回路の好ましい実施例を詳説する。
第３図は本発明の一実施例を示す組立斜視図である。
素子２０の各々は、その種類を問わず同一高さに設定し
、各々の表面には結線用のプリントパターン２２が設け
られる。これら素子２０の底面を接着剤等によって所定
位置に固定設置するセラミック等の材料を用いたサブス
トレート２４の表面には、素子２０を含んで所望の回路
を構成するためのプリントパターン２６が予め設けられ
ている。このサブストレート２４のプリント面には、素
子２０の高さと同一の厚みを有し、サブストレート２４
に装着した素子２０の表面を露出させる開口２８及びプ
リントパターン２６と素子２０のプリントパターン２６
を電気的に接続する為のスルーホール３２の設けられた
セラミック等による介挿板３０が、接着剤等を用いて被
着される。更に、介挿板３０及び素子２０のプリントパ
ターン２２の上面には、スルーホール３２に対応するス
ルーホール３４、及び該スルーホール３４を囲み、素子
２０のプリントパターン２２に接触して電気的に接続さ
れ翼プリントパターン３６が下面に形成されたフィルム
４０が接着剤等を用いて貼り合わせられる。
以上の構成において、その組立方法を説明すると、先ず
、所望の回路構成に従って表面にプリントパターン２６
が形成されたサブストレート２４のパターン面の所定の
位置に所定の素子２０を接着剤等を用いて固定する。つ
いで方向を合わせて、素子２０の表面のプリントパター
ン２２が開口２８より露出するように介挿板３０を、サ
ブストレート２４のプリント面に重ね合せる。この重ね
合せ面に予め接着剤が塗付されているため、両者は固着
される。更に、内面に接着剤のめ付されたスルーホール
３４をスルーホール３２に位置合せをして介挿板３０の
表面にフィルム４０を接着し、一体化されたハイブリッ
ド回路の厚み方向の両側から所定の圧力を加えて、各部
材を密着させる。こののち第４図に示すようにスルーホ
ール３４からハンダ５０（或いはコンダクティブエポキ
シ樹脂）を流し込んで、プリントパターン２６と３６を
電気的に接続する。このスルーホール３４及び３２への
ハンダ流し込みによって、従来のワイヤボンディングに
相当する作業を行なったことになる。以上の処理により
完成したハイブリッド回路は第４図の如くとなり、厚み
を薄くできるばかりか、樹脂による盛り付けが不要にな
る。特に、本発明は装置や機器と一体的に組込まれるカ
スタムＩＣに適している。
〔発明の効果〕
以上説明したように本発明に係るハイブリッド集積回路
によれば、表面にプリントパターンが形成された素子の
両側にプリントパターン面を配設し、両パターン面間に
配設したスルーホールによって回路を構成するようにし
たため、全体の厚みを小さくし、小型化を図ることがで
きる。
【図面の簡単な説明】
第１図は従来のハイブリッド集積回路を示す斜視図、第
２図は該回路の断面図、第３図は本発明の一実施例を示
す組立斜視図、第４図は第３図の実施例の断面図である
。 ２０・・・素子、　２２．２６．３６・・・プリントパ
ターン、　　２４・・・サブストレート、　　２８・・
・開口、　３０・・・介’ｔｒ＋Ｆｉ、３２．３４・・
・スルーホール、　　４０・・・フィルム、　５０・・
・ハンダ。

Claims (1)

    【特許請求の範囲】
  1. （１）所望の回路に応じたプリントパターンが片面に形
    成された基材と、統一された高さを有し前記基材のプリ
    ント面の所定位置に固定設置されると共に表面にプリン
    トパターンが設けられた素子と、該素子の高さと同一の
    厚み及び前記素子のプリントパターン面が露出する開口
    を有すると共に該プリントパターンに接続される第１の
    スルーホールが設けられて前記基材に被着される介挿板
    と、前記素子のプリントパターンに接触するプリントパ
    ターン及び前記第１のスルーホールに対応する第２のス
    ルーホールが設けられて前記素子の表面及び前記介挿板
    の表面に設置されるフィルムと、前記第１のスルーホー
    ルと前記第２のスルーホール内に流入されて各パターン
    を電気的に接続する接続部材とを設けたことを特徴とす
    るハイブリッド集積回路。
JP59170838A 1984-08-16 1984-08-16 ハイブリッド集積回路 Granted JPS6148928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170838A JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170838A JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Publications (2)

Publication Number Publication Date
JPS6148928A true JPS6148928A (ja) 1986-03-10
JPH0451064B2 JPH0451064B2 (ja) 1992-08-18

Family

ID=15912264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170838A Granted JPS6148928A (ja) 1984-08-16 1984-08-16 ハイブリッド集積回路

Country Status (1)

Country Link
JP (1) JPS6148928A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156582U (ja) * 1988-04-20 1989-10-27
US5552326A (en) * 1995-03-01 1996-09-03 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector using conductive epoxy
US5557149A (en) * 1994-05-11 1996-09-17 Chipscale, Inc. Semiconductor fabrication with contact processing for wrap-around flange interface
JP2009197815A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197811A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197813A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197810A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197812A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156582U (ja) * 1988-04-20 1989-10-27
US5557149A (en) * 1994-05-11 1996-09-17 Chipscale, Inc. Semiconductor fabrication with contact processing for wrap-around flange interface
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
US5552326A (en) * 1995-03-01 1996-09-03 Texas Instruments Incorporated Method for forming electrical contact to the optical coating of an infrared detector using conductive epoxy
JP2009197815A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197811A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197813A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197810A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン
JP2009197812A (ja) * 2009-06-11 2009-09-03 Yamaha Motor Co Ltd エンジン

Also Published As

Publication number Publication date
JPH0451064B2 (ja) 1992-08-18

Similar Documents

Publication Publication Date Title
JP2001250911A (ja) 樹脂封止形電力用半導体装置
JPS6148928A (ja) ハイブリッド集積回路
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04273200A (ja) シールド装置
JPH02146792A (ja) 半導体装置の実装構造
JPH0458189B2 (ja)
JPH0249731Y2 (ja)
JP2000301065A (ja) 圧電振動装置
JP2005268404A (ja) 回路モジュール
JPS6120757Y2 (ja)
JP2504586Y2 (ja) 電子部品用パッケ―ジ
JP3716726B2 (ja) 電子部品ケースおよびその製造方法
JPH11284474A (ja) 振動素子用パッケージ及び振動素子を含む装置
JPH0613535A (ja) 電子部品搭載装置
JPH1126910A (ja) 電子部品のはんだ付け構造
JPH0794670A (ja) 混成集積回路装置
JP2533929B2 (ja) 電子素子実装用パッケ―ジ
JPH0430441A (ja) 半導体装置
JPH0231794Y2 (ja)
JPH04181792A (ja) 印刷配線板の接続装置
JPH11251470A (ja) 電子部品のケース部材とその製造方法
JP2000106475A (ja) 回路基板装置
JPH0319406A (ja) 表面実装型水晶発振器
JPH03190188A (ja) 多層回路装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees